CN101369540A - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN101369540A CN101369540A CNA2008102104921A CN200810210492A CN101369540A CN 101369540 A CN101369540 A CN 101369540A CN A2008102104921 A CNA2008102104921 A CN A2008102104921A CN 200810210492 A CN200810210492 A CN 200810210492A CN 101369540 A CN101369540 A CN 101369540A
- Authority
- CN
- China
- Prior art keywords
- film
- high frequency
- frequency power
- electrode
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 257
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 192
- 238000005266 casting Methods 0.000 claims description 118
- 239000011248 coating agent Substances 0.000 claims description 98
- 238000000576 coating method Methods 0.000 claims description 98
- 239000007789 gas Substances 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 69
- 238000005530 etching Methods 0.000 claims description 63
- 239000012535 impurity Substances 0.000 claims description 55
- 239000001257 hydrogen Substances 0.000 claims description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 36
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 30
- 229910000077 silane Inorganic materials 0.000 claims description 30
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 29
- 239000012298 atmosphere Substances 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 229910000085 borane Inorganic materials 0.000 claims description 4
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 35
- 230000002349 favourable effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 614
- 239000010409 thin film Substances 0.000 description 104
- 239000004973 liquid crystal related substance Substances 0.000 description 101
- 210000004027 cell Anatomy 0.000 description 66
- 210000002381 plasma Anatomy 0.000 description 45
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 33
- 239000001301 oxygen Substances 0.000 description 33
- 229910052760 oxygen Inorganic materials 0.000 description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 32
- 238000005755 formation reaction Methods 0.000 description 32
- 230000000052 comparative effect Effects 0.000 description 30
- 239000011521 glass Substances 0.000 description 24
- 230000008859 change Effects 0.000 description 23
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 20
- 230000005684 electric field Effects 0.000 description 20
- 238000011534 incubation Methods 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- 238000012545 processing Methods 0.000 description 17
- 239000004411 aluminium Substances 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 210000002858 crystal cell Anatomy 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000013078 crystal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 11
- 239000000047 product Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- 150000002431 hydrogen Chemical class 0.000 description 9
- 239000012528 membrane Substances 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- 239000000460 chlorine Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000003475 lamination Methods 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 239000000565 sealant Substances 0.000 description 8
- 230000006978 adaptation Effects 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 7
- 238000004040 coloring Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 230000000007 visual effect Effects 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000012467 final product Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 239000002322 conducting polymer Substances 0.000 description 5
- 229920001940 conductive polymer Polymers 0.000 description 5
- 238000010276 construction Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000280 densification Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 238000009434 installation Methods 0.000 description 5
- 238000009832 plasma treatment Methods 0.000 description 5
- 239000000843 powder Substances 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 4
- 229910052794 bromium Inorganic materials 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000011630 iodine Substances 0.000 description 4
- 229910052740 iodine Inorganic materials 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000013081 microcrystal Substances 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- -1 siloxanes Chemical class 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000010923 batch production Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010790 dilution Methods 0.000 description 3
- 239000012895 dilution Substances 0.000 description 3
- 239000005038 ethylene vinyl acetate Substances 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 229910052743 krypton Inorganic materials 0.000 description 3
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 3
- 229920006267 polyester film Polymers 0.000 description 3
- 229920002620 polyvinyl fluoride Polymers 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 2
- JFBZPFYRPYOZCQ-UHFFFAOYSA-N [Li].[Al] Chemical compound [Li].[Al] JFBZPFYRPYOZCQ-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 2
- GPTXWRGISTZRIO-UHFFFAOYSA-N chlorquinaldol Chemical compound ClC1=CC(Cl)=C(O)C2=NC(C)=CC=C21 GPTXWRGISTZRIO-UHFFFAOYSA-N 0.000 description 2
- 229910000423 chromium oxide Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002688 persistence Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- SMZOUWXMTYCWNB-UHFFFAOYSA-N 2-(2-methoxy-5-methylphenyl)ethanamine Chemical compound COC1=CC=C(C)C=C1CCN SMZOUWXMTYCWNB-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N 2-Propenoic acid Natural products OC(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229920002430 Fibre-reinforced plastic Polymers 0.000 description 1
- 241001062009 Indigofera Species 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 238000006124 Pilkington process Methods 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000005030 aluminium foil Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006701 autoxidation reaction Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011151 fibre-reinforced plastic Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- OUUQCZGPVNCOIJ-UHFFFAOYSA-N hydroperoxyl Chemical compound O[O] OUUQCZGPVNCOIJ-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007500 overflow downdraw method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- QQONPFPTGQHPMA-UHFFFAOYSA-N propylene Natural products CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 description 1
- 125000004805 propylene group Chemical group [H]C([H])([H])C([H])([*:1])C([H])([H])[*:2] 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000013014 purified material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000001932 seasonal effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明的目的在于提供一种在大面积衬底上形成品质良好的微晶半导体膜的方法。本发明的技术要点如下：在栅电极上形成栅极绝缘膜之后，为了提高在成膜初期中形成的微晶半导体膜的品质，通过提供具有不同频率的高频电力产生辉光放电等离子体，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的膜的下部，然后在成膜速度高的第二成膜条件下堆积膜的上部。接触微晶半导体膜上地层叠缓冲层。
Description
技术领域
本发明涉及具有由薄膜晶体管(以下称为TFT)构成的电路的半导体装置及其制造方法。例如，本发明涉及作为部件安装有以液晶显示面板为代表的电光装置或具有有机发光元件的发光显示装置的电子产品。
在本说明书中，半导体装置指的是能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路及电子产品都是半导体装置。
背景技术
近年来，通过使用形成在具有绝缘表面的衬底上的半导体薄膜(厚度大约为几十nm至几百nm)构成薄膜晶体管(TFT)的技术引人注目。薄膜晶体管广泛地应用于电子装置如IC或电光装置，尤其是作为图像显示装置的开关元件，正在积极地进行研究开发。
现在，使用由非晶半导体膜构成的薄膜晶体管、或由多晶半导体膜构成的薄膜晶体管等作为图像显示装置的开关元件。
关于由非晶半导体膜构成的薄膜晶体管，使用氢化非晶硅膜等的非晶半导体膜，因此对工艺温度有一定的限制，从而不进行在膜中的氢脱离的400℃以上的温度下的加热、或在由膜中的氢导致表面粗糙的强度下的激光照射、等等。氢化非晶硅膜是通过使氢与悬空键结合而对悬空键封端以提高电特性的非晶硅膜。
作为多晶半导体膜如多晶硅膜的形成方法，已知如下技术：为了不发生表面粗糙，预先进行降低非晶膜中的氢浓度的脱氢化处理，然后通过使用光学系统将脉冲振荡受激准分子激光束加工为线形并通过使用线形光束对被脱氢化了的非晶硅膜进行扫描及照射，以实现结晶化。
由多晶半导体膜构成的薄膜晶体管具有如下优点：与由非晶半导体膜构成的薄膜晶体管相比，其迁移率高两位数以上；可以在同一个衬底上一体形成显示装置的像素部和其外围驱动电路。然而，与使用非晶半导体膜时相比，其制造步骤由于半导体膜的结晶化步骤而被复杂化，这导致成品率的降低及成本的上升。
在专利文件1中，本申请人提出了其沟道形成区域由混合了结晶结构和非晶结构的半导体构成的FET(Field effect transistor，即场效应晶体管)。
另外，使用由微晶半导体膜构成的薄膜晶体管作为图像显示装置的开关元件(参照专利文件2及3)。
作为现有的薄膜晶体管的制造方法，已知如下方法：在栅极绝缘膜上形成非晶硅膜，然后在其上形成金属膜并对该金属膜照射二极管激光，以将非晶硅膜改变为微晶硅膜(非专利文件1)。在上述方法中，形成在非晶硅膜上的金属膜是用来将二极管激光的光能转换成热能的膜，该膜之后应该被去除，以完成薄膜晶体管。就是说，非晶硅膜只因来自金属膜的传导加热而被加热，以形成微晶硅膜。
除了对非晶硅照射激光来形成微晶半导体膜的方法以外，还有通过等离子体CVD法形成微晶半导体膜的方法。作为通过等离子体CVD法形成微晶硅膜的方法，公开了利用30MHz以上的VHF(Very High Frequency；甚高频)带的高频的发明(参照专利文件4)。
专利文件1美国专利第5591987号
专利文件2日本专利申请公开H4-242724号公报
专利文件3日本专利申请公开2005-49832号公报
专利文件4日本专利第3201492号公报
非专利文件1Toshiaki Arai等，SID 07 DIGEST，2007，p.1370-1373
液晶面板通过在被称为母玻璃的大面积玻璃衬底上加工多个面板之后，最终分断为适合于电视装置或个人计算机的屏幕的尺寸来制造。这是为了通过从一个母玻璃取出多个面板来降低每个面板的成本。在液晶面板的市场上急剧地进行屏幕尺寸(面板尺寸)的大型化和销售价格的下降。近年来，进行母玻璃的大型化，以与大屏幕化和低价格化相应地提高生产率。
被称为第一代的1991年前后的典型的玻璃衬底的尺寸为300mm×400mm。之后，母玻璃的尺寸一味扩大，即第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(730mm×920mm)、第五代(1000mm×1200mm)、第六代(2450mm×1850mm)、第七代(1870mm×2200mm)、第八代(2000mm×2400mm)、第九代(2450mm×3050mm)、第十代(2850mm×3050mm)。
如上所述，若母衬底，即玻璃衬底大面积化，则等离子体CVD设备的电极面积也大型化，以在该玻璃衬底上形成微晶硅膜。在此情况下，当玻璃衬底的尺寸超过第六代时，等离子体CVD设备的电极的尺寸接近于高频电源的频率的波长。例如，当采用27MHz的电源频率时波长为1100mm，当采用60MHz的电源频率时波长为500mm，当采用120MHz的电源频率时波长为250mm。
在此情况下，有如下问题：明显地出现表面驻波的影响，等离子体CVD设备的反应室内的等离子体密度分布不均匀，并且形成在玻璃衬底上的薄膜的质量或厚度的面内均匀性受损。
发明内容
鉴于上述问题，本发明的目的如下：提供一种微晶半导体膜的制造方法，其中在大面积玻璃衬底上形成具有均匀性高的膜质量的微晶半导体膜；提供一种微晶半导体膜的制造方法，其中高效地形成微晶半导体膜；提供一种与由非晶硅膜构成的TFT相比提高场效应迁移率并降低截止电流值的半导体装置的制造方法；以及提供一种其可靠性比将非晶硅膜主要用于沟道形成区域的TFT高的半导体装置的制造方法。
当在大面积玻璃衬底上制造使用微晶半导体膜的薄膜晶体管时，通过提供具有不同频率的两个以上高频电力产生辉光放电等离子体，来形成微晶半导体膜，以提高在成膜初期中形成的半导体区域的品质及均匀性。另外，通过提供具有不同频率的两个以上高频电力产生辉光放电等离子体，形成栅极绝缘膜、等等。
第一高频电力是不呈现表面驻波效果的频带的电力，应用大约为10m以上的高频作为波长。对该高频电力施加波长更短的第二高频电力。通过将频率不相同(波长不相同)的高频电力重叠施加到等离子体CVD设备的电极，实现等离子体的高密度化，并实现均匀化以避免等离子体的表面驻波效果。
另外，当形成微晶半导体膜时，通过以多个阶段改变成膜条件来提高成膜速度，得到适合大量生产的工艺。例如，为了提高在成膜初期中形成的半导体区域的品质，在将栅极绝缘膜形成于栅电极上之后，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的微晶半导体膜的下部，然后在成膜速度高的第二成膜条件下堆积微晶半导体膜的上部。
作为成膜速度低而品质良好的第一成膜条件，为了在成膜之前预先尽量降低真空室(反应容器)内的氧或H2O等的残留气体，将最低压力设定为1×10-10至1×10-7Torr(大约超过1×10-8Pa且1×10-5Pa以下)的超高真空(UHV)，流过具有高纯度的材料气体，并将成膜时的衬底温度设定为100℃以上且低于300℃的范围内。另外，通过施加不引起表面驻波影响的高频电力及属于VHF频带的高频电力中的双方，形成等离子体。通过施加具有不同频率的高频电力，即重叠施加，可以大幅度地减少或消除培养时间，从而可以提高膜质量的均匀性。微晶半导体膜会发生如下现象：不在成膜开始的同时增加膜厚度，即在成膜开始后膜暂时几乎不生长，而在经过某一定时间后膜生长的速度急剧提高。将上述从成膜开始到有效膜生长开始的时间称为培养时间，该培养时间虽然极短，但有时会导致膜质量的不均匀性。另外，若在膜堆积开始时存在着上述培养时间，则会导致产率的降低。
本说明书所记载的发明结构是一种半导体装置的制造方法，包括如下步骤：在具有绝缘表面的玻璃衬底上形成栅电极；在该栅电极上形成绝缘膜；将玻璃衬底引入到真空室内；将材料气体引入到真空室内；在第一成膜条件下形成微晶半导体膜的下部，该第一成膜条件如下：通过将具有波长10m以上的频率的第一高频电力和具有小于波长10m的频率的第二高频电力重叠施加到在所述真空室内产生辉光放电等离子体的电极，来产生辉光放电等离子体，并且在衬底温度、电力、频率、材料气体流量、或真空度中的至少一个条件与所述第一成膜条件不相同的第二成膜条件下，在与所述真空室相同的室内堆积微晶半导体膜的上部；以及在该微晶半导体膜上形成缓冲层。
通过上述第一成膜条件而获得的微晶半导体膜的下部是膜中的氧浓度为1×1017/cm以下。当形成微晶半导体膜时，氧阻碍结晶化并在混入硅膜时会用作施主，因此应该减少氧。该通过第一成膜条件而获得的微晶半导体膜的下部的品质对之后形成的TFT的导通电流的增大及场效应迁移率的提高做贡献。
优选地是，在形成微晶半导体膜之前，预先通过对真空室进行烘烤(200℃以上300℃以下)处理去除真空室内的以水分为主要成分的残留气体，以在真空室内得到具有超高真空区域的真空度的压力环境。另外，也可以正在形成微晶半导体膜时加热(50℃以上300℃以下)真空室内壁来促进成膜反应。
作为第二成膜条件，只要是其成膜速度比第一成膜条件的成膜速度高的条件，即可。例如，通过采用与第一成膜条件不相同的硅烷气体和氢气体的流量比，在能够形成微晶硅膜的范围内降低氢浓度，即可。另外，作为第二成膜条件，可以采用比第一成膜条件的衬底温度高的衬底温度如300℃以上，以提高成膜速度。另外，作为第二成膜条件，可以使电力高于第一成膜条件，以提高成膜速度。还可以通过控制真空室的排气阀如导阀得到与第一成膜条件不相同的真空度，以提高成膜速度。
另外，作为其成膜速度比第一成膜条件高的第二成膜条件，通过以脉冲方式提供VHF频带的高频电力，可以防止当成膜时在气相中粉体不正常地生长。为了防止粉体生长，需要考虑气体分子的平均滞留时间，但是将脉冲的振荡频率设定为约1至100kHz，即可。
另外，作为其成膜速度比第一成膜条件高的第二成膜条件，可以以高于衬底温度的温度加热形成微晶半导体膜的真空室的内壁来形成微晶半导体膜。当第一成膜条件下的衬底温度为100℃时，通过将真空室的内壁加热到150℃，在其温度低于真空室内壁的衬底表面上高效地形成微晶半导体膜。
另外，在通过真空排气将真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度之后，优选在引入衬底之前，预先将氢气体或稀有气体引入到真空室内来产生等离子体，以去除真空室内的以水分为主要成分的残留气体，并得到真空室内的残留氧浓度下降了的环境。
另外，在通过真空排气将真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度之后，在引入衬底之前，可以预先将硅烷气体流过真空室内并与真空室内的残留氧起反应来产生氧化硅，以进一步减少真空室内的氧。还可以在引入衬底之前预先将硅烷气体流过真空室内并产生等离子体来进行在内壁上成膜的处理(也称为预涂处理)，以防止在形成微晶半导体膜时混入铝等金属元素。
因为第一成膜条件的成膜速度慢，尤其是在增加膜厚度的情况下成膜时间变长。其结果是，杂质如氧容易混入膜中。因此，通过如上所述那样在引入衬底之前充分地降低真空室内的氧及水分，在成膜时间变长的情况下杂质如氧几乎不混入膜中。为了提高之后形成的微晶硅膜的品质，上述处理是重要的。
在引入衬底之后且在形成微晶硅膜之前，也可以通过预先进行氩等离子体处理等的稀有气体等离子体处理及氢等离子体处理以去除衬底上的吸附水，来将微晶硅膜中的氧浓度设定为1×1017/cm以下。
为了提高之后形成的微晶硅膜的品质，如上所述，在引入衬底之后充分地减少衬底所包含的氧及水分也是重要的。
另外，通过在成膜初期(第一成膜期间)中采用第一成膜条件并在成膜后期(第二成膜期间)中采用其成膜速度高的第二成膜条件，由于在成膜初期中形成微晶而可以在成膜后期中以在成膜初期中获得的微晶为晶核来堆积品质良好的微晶硅膜。另外，通过在成膜初期中预先形成微晶，可以提高成膜后期的成膜速度。
与不改变成膜条件就只在第一成膜条件下得到所希望的膜厚度所需要的时间相比，可以通过如下方法缩短得到所希望的膜厚度所需要的时间：在第一成膜条件下成膜，然后继续在相同处理室中以第二成膜条件成膜。若可以缩短得到所希望的膜厚度所需要的时间，则可以在杂质如氧几乎不混入到微晶硅膜的状态下成膜。另外，若不改变成膜条件就只在第一成膜条件下获得薄微晶硅膜，则之后层叠的缓冲层的负面影响变大，这会导致薄膜晶体管的场效应迁移率的降低。
另外，通过上述第一成膜条件而获得的微晶硅膜容易与氧起反应，因此通过正在成膜时将第一成膜条件改变为成膜速度高的第二成膜条件，可以保护栅极绝缘膜界面附近的膜。通过该第二成膜条件而获得的微晶硅膜的品质还对之后形成的TFT的截止电流的降低做贡献。
如上所述，通过以两个阶段改变成膜条件而获得的微晶硅膜至少包含柱状结晶，该膜中的氧浓度为1×1017/cm以下。另外，通过以两个阶段改变成膜条件而获得的微晶硅膜的总厚度为5nm至100nm，优选在10nm至30nm的范围内。
只要初期成膜条件是形成品质良好的微晶硅膜的条件，就不局限于以两个阶段改变成膜条件来形成微晶硅膜，也可以以三个以上的阶段改变成膜条件来成膜。再者，可以连续地改变成膜条件。“连续地改变成膜条件”指的是连续地发生每单位时间的水平变化，例如随时增加引入到处理室内的材料气体(硅烷气体等)的平均流量，当图示气体流量和时间的关系(以纵轴为气体流量，以横轴为时间)时成为右边上升的直线或右边上升的曲线。或者，固定或增加引入到处理室内的硅烷气体等的流量，并随时减少其他气体(氢、稀有气体等)的平均流量，当图示其他气体的气体流量和时间的关系时成为右边下降的直线或右边下降的曲线。“连续地改变”至少指的是不接触大气地改变成膜条件来对一个衬底进行成膜处理。
与非晶硅膜相比，上述微晶硅膜容易与氧起反应，因此优选还不暴露于大气地层叠不包含晶粒的缓冲层来保护。关于缓冲层，在与形成微晶硅膜的真空室不相同的真空室中形成，其衬底温度高于上述第一及第二成膜条件，例如300℃以上且低于400℃。将在形成缓冲层时的衬底温度设定为高于上述第一及第二成膜条件是有用的。这是因为可以在形成缓冲层时对微晶硅膜进行退火处理而不增加制造步骤，因此可以提高微晶硅膜的质量的缘故。通过在形成缓冲层时对微晶硅膜进行退火处理，还可以抑制反复施加电压的可靠性试验中的TFT特性的变动(阈值的变动等)，从而可以提高TFT的可靠性。典型地说，缓冲层的厚度为100nm以上400nm以下，优选为200nm以上300nm以下。另外，缓冲层由其缺陷密度比上述微晶硅膜高的非晶硅膜构成。通过将具有高缺陷密度的非晶硅膜用于缓冲层，可以对之后形成的TFT的截止电流的降低做贡献。
另外，上述微晶硅膜因杂质混入而容易呈现n型导电性，因此优选将微量的三甲基硼气体等添加到材料气体来调节成膜条件，以得到i型。通过将微量的三甲基硼气体等添加到以硅烷气体及氢气体为主的材料气体，可以控制薄膜晶体管的阈值。
在本说明书中，微晶半导体膜指的是包含非晶和结晶结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有在自由能方面上稳定的第三状态的半导体，并是短程有序且晶格畸变的结晶半导体，其中粒径为0.5至20nm的柱状或针状结晶沿相对于衬底表面的法线方向生长。另外，微晶半导体和非单晶半导体混合在一起。作为微晶半导体的典型例子的微晶硅的拉曼光谱偏移到比单晶硅的520.5cm-1低的波数一侧。就是说，微晶硅的拉曼光谱的峰值位于单晶硅的520.5cm-1和非晶硅的480cm-1之间。另外，包含至少1原子％或更多的氢或卤素，以对悬空键封端。再者，通过包含氦、氩、氪、氖等的稀有气体元素来进一步促进晶格畸变，可以获得稳定性提高的优良微晶半导体膜。上述微晶半导体膜的记载例如在美国专利4,409,134号中公开。
另外，虽然当处理多个大面积玻璃衬底时，在产率方面不利，但是也可以在与形成微晶硅膜的真空室相同的真空室中形成缓冲层。通过在相同的真空室中形成缓冲层，可以形成叠层界面，而不在搬运衬底时被浮游的污染杂质污染，因此可以降低薄膜晶体管特性的不均匀性。尤其是在搬运大面积玻璃衬底时，需要花费比搬运小型衬底时长的时间，这会导致污染杂质的附着，因此在相同的真空室中形成是有用的。
在缓冲层上形成源电极或漏电极，并在缓冲层中形成槽，以降低上述源电极及漏电极之间的泄漏电流。
在缓冲层和源电极或漏电极之间形成有包含n型杂质元素的半导体膜(n+层)。另外，缓冲层设置在n+层和微晶硅膜之间以不使n+层和微晶硅膜接触。因而，在源电极的下方，n+层、缓冲层、以及微晶硅膜重叠。与此同样，在漏电极的下方，n+层、缓冲层、以及微晶硅膜重叠。通过采用上述叠层结构并增加缓冲层的厚度，实现耐压性的提高。另外，通过增加缓冲层的厚度，可以在缓冲层的一部分中形成槽而不暴露容易氧化的微晶硅膜。
在进行上述制造步骤之后，在缓冲层上形成包含n型杂质元素的半导体膜，在该包含n型杂质元素的半导体膜上形成源电极或漏电极，通过蚀刻包含n型杂质元素的半导体膜形成源区及漏区，而且通过以使与上述源区及漏区重叠的区域残留的方式蚀刻并去除上述缓冲层的一部分来制造薄膜晶体管。
关于如上所述那样获得的薄膜晶体管，在导通时，在第一成膜条件下形成的品质高的微晶硅膜中的栅极绝缘膜界面附近的区域被用作沟道形成区域，而在截止时，通过蚀刻缓冲层的一部分而形成的槽部成为流过极微量的泄漏电流的途径。因此，与现有的由非晶硅单层构成的薄膜晶体管或由微晶硅单层构成的薄膜晶体管相比，可以增大截止电流和导通电流的比，可以说是其开关特性优良，从而可以提高显示面板的对比度。
根据本发明的制造方法，可以通过提供不引起表面驻波影响的高频电力及属于VHF频带的高频电力产生等离子体，来在其长边超过2000mm的大面积玻璃衬底上制造将均匀且品质高的微晶半导体膜用作沟道形成区域的半导体装置。还可以将所获得的薄膜晶体管的场效应迁移率设定为高于1且50以下。因此，关于根据本发明的制造方法而获得的由微晶半导体膜构成的薄膜晶体管，示出电流电压特性的曲线的上升部分的斜率大，作为开关元件的响应性优良，而且能够进行高速工作。
使用根据本发明的制造方法而获得的薄膜晶体管的发光装置可以抑制薄膜晶体管的阈值的变动，从而可以提高可靠性。
另外，使用根据本发明的制造方法而获得的薄膜晶体管的液晶显示装置可以增大场效应迁移率，因此可以提高驱动电路的驱动频率。由于可以使驱动电路进行高速工作，所以可以实现将帧频率设定为4倍或者进行黑屏插入等。
附图说明
图1A至1D是说明本发明的制造方法的截面图；
图2A至2D是说明本发明的制造方法的截面图；
图3A至3C是说明本发明的制造方法的截面图；
图4是说明本发明的制造方法的俯视图；
图5示出说明微晶硅膜的形成步骤的时序图的一个例子；
图6是说明将多个高频电力施加到一个电极的反应室的结构的图；
图7是示出将第一高频电源的高频电力和第二高频电源的高频电力重叠时的波形的一个例子的示意图；
图8是示出将第一高频电源的高频电力和第二高频电源的高频电力重叠时的波形的一个例子的示意图；
图9是示出将多个高频电力施加到一个电极的反应室的电极结构的其他例子的图；
图10是示出具有三个处理室的多室式CVD设备的结构的俯视图；
图11是示出具有四个处理室的多室式CVD设备的结构的俯视图；
图12A至12D是说明可适用于本发明的多灰度掩模的图；
图13A和13B是本发明的制造步骤的截面图；
图14A至14C是本发明的制造步骤的截面图；
图15A和15B是本发明的制造步骤的截面图；
图16A至16C是本发明的制造步骤的俯视图；
图17是说明液晶显示装置的一个例子的图；
图18是说明液晶显示装置的一个例子的图；
图19是说明液晶显示装置的一个例子的图；
图20是说明液晶显示装置的一个例子的图；
图21是说明液晶显示装置的一个例子的图；
图22是说明液晶显示装置的一个例子的图；
图23是说明液晶显示装置的一个例子的图；
图24是说明液晶显示装置的一个例子的图；
图25是说明液晶显示装置的一个例子的图；
图26是说明液晶显示装置的一个例子的图；
图27是说明本发明的液晶显示装置的图；
图28是说明本发明的液晶显示装置的图；
图29是说明液晶显示装置的一个例子的图；
图30是说明液晶显示装置的一个例子的图；
图31A和31B是说明发光装置的制造方法的一个例子的截面图；
图32A至32C是说明可适用于发光装置的像素的截面图；
图33A至33C是说明显示面板的立体图；
图34A至34D是说明使用发光装置的电子产品的立体图；
图35是说明使用发光装置的电子产品的图；
图36是说明发光装置的结构的框图；
图37A和37B是说明显示面板的俯视图及截面图；
图38A和38B是说明显示面板的俯视图及截面图；
图39是示出通过将具有不同频率的高频电力重叠而成膜的实验结果的图。
具体实施方式
下面，说明本发明的实施方式。注意，本发明可以以多种不同的方式实施，本领域的技术人员可以很容易地理解一个事实就是，其方式和详细内容可以在不脱离本发明的宗旨及其范围的情况下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在实施方式所记载的内容中。
实施方式1
在本实施方式中，参照图1A至图6说明用于液晶显示装置的薄膜晶体管的制造步骤。图1A至图3C是示出薄膜晶体管的制造步骤的截面图，而图4是一个像素中的薄膜晶体管及像素电极的连接区域的俯视图。另外，图5是示出微晶硅膜的成膜方法的时序图，而图6是示出能够提供具有不同频率的两个以上高频电力来产生辉光放电等离子体的等离子体CVD设备的一个结构例子的截面图。
关于具有微晶半导体膜的薄膜晶体管，n型薄膜晶体管具有比p型薄膜晶体管高的场效应迁移率，因此更适合用于驱动电路。优选地是，在同一衬底上形成同一极性的薄膜晶体管，以减少制造步骤。这里，使用n沟道型薄膜晶体管进行说明。
如图1A所示，在衬底50上形成栅电极。衬底50可以使用通过利用熔融法或浮法而制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃。当衬底50为母玻璃时，衬底的尺寸可以采用第一代(300mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(730mm×920mm)、第五代(1000mm×1200mm)、第六代(2450mm×1850mm)、第七代(1870mm×2200mm)、第八代(2000mm×2400mm)、第九代(2450mm×3050mm)、第十代(2850mm×3050mm)、等等。
栅电极通过使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料而形成。可以通过使用溅射法、真空蒸镀法、或CVD法在衬底50上形成导电膜，在该导电膜上通过使用光刻技术或喷墨法形成掩模，并使用该掩模蚀刻导电膜，以形成栅电极。栅电极还可以通过使用喷墨法将银、金、铜等的导电纳米胶喷射并焙烧而形成。另外，作为提高栅电极的贴紧性并防止向基底扩散的阻挡金属，可以在衬底50和栅电极之间设置上述金属材料的氮化物膜。这里，使用通过第一光掩模而形成的抗蚀剂掩模蚀刻形成在衬底50上的导电膜的叠层，以形成栅电极。
作为栅电极结构的具体例子，可以在作为第一导电层51a的铝膜上层叠作为第二导电层51b的钼膜，以防止铝特有的小丘或电迁移。因为在本实施方式中示出通过使用大面积衬底制造具有大显示屏幕的显示装置的例子，所以使用层叠了由电阻低的铝构成的第一导电层51a和其耐热性比第一导电层51a高的第二导电层51b的栅电极。另外，可以采用铝膜被夹在钼膜之间的三层结构。作为栅电极结构的其他例子，可以举出在铜膜上层叠有钼膜的结构、在铜膜上层叠有氮化钛膜的结构、以及在铜膜上层叠有氮化钽膜的结构。
由于在栅电极上形成半导体膜或布线，所以优选将其端部加工为锥形以防止断裂。虽然未图示，但是在上述步骤中还可以同时形成与栅电极连接的布线。
然后，在作为上层栅电极的第二导电层51b上依次形成栅极绝缘膜52a、52b及52c。
栅极绝缘膜52a、52b及52c可以通过使用CVD法或溅射法等以氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜而形成。为了防止由形成在栅极绝缘膜中的针孔等导致的层间短路，优选使用不相同的绝缘层来形成多层结构。这里，示出依次层叠氮化硅膜、氧氮化硅膜、以及氮化硅膜作为栅极绝缘膜52a、52b及52c的方式。
这里，氧氮化硅膜指的是在其组成上氧含量多于氮含量的物质，其包含氧、氮、Si及氢，其浓度如下：55至65原子％的氧；1至20原子％的氮；25至35原子％的Si；以及0.1至10原子％的氢。另一方面，氮氧化硅膜指的是在其组成上氮含量多于氧含量的物质，其包含氧、氮、Si及氢，其浓度如下：15至30原子％的氧；20至35原子％的氮；25至35原子％的Si；以及15至25原子％的氢。
第一层栅极绝缘膜及第二层栅极绝缘膜都厚于50nm。作为第一层栅极绝缘膜，优选使用氮化硅膜或氮氧化硅膜，以防止杂质(例如碱金属等)从衬底扩散。第一层栅极绝缘膜不仅可以防止栅电极的氧化，而且还可以在使用铝作为栅电极的情况下防止小丘。另外，与微晶半导体膜接触的第三层栅极绝缘膜的厚度大于0nm且5nm以下，优选为大约1nm。第三层栅极绝缘膜是为了提高与微晶半导体膜的贴紧性的。另外，通过使用氮化硅膜作为第三层栅极绝缘膜，可以防止由之后进行的热处理或激光照射导致的微晶半导体膜的氧化。例如，当在氧含量多的绝缘膜和微晶半导体膜接触的状态下进行热处理时，可能会使微晶半导体膜氧化。
再者，优选使用频率为1GHz的微波等离子体CVD设备形成栅极绝缘膜。通过使用微波等离子体CVD设备而形成的氧氮化硅膜、氮氧化硅膜的耐压性高，从而可以提高薄膜晶体管的可靠性。
在本实施方式中，优选地是，通过进行稀有气体等离子体处理及氢等离子体处理中的单方或双方，进行基底预处理，然后进行成膜处理。另外，优选预先在反应室内涂敷与栅极绝缘膜相同种类的膜。这是为了防止反应室内壁的金属杂质等混入栅极绝缘膜。
作为反应气体，使用硅烷等的氢化硅气体、包含氧或氮的气体。而且，通过重叠施加HF频带(3MHz至30MHz，典型为13.56MHz)和VHF频带(30MHz至300MHz)的高频电力来产生辉光放电等离子体。通过施加频带不同的高频电力，可以提高等离子体密度，并可以提高等离子体密度的衬底面内均匀性。栅极绝缘膜的成膜温度优选为200℃至400℃，通过提高等离子体密度可以形成致密且耐压性高的绝缘膜。此时的截面图相当于图1A。
这里，虽然形成具有三层结构的栅极绝缘膜，但是在用作液晶显示装置的开关元件的情况下，由于进行交流驱动而可以只由氮化硅膜的单层构成。
接着，优选地是，在形成栅极绝缘膜之后，不接触大气地搬运衬底，以在与形成栅极绝缘膜的真空室不相同的真空室中形成微晶半导体膜53。
下面，参照图5说明形成微晶半导体膜53的步骤。在图5中，以将反应室从大气压排气到真空(真空排气200)的步骤为起始步骤，以时间序列的方式分别示出之后进行的各种处理如预涂201、衬底搬入202、基底预处理203、成膜处理204、衬底搬出205、净化206。但是，不局限于从大气压排气到真空，从大量生产或以短时间降低最终真空度的观点来看，反应室优选一直保持为一定程度的真空度。
在本实施方式中，为了将衬底搬入之前的真空室内的真空度设定为高于10-5Pa的真空度，进行超高真空排气。这个步骤相当于图5中的真空排气200。在进行上述超高真空排气的情况下，优选利用涡轮分子泵和低温泵，即利用涡轮分子泵进行排气，并利用低温泵进行真空排气。另外，优选对反应室进行加热处理，以从内壁脱气。还使加热衬底的加热器工作来使温度稳定。衬底的加热温度为100℃以上300℃以下，优选为120℃以上220℃以下。
接着，在搬入衬底之前进行预涂201，以形成硅膜作为内壁覆盖膜。作为预涂201，通过引入氢或稀有气体产生等离子体以去除附着在反应室的内壁上的气体(氧及氮等的大气成分、或用来使反应室净化的蚀刻气体)，然后引入硅烷气体，来产生等离子体。由于硅烷气体与氧或水分等起反应，所以通过流过硅烷气体来产生硅烷等离子体，可以去除反应室内的氧或水分。另外，通过进行预涂201，可以防止构成反应室的部件的金属元素作为杂质混入微晶硅膜中。就是说，通过使用硅覆盖反应室内，可以防止反应室内被等离子体蚀刻，并可以降低包含在之后形成的微晶硅膜中的杂质浓度。预涂201包括使用与将要堆积在衬底上的膜相同种类的膜覆盖反应室内壁的处理。
在预涂201之后，进行衬底搬入202。由于将要堆积微晶硅膜的衬底存储在被进行了真空排气的装载室中，所以即使搬入衬底也不会使反应室内的真空度显著恶化。
接着，进行基底预处理203。基底预处理203是在形成微晶硅膜时特别有效的处理，因此优选进行基底预处理203。就是说，当在玻璃衬底表面、绝缘膜的表面、或非晶硅的表面上通过等离子体CVD法形成微晶硅膜时，有时会在堆积初期阶段中由于杂质或晶格失配等而导致形成非晶层。为了尽量降低该非晶层的厚度或者如果可能的活去除该非晶层，优选进行基底预处理203。作为基底预处理，优选进行稀有气体等离子体处理或氢等离子体处理，或者进行这两种处理。作为稀有气体等离子体处理，优选使用质量数大的稀有气体元素如氩、氪、或氙。这是因为通过利用溅射效果去除附着在表面上的氧、水分、有机物、或金属元素等的杂质的缘故。氢等离子体处理是对于通过利用氢自由基去除吸附在表面上的上述杂质、以及通过利用对绝缘膜或非晶硅膜的蚀刻作用形成干净的被成膜表面有效的。另外，通过进行稀有气体等离子体处理及氢等离子体处理，可以期待促进微晶核生成的作用。
从促进微晶核生成的观点来看，如图5中的虚线207所示，在微晶硅膜的成膜初期中继续提供氩等的稀有气体是有效的。
在进行基底预处理203之后，进行形成微晶硅膜的成膜处理204。在本实施方式中，在成膜速度低而品质良好的第一成膜条件下形成栅极绝缘膜界面附近的微晶硅膜的下部，然后在成膜速度高的第二成膜条件下堆积微晶硅膜的上部。例如，作为第一成膜条件，通过重叠施加频率不相同的两个高频电力来成膜，作为第二成膜条件，继续在施加3MHz至30MHz的第三高频电力而不重叠施加的成膜条件下形成微晶半导体膜。另外，作为第一成膜条件，重叠施加第一高频电力、以及其电力大于该第一高频电力的第二高频电力，作为第二成膜条件，继续在施加其电力大于所述第一成膜条件的第三高频电力、以及其电力小于第三高频电力的第四高频电力的成膜条件下形成微晶半导体膜。注意，第三高频电力的频率与第一高频电力相同，而第四高频电力的频率与第二高频电力相同。
只要第二成膜条件的成膜速度比第一成膜条件的成膜速度高，就没有特别的限制。在本实施方式中，使用利用通过重叠施加HF频带(3MHz至30MHz，典型为13.56MHz)的高频电力和VHF频带(30MHz至300MHz左右)的高频电力而生成的辉光放电等离子体的等离子体CVD设备。图7示出将HF频带的高频电力和VHF频带的高频电力重叠时的波形的一个例子。
典型地说，微晶硅膜可以通过使用氢稀释氢化硅如SiH4或Si2H6来实现等离子体生成而形成。除了氢化硅及氢以外，还可以使用选自氦、氩、氪、氖中的一种或多种稀有气体元素来稀释，以形成微晶半导体膜。此时的相对于氢化硅的氢的流量比为12倍以上1000倍以下，优选为50倍以上200倍以下，更优选为100倍。另外，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
在将氦加入材料气体的情况下，由于氦的离子化能量在所有气体中最高，即24.5eV，其亚稳态位于比该离子化能量稍微低的约20eV的能级，所以在放电持续期间中，为离子化而只需要其差异的4eV左右。因此，放电开始电压值也在所有气体中最低。由于上述特征，氦能够稳定地保持等离子体。另外，由于能够形成均匀的等离子体，所以即使堆积微晶硅膜的衬底的面积增大，也可以起到实现等离子体密度的均匀化的作用。
还可以将碳的氢化物如CH4或C2H6、氢化锗或氟化锗如GeH4或GeF4混合到硅烷等的气体中，以将能带宽度调整为1.5至2.4eV、或0.9至1.1eV。通过将碳或锗添加到硅，可以改变TFT的温度特性。
这里，第一成膜条件如下：通过使用氢及/或稀有气体将硅烷稀释为超过100倍且2000倍以下，衬底的加热温度为100℃以上且低于300℃，优选为120℃以上220℃以下。为了促进微晶硅的生长，优选在120℃以上220℃以下的温度下成膜。
将在第一成膜条件下成膜之后的截面图示出于图1B。在栅极绝缘膜52c上形成有成膜速度低而品质良好的微晶半导体膜23。该在第一成膜条件下获得的微晶半导体膜23的品质对之后形成的TFT的导通电流的增大及场效应迁移率的提高做贡献，因此重要的是充分地降低氧浓度，以将膜中的氧浓度设定为1×1017/cm以下。另外，通过上述步骤，除了氧以外，还可以降低混入微晶半导体膜中的氮及碳的浓度。因此可以防止微晶半导体膜的n型化。
接着，通过采用第二成膜条件代替第一成膜条件来提高成膜速度，以形成微晶半导体膜53。此时的截面图相当于图1C。微晶半导体膜53的厚度可以为50nm至500nm(优选为100nm至250nm)。注意，在本实施方式中，微晶半导体膜53的成膜时间包括在第一成膜条件下成膜的第一成膜期间、以及在第二成膜条件下成膜的第二成膜期间。虽然可以将在第一成膜条件下获得的膜称为第一微晶半导体膜并将在第二成膜条件下获得的膜称为第二微晶半导体膜，但是在成膜后的第一微晶半导体膜和第二微晶半导体膜的界面不明确，因此通过在成膜期间中改变条件而获得的叠层膜被称为微晶半导体膜。
在本实施方式中，第二成膜条件如下：通过使用氢及/或稀有气体将硅烷稀释为12倍以上100倍以下，衬底的加热温度为100℃以上且低于400℃，优选为220℃以下。在本实施方式中，通过增加硅烷气体的流量使第二成膜条件的成膜速度比第一成膜条件高，但是对其没有特别的限制，也可以通过改变施加HF频带的高频电力和VHF频带的高频电力的条件使第二成膜条件的成膜速度比第一成膜条件高。例如，在第一成膜条件下，如图7所示那样进行HF频带的高频电源的输出波形和VHF频带的高频电源的输出波形重叠的电力施加，而在第二成膜条件下，如图8所示那样反复进行VHF频带的高频电力的导通及截止来实现脉冲振荡以获得其一部分重叠的波形。
接着，在通过第二成膜条件形成微晶硅膜之后，停止硅烷或氢等材料气体及高频电力的供给来进行衬底搬出205。在对下一个衬底继续进行成膜处理的情况下，回到衬底搬入202的步骤来进行同一处理。为了去除附着在反应室内的膜或粉末，进行净化206。
作为净化206，通过引入以NF3、SF6为代表的蚀刻气体进行等离子体蚀刻。另外，通过引入即使不利用等离子体也能够蚀刻的气体如ClF3来进行。净化206优选在衬底加热用加热器截止且处理室内壁温度降低了的状态下进行。这是为了抑制由蚀刻导致的反应副生成物的生成。在进行净化206之后，回到预涂201，对下一个衬底进行上述同样的处理，即可。
这里，将用来形成栅极绝缘膜或微晶硅膜的等离子体CVD设备的一个结构例子示出于图6，多个高频电力被施加到该等离子体CVD设备。
反应室100由铝或不锈钢等具有刚性的材料形成，并可以对其内部进行真空排气。在反应室100中具备有第一电极101和第二电极102。
高频电力供给单元103联结到第一电极101，而且接地电位提供给第二电极102，并具有能够装载衬底的结构。第一电极101由绝缘材料116与反应室100绝缘分离，并构成为不漏失高频电力。注意，在图6中表示采用电容耦合型(平行平板型)结构的第一电极101和第二电极102，但是只要通过施加两种以上的不同高频电力可以在反应室100内部生成辉光放电等离子体，可以采用感应耦合型等其他结构。
高频电力供给单元103包括第一高频电源104和第二高频电源105、以及分别对应于它们的第一匹配器106和第二匹配器107。从第一高频电源104和第二高频电源105输出的高频电力一起提供给第一电极101。也可以在第一匹配器106或第二匹配器107的输出一侧设置带通滤波器，以便防止流入另一方的高频电力。
第一高频电源104所提供的高频电力利用其波长大约为10m以上的高频，利用作为HF频带的3MHz至30MHz，典型为13.56MHz。第二高频电源105所提供的高频电力利用VHF频带，其波长大约小于10m，即利用30MHz至300MHz的高频电力。
第一高频电源104所提供的高频电力的波长具有第一电极101的一边的3倍以上的长度，第二高频电源105所提供的高频的波长应用短于第一高频电源104所提供的高频的波长。通过将不引起表面驻波影响的高频电力提供给第一电极101来产生辉光放电等离子体，并提供属于VHF频带的高频电力来实现辉光放电等离子体的高密度化，从而可以在其长边超过2000mm的大面积衬底上形成均匀且膜质量高的薄膜。
图7示出当使第一高频电源104的高频电力和第二高频电源105的高频电力重叠时的波形的实例。通过使应用HF频带(典型为13.56MHz)的频率的第一高频电源104的输出波形和应用VHF频带的频率的第二高频电源105的输出波形重叠，实现等离子体的高密度化，并且可以提高等离子体密度的面内均匀性而不受到表面驻波的影响。图8作为示意图示出应用脉冲振荡的电源作为第二高频电源105时的实例。通过以脉冲方式提供VHF频带的高频电力，可以防止当成膜时在气相中粉体不正常地生长。为了防止粉体生长，需要考虑气体分子的平均滞留时间，但是将脉冲的振荡频率设定为约1至100kHz，即可。
第一电极101还联结到气体供给单元108。气体供给单元108由填充反应气体的汽瓶110、压力调节阀111、截止阀112、质量流量控制器113等构成。在反应室100内第一电极101的相对于衬底的面加工为簇射板状，从而设有多个孔。提供给第一电极101的反应气体通过该孔提供给反应室100内。
图9表示第一电极101的其他结构。第一电极101由从第一高频电源104提供高频电力的第一电极101a和从第二高频电源105提供高频电力的第一电极101b构成。第一电极101a和第一电极101b分别在相对于衬底的面上设有孔并形成为彼此咬合的梳齿状，并由绝缘材料116分离，以防止相邻电极彼此接触。图9所示的结构可以代替图6所示的第一电极101，并可以获得相同的效果。
连接到反应室100的排气单元109具有进行真空排气和在流入反应气体的情况下将反应室100内保持为预定的压力的功能。作为排气单元109的结构包括蝶阀117、导阀118、涡轮分子泵119、干泵120等。在并联配置蝶阀117和导阀118的情况下，通过关闭蝶阀117而使导阀118工作，可以控制反应气体的排气速度来将反应室100的压力保持为预定的范围。另外，通过使传导性高的蝶阀117工作，可以进行高真空排气。
在为使真空度高于10-5Pa而进行超高真空排气的情况下，优选使用低温泵121。将两个涡轮分子泵串联来进行真空排气也有效。另外，在进行真空排气直到最终真空度成为超高真空为止的情况下，可以对反应室100的内壁进行镜面加工，并设置用于烘烤的加热器以抑制从内壁释放气体。
由加热器控制器115控制温度的衬底加热器114设置在第二电极102中。在衬底加热器114设置在第二电极102中的情况下，采用热传导加热方式。例如，衬底加热器114由护套加热器(sheathed heater)构成。可以适当地改变第一电极101和第二电极102之间的电极间隔。由波纹管改变在反应室100内的第二电极102的高度来调节该间隔。
接着，在形成微晶半导体膜53之后，优选不接触大气地搬运衬底，来在与形成微晶半导体膜53的真空室不相同的真空室中形成缓冲层54。通过另外提供形成缓冲层54的真空室，可以将形成微晶半导体膜53的真空室用作在引入衬底之前到达超高真空的专用处理室，从而可以尽量抑制杂质污染并缩短到达超高真空的时间。在为到达超高真空而进行烘烤的情况下，为得到处理室内壁温度低且稳定的状态而需要较长时间，因此是特别有效的。另外，通过分别提供不相同的真空室，可以根据想要获得的膜而分别改变高频电力的频率。
缓冲层54通过使用包含氢、氮、或卤素的非晶半导体膜而形成。通过使用氢，其流量为氢化硅的流量的1倍以上10倍以下，优选为1倍以上5倍以下，可以形成包含氢的非晶半导体膜。另外，通过使用上述氢化硅、以及氮或氨，可以形成包含氮的非晶半导体膜。通过使用上述氢化硅、以及包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半导体膜。另外，可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氢化硅。
作为缓冲层54，也可以通过将非晶半导体用作靶并使用氢或稀有气体进行溅射来形成非晶半导体膜。此时，通过将氨、氮、或N2O包含在气氛中，可以形成包含氮的非晶半导体膜。另外，通过将包含氟、氯、溴、或碘的气体(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)包含在气氛中，可以形成包含氟、氯、溴、或碘的非晶半导体膜。
缓冲层54优选由不包含晶粒的非晶半导体膜构成。因此，在通过使用频率为几十MHz至几百MHz的高频等离子体CVD法或微波等离子体CVD法形成缓冲层54的情况下，优选调节成膜条件，以形成不包含晶粒的非晶半导体膜。当然，为了实现等离子体的高密度化及均匀化以避免等离子体的表面驻波效果，可以通过使用图6所示的等离子体CVD设备并施加HF频带的高频电力和VHF频带的高频电力中的双方来形成缓冲层54。
在之后形成源区及漏区的步骤中，缓冲层54的一部分被蚀刻。因此，缓冲层54优选形成为在上述情况下其一部分残留的厚度，以不暴露微晶半导体膜53。典型地说，缓冲层54形成为具有100nm以上400nm以下，优选为200nm以上300nm以下的厚度。在薄膜晶体管的施加电压高(例如大约为15V)的显示装置，典型地为液晶显示装置中，通过将缓冲层54的厚度设定为上述范围内，可以提高耐压性，从而即使高电压被施加到薄膜晶体管也可以避免薄膜晶体管的退化。
另外，缓冲层54不添加有赋予一导电类型的杂质如磷或硼等。为了防止杂质从添加有赋予一导电类型的杂质的半导体膜55扩散到微晶半导体膜53，将缓冲层54用作阻挡层。在不设置缓冲层54的情况下，若微晶半导体膜53和添加有赋予一导电类型的杂质的半导体膜55接触，则会有在之后的蚀刻步骤或加热处理中杂质移动，从而难以控制阈值电压的问题。
通过在微晶半导体膜53的表面上形成缓冲层54，可以防止包含在微晶半导体膜53中的晶粒表面的自然氧化。尤其是在非晶半导体和微晶粒接触的区域中，容易因局部应力而产生裂缝。当该裂缝与氧接触时晶粒被氧化，从而形成氧化硅。
作为非晶半导体膜的缓冲层54的能隙比微晶半导体膜53大(非晶半导体膜的能隙为1.6至1.8eV，而微晶半导体膜53的能隙为1.1至1.5eV)，其电阻高，而且其迁移率低，即微晶半导体膜53的1/5至1/10。因此，在之后形成的薄膜晶体管中，形成在源区及漏区和微晶半导体膜53之间的缓冲层用作高电阻区域，而微晶半导体膜53用作沟道形成区域。因此，可以降低薄膜晶体管的截止电流。在将该薄膜晶体管用作显示装置的开关元件的情况下，可以提高显示装置的对比度。
优选地是，在微晶半导体膜53上，通过等离子体CVD法以300℃以上且低于400℃的衬底温度形成缓冲层54。通过上述成膜处理，可以将氢提供给微晶半导体膜53，从而得到与使微晶半导体膜53氢化相同的效果。就是说，通过在微晶半导体膜53上堆积缓冲层54，可以将氢扩散到微晶半导体膜53，从而对悬空键封端。另外，可以在形成缓冲层54时进行微晶半导体膜53的退火，从而可以提高膜质量。尤其是，通过第二成膜条件而获得的膜虽然有其成膜速度比第一成膜条件高而其结晶性比通过第一成膜条件而获得的结晶性低的特征，但是通过在形成缓冲层时进行退火，可以提高结晶性等的膜质量。另外，通过在形成缓冲层54时进行退火，还可以抑制反复施加电压的可靠性试验中的TFT特性的变动(阈值电压的变动等)，从而可以获得其可靠性比将非晶硅膜主要用于沟道形成区域的TFT高的TFT。
接着，在形成缓冲层54之后，优选不接触大气地搬运衬底，来在与形成缓冲层54的真空室不相同的真空室中形成添加有赋予一导电类型的杂质的半导体膜55。此时的截面图相当于图1D。通过在与形成缓冲层54的真空室不相同的真空室中形成添加有赋予一导电类型的杂质的半导体膜55，可以防止赋予一导电类型的杂质在形成缓冲层时混入。
关于添加有赋予一导电类型的杂质的半导体膜55，在形成n沟道型薄膜晶体管的情况下，可以添加磷作为典型的杂质元素，并可以将PH3等的杂质气体添加到氢化硅。另外，在形成p沟道型薄膜晶体管的情况下，可以添加硼作为典型的杂质元素，并可以将B2H6等的杂质气体添加到氢化硅。添加有赋予一导电类型的杂质的半导体膜55可以由微晶半导体或非晶半导体构成。添加有赋予一导电类型的杂质的半导体膜55的厚度为2nm以上50nm以下。通过减少添加有赋予一导电类型的杂质的半导体膜的厚度，可以提高产率。
接着，如图2A所示，在添加有赋予一导电类型的杂质的半导体膜55上形成抗蚀剂掩模56。抗蚀剂掩模56通过使用光刻技术或喷墨法而形成。这里，通过使用第二光掩模，对涂敷在添加有赋予一导电类型的杂质的半导体膜55上的抗蚀剂进行曝光及显影，以形成抗蚀剂掩模56。
接着，通过使用抗蚀剂掩模56将微晶半导体膜53、缓冲层54、以及添加有赋予一导电类型的杂质的半导体膜55蚀刻，如图2B所示那样形成微晶半导体膜61、缓冲层62、及添加有赋予一导电类型的杂质的半导体膜63。然后，去除抗蚀剂掩模56。
微晶半导体膜61和缓冲层62的端部侧面倾斜，从而可以防止在形成在缓冲层62上的源区及漏区和微晶半导体膜61之间产生泄漏电流。还可以防止在源电极及漏电极和微晶半导体膜61之间产生泄漏电流。微晶半导体膜61和缓冲层62的端部侧面的倾斜角度为30°至90°，优选为45°至80°。通过采用上述角度，可以防止由台阶形状导致的源电极或漏电极的断开。
接着，如图2C所示，覆盖添加有赋予一导电类型的杂质的半导体膜63及栅极绝缘膜52c地形成导电膜65a至65c作为导电膜。导电膜65a至65c优选由铝、铜、或添加有硅、钛、钕、钪、钼等的耐热性提高元素或小丘防止元素的铝合金的单层或叠层构成。还可以采用如下叠层结构：通过使用钛、钽、钼、钨或这些元素的氮化物形成与添加有赋予一导电类型的杂质的半导体膜接触一侧的膜，并在其上形成铝或铝合金。再者，可以采用如下叠层结构：铝或铝合金的上表面及下表面由钛、钽、钼、钨或这些元素的氮化物夹住。这里，示出导电膜65a至65c这三个层重叠的导电膜，并示出如下叠层导电膜：导电膜65a及65c由钼膜构成，且导电膜65b由铝膜构成；或者，导电膜65a及65c由钛膜构成，且导电膜65b由铝膜构成。导电膜65a至65c通过溅射法或真空蒸镀法而形成。
接着，如图2D所示，在导电膜65a至65c上通过使用第三光掩模形成抗蚀剂掩模66，并蚀刻导电膜65a至65c的一部分，以形成源电极及漏电极71a至71c。通过对导电膜65a至65c进行湿蚀刻，导电膜65a至65c被选择性地蚀刻。其结果是，由于以各向同性的方式蚀刻导电膜而可以形成其面积比抗蚀剂掩模66小的源电极及漏电极71a至71c。
然后，如图3A所示，通过使用抗蚀剂掩模66蚀刻添加有赋予一导电类型的杂质的半导体膜63，形成一对源区及漏区72。再者，在该蚀刻步骤中，缓冲层62的一部分也被蚀刻。由于其一部分被蚀刻而形成有凹部(槽)的缓冲层被称为缓冲层73。可以以同一步骤形成源区及漏区、以及缓冲层的凹部(槽)。通过将缓冲层的凹部(槽)的深度设定为缓冲层的最厚区域的1/2至1/3，可以增加源区及漏区的距离，因此可以降低源区及漏区之间的泄漏电流。之后，去除抗蚀剂掩模66。
将缓冲层蚀刻50nm左右，以防止如下情况：尤其是，抗蚀剂掩模在暴露于用于干蚀刻等的等离子体时变质，不能在抗蚀剂去除步骤中完全去除，从而残留着残渣。在导电膜65a至65c的一部分的蚀刻处理及在形成源区及漏区72时的蚀刻处理这两次蚀刻处理中使用抗蚀剂掩模66，在采用干蚀刻作为该两次蚀刻处理的情况下容易残留残渣，因此将在完全去除残渣时可以被蚀刻的缓冲层形成为具有厚的膜厚度是有效的。另外，缓冲层73可以防止在干蚀刻时给微晶半导体膜61带来等离子体损伤。
接着，如图3B所示，形成绝缘膜76，该绝缘膜76覆盖源电极及漏电极71a至71c、源区及漏区72、缓冲层73、微晶半导体膜61、以及栅极绝缘膜52c。绝缘膜76可以以与栅极绝缘膜52a、52b及52c相同的成膜方法形成。注意，绝缘膜76是为防止浮游在大气中的有机物、金属物、水蒸气等的污染杂质的侵入而提供的，因此优选采用致密的膜。另外，通过将氮化硅膜用于绝缘膜76，可以将缓冲层73中的氧浓度设定为5×1019atoms/cm3以下，优选为1×1019atoms/cm3以下。
如图3B所示，源电极及漏电极71a至71c的端部与源区及漏区72的端部不一致且彼此错开，源电极及漏电极71a至71c的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。另外，由于源电极及漏电极71a至71c的端部与源区及漏区72的端部不一致且彼此错开，所以在源电极及漏电极71a至71c和源区及漏区72的端部中不发生电场集中，从而可以防止栅电极和源电极及漏电极71a至71c之间的泄漏电流。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述步骤，可以形成薄膜晶体管74。
在本实施方式所示的薄膜晶体管中，在栅电极上层叠了栅极绝缘膜、微晶半导体膜、缓冲层、源区及漏区、源电极及漏电极，其中用作沟道形成区域的微晶半导体膜的表面被缓冲层覆盖。另外，在缓冲层的一部分中形成有凹部(槽)，而且该凹部以外的区域被源区及漏区覆盖。就是说，由于形成在缓冲层中的凹部而在源区及漏区之间有一定的距离，因此可以降低源区及漏区之间的泄漏电流。另外，因为通过蚀刻缓冲层的一部分形成凹部，所以可以去除在形成源区及漏区的步骤中产生的蚀刻残渣，从而可以避免由残渣导致的源区及漏区的泄漏电流(寄生沟道)。
另外，在用作沟道形成区域的微晶半导体膜和源区及漏区之间形成有缓冲层。微晶半导体膜的表面被缓冲层覆盖。高电阻的缓冲层延伸到微晶半导体膜和源区及漏区之间，因而可以降低产生在薄膜晶体管中的泄漏电流，并可以抑制由于施加高电压而导致的退化。另外，缓冲层、微晶半导体膜、源区及漏区都形成在与栅电极重叠的区域上。因此，可以说是不受到栅电极的端部形状的影响的结构。在栅电极具有叠层结构的情况下，若在其下层中使用铝，则可能会在栅电极的侧面露出铝而产生小丘，但是通过采用源区及漏区还不重叠于栅电极端部的结构，可以防止在与栅电极侧面重叠的区域中发生短路。另外，由于在微晶半导体膜的表面上形成有其表面被氢封端的非晶半导体膜作为缓冲层，所以可以防止微晶半导体膜的氧化，并可以防止在形成源区及漏区的步骤中产生的蚀刻残渣混入微晶半导体膜。由此，可以获得电特性良好且耐压性良好的薄膜晶体管。
另外，可以缩小薄膜晶体管的沟道长度，从而可以缩小薄膜晶体管的平面面积。
然后，通过使用利用第四光掩模而形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔，并形成在该接触孔中与源电极或漏电极71c接触的像素电极77。图3C相当于沿图4的虚线A-B的截面图。
如图4所示，源区及漏区72的端部位于源电极及漏电极71c的端部的外侧。另外，缓冲层73的端部位于源电极及漏电极71c、源区及漏区72的端部的外侧。源电极及漏电极中的一方具有包围源电极及漏电极中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动的区域的面积，从而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于微晶半导体膜、源电极及漏电极层叠在栅电极上，所以栅电极的凹凸所引起的负面影响少，从而可以抑制覆盖度的降低及泄漏电流的产生。注意，源电极及漏电极中的一方还用作源极布线或漏极布线。
像素电极77可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等的具有透光性的导电材料。
另外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极77。优选地是，通过使用导电组成物而形成的像素电极的薄层电阻(sheet resistance)为10000Ω/□以下，波长550nm中的透光率为70％以上。另外，包含在导电组成物中的导电高分子的电阻率为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭系统导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或这些两种以上的共聚物等。
这里，作为像素电极77，在通过溅射法形成铟锡氧化物膜之后将抗蚀剂涂敷在铟锡氧化物膜上。接着，通过利用第五光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻铟锡氧化物膜，以形成像素电极77。
通过上述步骤，可以形成适用于显示装置的元件衬底。
实施方式2
在本实施方式中，示出适合形成构成实施方式1所示的TFT的栅极绝缘膜、微晶半导体膜、n+层的多室式等离子体CVD设备的一个例子。
图10示出具有多个反应室的多室式CVD设备的一个例子。该设备包括公共室123、装载/卸载室122、第一反应室100a、第二反应室100b、第三反应室100c。被放在装载/卸载室122的盒子124中的衬底由公共室123的搬运机构126搬出/搬入到各反应室，并采用单片方式。在公共室123和各室之间设置有闸阀125，以不使在各反应室中的处理相互干涉。
各反应室根据所形成的薄膜种类而区分。例如，在第一反应室100a中形成绝缘膜如栅极绝缘膜，在第二反应室100b中形成用作沟道的微晶半导体层，并在第三反应室100c中层叠缓冲层、用作源极及漏极的一导电类型杂质半导体层。当然，反应室的个数不局限于此，可以根据需要任意增加或减少。另外，可以在一个反应室中形成一个膜，或者在一个反应室中形成多个膜。
作为其他例子，可以在第一反应室100a中形成绝缘膜如栅极绝缘膜，在第二反应室100b中形成用作沟道的微晶半导体层和缓冲层，并在第三反应室100c中形成用作源极及漏极的一导电类型杂质半导体层。
在各反应室中，连接有涡轮分子泵119和干泵120作为排气单元。排气单元不局限于上述真空泵的组合，只要能够排气到大约10-5Pa至10-1Pa的真空度，就可以使用其他真空泵。另外，形成微晶半导体膜的第二反应室100b连接有低温泵121，以排气到超高真空。在排气单元和各反应室之间设置有蝶阀117，由此可以遮断真空排气，并且由导阀118控制排气速度，以调整各反应室的压力。注意，图10所示的排气单元的组合只是一个例子，对其没有特别的限制。
气体供给单元108包括填充有工艺用气体如半导体材料气体或稀有气体的汽瓶110、截止阀112、质量流量控制器113等。气体供给单元108g连接到第一反应室100a，并提供用来形成栅极绝缘膜的气体。气体供给单元108i连接到第二反应室100b，并提供微晶半导体膜用气体。气体供给单元108n连接到第三反应室100c，例如提供n型半导体膜用气体。气体供给单元108a提供氩，而气体供给单元108f提供用来净化反应室内的蚀刻气体，它们是在各反应室之间共同使用的。
用来产生辉光放电等离子体的高频电力供给单元103连接到各反应室。高频电力供给单元103包括高频电源和匹配器。在此情况下，通过与实施方式1同样地使用第一高频电源104、第二高频电源105、第一匹配器106和第二匹配器107构成高频电力供给单元103，可以形成均匀性高的薄膜。等离子体CVD设备的结构根据各种玻璃衬底的尺寸(第一代的300mm×400mm、第二代的400mm×500mm、第三代的550mm×650mm、第四代的730mm×920mm、第五代的1000mm×1200mm、第六代的2450mm×1850mm、第七代的1870mm×2200mm、第八代的2000mm×2400mm、第九代的2450mm×3050mm、第十代的2850mm×3050mm等)而设定，从而可以在具有任何尺寸的衬底上形成均匀性高的薄膜。
如本实施方式所示，使用多个图10所示的反应室，该多个反应室由公共室连接，从而可以不接触大气地层叠多个不相同的层。
本实施方式可以与实施方式1自由地组合。
实施方式3
在本实施方式中，参照图11说明采用与实施方式2所示的图10不相同的多室式CVD设备的薄膜晶体管的制造步骤。图10是具有三个反应室的设备，而图11是具有四个反应室的多室式CVD设备的俯视图。
图11示出对图10所示的多室式CVD设备提供第四反应室100d的结构。在图11中，对与图10相同的部分使用同一附图标记，省略详细说明。另外，图11所示的排气单元的组合只是一个例子，对其没有特别的限制。
气体供给单元108b连接到第四反应室100d。高频电力供给单元和排气单元的结构与图10相同。各反应室可以根据所形成的薄膜种类而区分。例如，可以在第一反应室100a中形成绝缘膜如栅极绝缘膜，在第二反应室100b中形成用作沟道的微晶半导体层，在第四反应室100d中形成保护沟道形成用半导体层的缓冲层，并在第三反应室100c中形成用作源极及漏极的一导电类型杂质半导体层。每个薄膜具有最合适的成膜温度(也称为衬底温度)，因此可以通过分别使用各反应室容易管理成膜温度。再者，由于能够反复形成相同种类的膜，所以可以消除由成膜导致的残留杂质物的影响。
在图11中，开关127设置于第二反应室100b，以控制第一高频电力和第二高频电力的引入。通过控制开关127的导通及截止，可以改变重叠的输出波形。例如，在开关127中的双方都处于导通状态时呈现图7所示的输出波形，而在开关127中的单方反复进行导通及截止时呈现图8所示的输出波形。
如上所述，通过设置开关127，可以扩大成膜条件的调整幅度。例如，可以在通过施加第一高频电力和第二高频电力中的双方形成微晶半导体膜之后，施加第一高频电力和第二高频电力中的单方来层叠缓冲层。
本实施方式可以与实施方式1或2自由地组合。
实施方式4
下面，参照图12A至图16C说明与实施方式1不相同的薄膜晶体管的制造方法。这里，示出通过采用其光掩模个数比实施方式1少的工艺制造薄膜晶体管的步骤。
与实施方式1所示的图1A同样地，在衬底50上形成导电膜，并通过使用抗蚀剂掩模蚀刻导电膜的一部分，以形成栅电极51。该抗蚀剂掩模通过在导电膜上涂敷抗蚀剂并进行利用第一光掩模的光刻步骤而形成。这里，与实施方式1不相同，示出导电膜由单层构成的例子。然后，通过使用图6所示的等离子体CVD设备，在栅电极51上依次形成栅极绝缘膜52a、52b及52c。
接着，与实施方式1所示的图1B同样地，在第一成膜条件下形成微晶半导体膜23。接着，通过在相同的处理室中以第二成膜条件成膜，与实施方式1中的图1C同样地使用图6所示的等离子体CVD设备形成微晶半导体膜53。然后，与实施方式1中的图1D同样地，在微晶半导体膜53上依次形成缓冲层54、添加有赋予一导电类型的杂质的半导体膜55。
接着，在添加有赋予一导电类型的杂质的半导体膜55上形成导电膜65a至65c。然后，如图13A所示，在导电膜65a上涂敷抗蚀剂80。
抗蚀剂80可以使用正型抗蚀剂或负型抗蚀剂。这里，使用正型抗蚀剂。
然后，通过使用多灰度掩模59作为第二光掩模，将光照射到抗蚀剂80，以对抗蚀剂80进行曝光。
这里，参照图12A至12D说明利用多灰度掩模59的曝光。
多灰度掩模指的是能够设定三个曝光水平的掩模，该三个曝光水平为曝光部分、中间曝光部分、以及未曝光部分。通过进行一次的曝光及显影步骤，可以形成具有多个(典型为两种)厚度区域的抗蚀剂掩模。因此，通过使用多灰度掩模，可以减少光掩模个数。
作为多灰度掩模的典型例子，可以举出图12A所示的灰度掩模59a、以及图12C所示的半色调掩模59b。
如图12A所示，灰度掩模59a由具有透光性的衬底163、形成在其上的遮光部164、以及衍射光栅165构成。在遮光部164中，光的透过率为0％。另一方面，衍射光栅165可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光的透过率。周期性狭缝、点、网眼、以及非周期性狭缝、点、网眼都可以用于衍射光栅165。
作为具有透光性的衬底163，可以使用石英等的具有透光性的衬底。遮光部164及衍射光栅165可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到灰度掩模59a的情况下，如图12B所示，在遮光部164中，光透过率166为0％，而在不设置有遮光部164及衍射光栅165的区域中，光透过率166为100％。另外，在衍射光栅165中，可以将光透过率调整为10至70％的范围内。衍射光栅165中的光透过率可以通过调整衍射光栅的狭缝、点、或网眼的间隔及栅距而控制。
如图12C所示，半色调掩模59b由具有透光性的衬底163、形成在其上的半透过部167、以及遮光部168构成。半透过部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部168可以由铬或氧化铬等的吸收光的遮光材料构成。
将光照射到半色调掩模59b的情况下，如图12D所示，在遮光部168中，光透过率169为0％，而在不设置有遮光部168及半透过部167的区域中，光透过率169为100％。另外，在半透过部167中，可以将光透过率调整为10至70％的范围内。半透过部167中的光透过率可以根据半透过部167的材料而调整。
通过在使用多灰度掩模进行曝光之后进行显影，可以如图13B所示那样形成具有不相同的厚度区域的抗蚀剂掩模81。
接着，通过使用抗蚀剂掩模81将微晶半导体膜53、缓冲层54、添加有赋予一导电类型的杂质的半导体膜55、以及导电膜65a至65c蚀刻并分离。其结果是，如图14A所示那样形成微晶半导体膜61、缓冲层62、添加有赋予一导电类型的杂质的半导体膜63、以及导电膜85a至85c。图14A相当于沿图16A的A-B线的截面图(抗蚀剂掩模86以外)。
然后，对抗蚀剂掩模81进行灰化处理。其结果是，抗蚀剂的面积缩小，其厚度变薄。此时，厚度薄的区域的抗蚀剂(与栅电极51的一部分重叠的区域)被去除，由此如图14A所示，可以形成被分离的抗蚀剂掩模86。
接着，通过使用抗蚀剂掩模86将导电膜85a至85c蚀刻并分离。其结果是，如图14B所示那样可以形成一对源电极及漏电极92a至92c。通过使用抗蚀剂掩模86对导电膜85a至85c进行湿蚀刻，导电膜85a至85c被选择性地蚀刻。其结果是，由于以各向同性的方式蚀刻导电膜而可以形成其面积比抗蚀剂掩模86小的源电极及漏电极92a至92c。
然后，通过使用抗蚀剂掩模86蚀刻添加有赋予一导电类型的杂质的半导体膜63，形成一对源区及漏区88。注意，在该蚀刻步骤中，缓冲层62的一部分也被蚀刻。将其一部分被蚀刻的缓冲层称为缓冲层87。另外，在缓冲层87中形成有凹部。可以以同一步骤形成源区及漏区、以及缓冲层的凹部(槽)。这里，由于通过使用其面积比抗蚀剂掩模81小的抗蚀剂掩模86蚀刻缓冲层87的一部分，所以缓冲层87向源区及漏区88的外侧突出。然后，去除抗蚀剂掩模86。另外，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，并在源电极及漏电极92a至92c的端部的外侧形成有源区及漏区88的端部。
图14C相当于沿图16B的A-B线的截面图。如图16B所示，源区及漏区88的端部位于源电极及漏电极92c的端部的外侧。另外，缓冲层87的端部位于源电极及漏电极92c、源区及漏区88的端部的外侧。源电极及漏电极中的一方具有包围源区及漏区中的另一方的形状(具体地说，U字形状、C字形状)。因此，可以增加载流子移动的区域的面积，从而电流量可以增大，并可以缩小薄膜晶体管的面积。另外，由于微晶半导体膜、源电极及漏电极层叠在栅电极上，所以栅电极的凹凸所引起的负面影响少，而可以抑制覆盖度的降低及泄漏电流的产生。注意，源电极及漏电极中的一方还用作源极布线或漏极布线。
如图14C所示，源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，从而源电极及漏电极92a至92c的端部的距离增大，从而可以防止源电极及漏电极之间的泄漏电流或短路。另外，由于源电极及漏电极92a至92c的端部与源区及漏区88的端部不一致且彼此错开，所以在源电极及漏电极92a至92c和源区及漏区88的端部中不发生电场集中，从而可以防止栅电极51和源电极及漏电极92a至92c之间的泄漏电流。由此，可以制造高可靠性及高耐压的薄膜晶体管。
通过上述步骤，可以形成薄膜晶体管83。另外，通过使用两个光掩模，可以形成薄膜晶体管。
如图15A所示，在源电极及漏电极92a至92c、源区及漏区88、缓冲层87、微晶半导体膜90、以及栅极绝缘膜52c上形成绝缘膜76。绝缘膜76可以与栅极绝缘膜52a、52b及52c同样地形成。
然后，通过使用利用第三光掩模而形成的抗蚀剂掩模蚀刻绝缘膜76的一部分，形成接触孔。接着，形成在该接触孔中与源电极或漏电极92c接触的像素电极77。这里，作为像素电极77，在通过溅射法形成铟锡氧化物膜之后将抗蚀剂涂敷在铟锡氧化物膜上。接着，通过利用第四光掩模对抗蚀剂进行曝光及显影，以形成抗蚀剂掩模。然后，使用抗蚀剂掩模蚀刻铟锡氧化物膜，以形成像素电极77。图15B相当于沿图16C的A-B线的截面图。
通过上述步骤，可以使用多灰度掩模来减少掩模个数，并可以形成适用于显示装置的元件衬底。
本实施方式可以与实施方式1至3中的任何一个自由地组合。
实施方式5
在本实施方式中，示出具有实施方式1所示的薄膜晶体管的液晶显示装置作为显示装置的一个方式。
首先，对VA(Vertical Alignment：垂直取向)型液晶显示装置进行描述。VA型液晶显示装置是指一种控制液晶面板的液晶分子的排列的方式。VA型液晶显示装置是当没有施加电压时液晶分子朝垂直于面板表面的方向的方式。在本实施方式中，特别地，将像素分成几个区域(子像素)，并分别将分子向不同的方向推倒。这称为多区域(multi domain)化或多区域设计。在下面的说明中，对考虑多区域设计的液晶显示装置进行说明。
图18及图19分别示出像素电极及相对电极。图18是形成有像素电极的衬底一侧的平面图，并将沿A-B线的截面结构示出于图17。图19是形成有相对电极的衬底一侧的平面图。下面，参照这些附图进行说明。
图17示出衬底600和相对衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628、与TFT628连接的像素电极624、以及保持电容部630，并在该相对衬底601上形成有相对电极640等。
在相对衬底601的形成间隔物642的位置上形成有遮光膜632、第一着色膜634、第二着色膜636、第三着色膜638、以及相对电极640。通过该结构，用于控制液晶取向的突起644和间隔物642的高度彼此不同。在像素电极624上形成有取向膜648，与此同样地在相对电极640上形成有取向膜646。在此之间形成有液晶层650。
至于间隔物642，这里示出柱状间隔物，但是也可以散布珠状间隔物。再者，可以在形成在衬底600上的像素电极624上形成间隔物642。
在衬底600上形成有TFT628、与它连接的像素电极624、以及保持电容部630。像素电极624通过贯穿覆盖TFT628、布线及保持电容部630的绝缘膜620、覆盖绝缘膜的第三绝缘膜622的接触孔623连接到布线618。可以将实施方式1所示的薄膜晶体管适用于TFT628。另外，保持电容部630由与TFT628的栅极布线602同样地形成的第一电容布线604、栅极绝缘膜606、以及与布线616及618同样地形成的第二电容布线617构成。
像素电极624、液晶层650、以及相对电极640重叠，从而形成液晶元件。
图18示出衬底600上的结构。像素电极624通过使用实施方式1所示的材料来形成。在像素电极624中设置有狭缝625。狭缝625是为为了控制液晶取向的。
图18所示的TFT629、与它连接的像素电极626及保持电容部631可以与TFT628、像素电极624及保持电容部630同样地形成。TFT628和TFT629都连接到布线616。所述液晶面板的像素由像素电极624及像素电极626构成。像素电极624及像素电极626是子像素。
图19示出相对衬底一侧的结构。在遮光膜632上形成有相对电极640。相对电极640优选由与像素电极624同样的材料构成。在相对电极640上形成有用于控制液晶取向的突起644。另外，根据遮光膜632的位置形成有间隔物642。
图20示出上述像素结构的等效电路。TFT628和TFT629都连接到栅极布线602、布线616。在此情况下，通过使电容布线604和电容布线605的电位不相同，可以使液晶元件651和液晶元件652进行不同的动作。就是说，通过分别控制电容布线604和电容布线605的电位，来精密地控制液晶的取向并且扩大视角。
当对设置有狭缝625的像素电极624施加电压时，在狭缝625附近发生电场的应变(倾斜电场)。通过互相咬合地配置所述狭缝625和相对衬底601一侧的突起644，有效地产生倾斜电场来控制液晶的取向，从而根据其位置使液晶具有彼此不同的取向方向。就是说，通过进行多区域化来扩大液晶面板的视角。
参照图21至图24说明与上述不同的VA型液晶显示装置。
图21及图22示出VA型液晶面板的像素结构。图22是衬底600的平面图，而图21示出沿Y-Z线的截面结构。下面，参照上述两个附图进行说明。
在该像素结构中，一个像素具有多个像素电极，并且各个像素电极连接到TFT。各个TFT由不同的栅极信号驱动。就是说，在以多区域方式设计的像素中，具有独立控制施加到各个像素电极的信号的结构。
像素电极624在接触孔623中通过布线618连接到TFT628。像素电极626在接触孔627中通过布线619连接到TFT629。TFT628的栅极布线602和TFT629的栅极布线603彼此分离，以便能够提供不同的栅极信号。另一方面，TFT628和TFT629共同使用用作数据线的布线616。可以适当地使用实施方式1所示的薄膜晶体管作为TFT628和TFT629。
像素电极624和像素电极626具有不同的形状，并且被狭缝625彼此分离。像素电极626被形成为围绕呈V字状扩大的像素电极624的外侧。通过使用TFT628及TFT629使施加到像素电极624和像素电极626的电压时序不相同，来控制液晶的取向。图24示出了该像素结构的等效电路。TFT628连接到栅极布线602，而TFT629连接到栅极布线603。通过对栅极布线602和栅极布线603施加不同的栅信号，可以使TFT628和TFT629的动作时序互不相同。
在相对衬底601上形成有遮光膜632、第二着色层636、相对电极640。此外，第二着色层636和相对电极640之间形成平坦化膜637，以便防止液晶取向的错乱。图23示出相对衬底一侧的结构。不同的像素共同使用相对电极640，并且该相对电极640形成有狭缝641。通过互相咬合地配置所述狭缝641和像素电极624及像素电极626一侧的狭缝625，可以有效地产生倾斜电场来控制液晶的取向。由此，可以根据其位置使液晶具有彼此不同的取向方向，从而扩大视角。
像素电极624、液晶层650、以及相对电极640重叠，从而形成第一液晶元件。像素电极626、液晶层650、以及相对电极640重叠，从而形成第二液晶元件。另外，采用在一个像素中设置有第一液晶元件及第二液晶元件的多区域化结构。
下面，示出横向电场方式的液晶显示装置。横向电场方式是指通过对单元内的液晶分子沿水平方向施加电场来驱动液晶以便显示灰度的方式。通过横向电场方式，可以使视角增大到大约180度。在下面的说明中，对采用横向电场方式的液晶显示装置进行说明。
图25示出衬底600和相对衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极624，而在该相对衬底601上形成有遮光膜632、第二着色膜636、以及平坦化膜637等。由于在衬底600上形成有像素电极，所以不在相对衬底601上设置有像素电极。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成有第一像素电极607、与第一像素电极607连接的电容布线604、以及实施方式1所示的TFT628。第一像素电极607可以使用与实施方式1所示的像素电极77同样的材料。另外，第一像素电极607形成为大致分割成像素形状的形状。栅极绝缘膜606形成在第一像素电极607及电容布线604上。
在栅极绝缘膜606上形成TFT628的布线616及618。布线616是在液晶面板中传送视频信号的数据线，并是沿一个方向延伸的布线，并且它与源区610连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极，它是与第二像素电极624连接的布线。
第二绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔连接到布线618的第二像素电极624。像素电极624由与实施方式1所示的像素电极77同样的材料构成。
如上所述，在衬底600上形成TFT628、以及与它连接的第二像素电极624。另外，保持电容形成在第一像素电极607和第二像素电极624之间。
图26是示出像素电极的结构的平面图。在第二像素电极624中设置狭缝625。该狭缝625用来控制液晶的取向。在此情况下，电场发生在第一像素电极607和第二像素电极624之间。在第一像素电极607和第二像素电极624之间形成有栅极绝缘膜606，但是栅极绝缘膜606的厚度为50至200nm，该厚度与2至10μm的液晶层的厚度相比十分薄，因此沿平行于衬底600的方向(水平方向)发生电场。该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下也处于水平，所以根据观看角度的对比度等的影响很少，从而增大视角。而且，第一像素电极607和第二像素电极624都是透光电极，因此可以提高开口率。
下面，示出横向电场方式的液晶显示装置的其它例子。
图27及图28示出IPS型液晶显示装置的像素结构。图28是平面图，而图27示出沿A-B线的截面结构。下面，参照上述两个附图进行说明。
图27示出衬底600和相对衬底601重叠且注入了液晶的状态，在该衬底600上形成有TFT628及与它连接的像素电极624，而在该相对衬底601上形成有遮光膜632、第二着色膜636、以及平坦化膜637等。由于在衬底600上形成有像素电极，所以不在相对衬底601上设置有像素电极。在衬底600和相对衬底601之间形成有液晶层650。
在衬底600上形成有公共电位线609、以及实施方式1所示的TFT628。公共电位线609可以与薄膜晶体管628的栅极布线602同时形成。另外，像素电极624形成为大致分割成像素形状的形状。
TFT628的布线616及618形成在栅极绝缘膜606上。布线616是在液晶面板中传送视频信号的数据线，并是沿一个方向延伸的布线，并且它与源区610连接而成为源极及漏极中的一方电极。布线618成为源极及漏极中的另一方电极，它是与像素电极624连接的布线。
第二绝缘膜620形成在布线616及618上。另外，在绝缘膜620上，形成通过形成在绝缘膜620中的接触孔623连接到布线618的像素电极624。像素电极624由与实施方式1所示的像素电极77同样的材料构成。如图28所示，像素电极624形成为与在形成公共电位线609时一同形成的梳形电极产生横向电场。而且，像素电极624的梳齿部分和在形成公共电位线609时一同形成的梳形电极互相咬合。
当在施加到像素电极624的电位和公共电位线609的电位之间产生电场时，该电场控制液晶的取向。通过利用该大致平行于衬底的方向的电场使液晶分子在水平方向上旋转。在此情况下，由于液晶分子在任何状态下也处于水平，所以根据观看角度的对比度等的影响很少，从而增大视角。
如上所述，在衬底600上形成TFT628、以及与它连接的像素电极624。另外，保持电容通过在公共电位线609和电容电极615之间形成栅极绝缘膜606而形成。电容电极615和像素电极624通过接触孔633连接。
下面，示出TN型液晶显示装置的方式。
图29及图30示出TN型液晶显示装置的像素结构。图30是平面图，而图29示出沿A-B线的截面结构。下面，参照上述两个附图进行说明。
像素电极624在接触孔623中通过布线618连接到TFT628。用作数据线的布线616与TFT628连接。TFT628可以适当地使用实施方式1所示的任何TFT。
像素电极624通过使用实施方式1所示的像素电极77而形成。
在相对衬底601上形成有遮光膜632、第二着色膜636、以及相对电极640。而且，在第二着色膜636和相对电极640之间形成有平坦化膜637，以防止液晶的取向混乱。液晶层650形成在像素电极624和相对电极640之间。
像素电极624、液晶层650、以及相对电极640重叠，从而形成液晶元件。
另外，可以在衬底600或相对衬底601上形成有彩色滤光片或用来防止向错(disclination)的遮蔽膜(黑矩阵)等。而且，将偏振片贴合在与衬底600的形成有薄膜晶体管的面相反一侧的面上，并将偏振片贴合在与相对衬底601的形成有相对电极640的面相反一侧的面上。
相对电极640可以适当地使用与像素电极624同样的材料。像素电极624、液晶层650、以及相对电极640重叠，从而形成液晶元件。
通过上述步骤，可以制造液晶显示装置。本实施方式的液晶显示装置使用截止电流少、电特性良好、以及可靠性高的薄膜晶体管，因此该液晶显示装置的对比度高且可见度高。另外，通过使用图6所示的等离子体CVD设备并提供不引起表面驻波影响的高频电力和属于VHF频带的高频电力来产生等离子体，从而可以在其长边超过2000mm的大面积衬底上形成均匀且膜质量高的薄膜，因此可以抑制液晶显示装置的电特性的不均匀，可以实现大量生产。
实施方式6
下面，参照图13A至图15B、图31A和31B、以及图32A至32C说明发光装置作为显示装置的一个方式。这里，以利用电致发光的发光元件示出发光装置。利用电致发光的发光元件是以发光材料是有机化合物还是无机化合物来区分的。一般，前者称为有机EL元件而后者称为无机EL元件。
关于有机EL元件，当电压施加到发光元件时，电子和空穴从一对电极注入到包含发光有机化合物的层中，并电流流动。而且，通过那些载流子(电子和空穴)复合，发光有机化合物形成激发态，并且当该激发态返回基态时发出光。由于这种机制，将这种发光元件称为电流激发发光元件。
无机EL元件根据其元件结构，被分为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料的粒子分散在粘结剂中的发光层，其发光机制为利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有以电介质层夹住发光层并且它被电极夹住的结构，其发光机制为利用金属离子的内壳层电子跃迁的局部存在型发光。这里，举出有机EL元件作为发光元件进行说明。另外，举出实施方式1的薄膜晶体管作为控制发光元件的驱动的薄膜晶体管。使用根据实施方式1而获得的薄膜晶体管的发光装置可以抑制薄膜晶体管的阈值的变动，从而可以提高可靠性。尤其是，对用于发光装置的薄膜晶体管进行直流驱动，因此其栅极绝缘膜由三个层，即作为第一层的氮化硅膜、作为第二层的氧氮化硅膜、作为第三层的氮化硅膜构成的实施方式1的薄膜晶体管能够主要以作为第二层的氧氮化硅膜抑制阈值的漂移。
通过图13A至图15B所示的步骤，如图31A和31B所示那样在衬底50上形成薄膜晶体管83，并在薄膜晶体管83上形成用作保护膜的绝缘膜87。另外，还在驱动电路12中形成薄膜晶体管84。薄膜晶体管84可以以与像素部11的薄膜晶体管83相同的步骤形成。接着，在绝缘膜87上形成平坦化膜93，并在平坦化膜93上形成与薄膜晶体管83的源电极或漏电极连接的像素电极94。
平坦化膜93优选使用丙烯酸、聚酰亚胺、聚酰胺等有机树脂、或硅氧烷而形成。
在图31A中，因为像素部11的薄膜晶体管为n型，所以作为像素电极94优选使用阴极，与此相反，当像素部11的薄膜晶体管为p型时，优选使用阳极。具体而言，作为阴极可以使用功函数小的已知的材料如钙、铝、氟化钙、镁银合金、锂铝合金等。
其次，如图31B所示，在平坦化膜93及像素电极94的端部上形成隔离墙91。隔离墙91具有开口部，在该开口部中露出像素电极94。隔离墙91使用有机树脂膜、无机绝缘膜、或有机聚硅氧烷而形成。尤其是，优选使用感光性的材料，并在像素电极上形成开口部，该开口部的侧壁具有以连续的曲率形成的倾斜面。
其次，以在隔离墙91的开口部中接触像素电极94的方式形成发光层95。发光层95既可以由单独层构成，又可以由多层的叠层构成。
以覆盖发光层95的方式形成使用阳极的共同电极96。共同电极96可以通过使用由在实施方式1中作为像素电极77举出的具有透光性的导电材料构成的透光导电膜而形成。作为共同电极96，上述透光导电膜之外，还可以使用氮化钛膜或钛膜。在图31B中，作为共同电极96使用铟锡氧化物。在隔离墙91的开口部中，通过像素电极94、发光层95、共同电极96彼此重叠，形成发光元件98。然后，优选在共同电极96及隔离墙91上形成保护膜97，以便防止氧、氢、水分、二氧化碳等浸入到发光元件98中。作为保护膜97，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
再者，实际上当完成图31B的工序时，为了不被暴露于空气，优选由气密性高且脱气少的保护薄膜(层压薄膜、紫外线硬化树脂薄膜等)或覆盖材料来封装(密封)。
接下来，对发光元件的结构将参照图32A至32C进行说明。在此，举出驱动TFT为n型的情况作为一例，对像素的截面结构进行说明。
为了取出发光，发光元件的阳极和阴极中的至少一个是透明的即可。薄膜晶体管及发光元件形成在衬底上。存在具有顶部发射结构、底部发射结构和双面发射结构的发光元件，其中顶部发射结构通过与衬底相对表面取出发射的光，其中底部发射结构通过衬底一侧的表面取出发射的光，其中双面发射结构通过衬底一侧的表面和与衬底相对表面取出发射的光。本发明的像素结构可以应用于具有任一种发射结构的发光元件。
对具有顶部发射结构的发光元件参照图32A进行说明。
在图32A中示出当驱动TFT7001为n型且从发光元件7002发射的光传输到阳极7005一侧时的像素的截面图。在图32A中，发光元件7002的阴极7003和驱动TFT7001电连接，并且在阴极7003上按顺序层叠有发光层7004、阳极7005。阴极7003只要是功函数小且反射光的导电膜，可以使用已知的材料。例如，优选使用钙、铝、氟化钙、镁银合金、锂铝合金等。发光层7004既可以由单独层构成，又可以由多层的叠层构成。在由多层构成的情况下，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要一定设置所有的这些层。阳极7005使用透过光的透光导电材料而形成，例如也可以使用具有透光性的导电膜如含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图32A所示的像素中，如空心箭头所示，从发光元件7002发射的光发射到阳极7005一侧。
接下来，对具有底部发射结构的发光元件将参照图32B进行说明。图32B示出当驱动TFT7011为n型且从发光元件7012发射的光发射到阴极7013一侧时的像素的截面图。在图32B中，在与驱动TFT7011电连接的透光导电材料7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015具有透光性的情况下，可以以覆盖阳极上的方式形成有用于反射光或遮光的屏蔽膜。与图32A相同，阴极7013只要是功函数小的导电膜，可以使用已知的材料。注意，将其膜厚度设定为透过光的膜厚度(优选大约为5nm至30nm)。例如，可以使用膜厚度为20nm的Al作为阴极7013。而且，与图32A相同，发光层7014既可以由单独层构成，又可以由多层的叠层构成。阳极7015不必要透过光，但是与图32A相同，可以使用透光导电材料而形成。屏蔽膜可以使用如反射光的金属等，但是不局限于金属膜。例如，也可以使用添加黑色颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图32B所示的像素中，如空心箭头所示，从发光元件7012发射的光发射到阴极7013一侧。
其次，对具有双面发射结构的发光元件，使用图32C进行说明。在图32C中，在与驱动TFT7021电连接的透光导电材料7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图32A相同，阴极7023只要是功函数小的导电膜，可以使用已知的材料。注意，将其膜厚度设定为透过光的膜厚度。例如，可以使用膜厚度为20nm的Al作为阴极7023。而且，与图32A相同，发光层7024既可以由单独层构成，又可以由多层的叠层构成。与图32A相同，阳极7025可以使用透过光的透光导电材料而形成。
阴极7023、发光层7024、阳极7025彼此重叠的区域相当于发光元件7022。在图32C所示的像素中，如空心箭头所示，从发光元件7022发射的光发射到阳极7025一侧和阴极7023一侧的双方。
这里，说明了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的一例，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的发光装置不限于图32A至32C所示的结构，而基于本发明的技术思想可以实现各种各样的变形。
通过上述步骤，可以制造发光装置。本实施方式的发光装置使用截止电流少、电特性良好、以及可靠性高的薄膜晶体管，因此该发光装置的对比度高且可见度高。另外，通过使用图6所示的等离子体CVD设备并提供不引起表面驻波影响的高频电力和属于VHF频带的高频电力来产生等离子体，从而可以在其长边超过2000mm的大面积衬底上形成均匀且膜质量高的薄膜，因此可以抑制发光装置的电特性的不均匀，可以实现大量生产。
实施方式7
下面，示出作为本发明的显示装置的一个方式的显示面板的结构。
在图33A中示出另外仅形成信号线驱动电路6013且与在衬底6011上形成的像素部6012连接的显示面板的方式。像素部6012及扫描线驱动电路6014使用由微晶半导体膜构成的薄膜晶体管而形成。通过由其迁移率高于由微晶半导体膜构成的薄膜晶体管的晶体管形成信号线驱动电路，可以使信号线驱动电路的工作稳定，该信号线驱动电路的驱动频率被要求高于扫描线驱动电路的驱动频率。注意，信号线驱动电路6013可以为使用单晶半导体的晶体管、使用多晶半导体的薄膜晶体管、或使用SOI的晶体管。电源的电位、各种信号等通过FPC6015分别供给给像素部6012、信号线驱动电路6013、扫描线驱动电路6014。
注意，也可以将信号线驱动电路及扫描线驱动电路都形成在与像素部相同的衬底上。
此外，在另外形成驱动电路的情况下，不一定需要将形成有驱动电路的衬底贴合到形成有像素部的衬底上，也可以如贴合到FPC上。在图33B中表示另外仅形成信号线驱动电路6023且与形成在衬底6021上的像素部6022及扫描线驱动电路6024连接的液晶显示装置面板的方式。像素部6022及扫描线驱动电路6024通过使用由微晶半导体膜构成的薄膜晶体管而形成。信号线驱动电路6023通过FPC6025连接到像素部6022。电源的电位、各种信号等通过FPC6025分别供给给像素部6022、信号线驱动电路6023、扫描线驱动电路6024。
另外，也可以使用由微晶半导体膜构成的薄膜晶体管在与像素部相同的衬底上仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分，另外形成其他部分且与像素部电连接。在图33C中表示将作为信号线驱动电路的一部分的模拟开关6033a形成在与像素部6032、扫描线驱动电路6034相同的衬底6031上，并且将作为信号线驱动电路的一部分的移位寄存器6033b另外形成在不同的衬底上，来彼此贴合的液晶显示装置面板的方式。像素部6032及扫描线驱动电路6034使用由微晶半导体膜构成的薄膜晶体管而形成。作为信号线驱动电路的一部分的移位寄存器6033b通过FPC6035连接到像素部6032。电源的电位、各种信号等通过FPC6035分别供给给像素部6032、信号线驱动电路、扫描线驱动电路6034。
如图33A至33C所示，可以在与像素部相同的衬底上使用由微晶半导体膜构成的薄膜晶体管形成本发明的液晶显示装置的驱动电路的一部分或全部。
注意，对另外形成的衬底的连接方法没有特别的限制，可以使用已知的COG方法、引线键合方法、或TAB方法等。此外，连接的位置只要是能够电连接，就不限于图33A至33C所示的位置。另外，也可以另外形成控制器、CPU、存储器等来连接。
注意，在本发明中使用的信号线驱动电路不局限于仅具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，还可以具有缓冲器、电平转移电路、源极跟随器等其他电路。另外，不需要一定设置移位寄存器和模拟开关，例如既可以使用如译码器电路的可以选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
图36示出本发明的液晶显示装置的框图。图36所示的显示装置包括具有多个具备显示元件的像素的像素部701、选择每个像素的扫描线驱动电路702、以及控制视频信号输入到被选择的像素的信号线驱动电路703。
在图36中信号线驱动电路703具有移位寄存器704、模拟开关705。对移位寄存器704输入时钟信号(CLK)、起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器704中生成定时信号，而输入到模拟开关705。
另外，将视频信号(video signal)供给给模拟开关705。根据输入的定时信号，模拟开关705取样视频信号，并供给给信号线。
接下来，对扫描线驱动电路702的结构进行说明。扫描线驱动电路702具有移位寄存器706、缓冲器707。此外，根据情况也可以具有电平转移电路。在扫描线驱动电路702中，通过对移位寄存器706输入时钟信号(CLK)及起始脉冲信号(SP)生成选择信号。生成了的选择信号在缓冲器707中被缓冲放大，而供给给对应的扫描线。一条线上的像素所具有的晶体管的栅极连接到扫描线。而且，需要使一条线上的像素的晶体管同时导通，因此采用能够流过大电流的缓冲器707。
关于全彩色液晶显示装置，在将对应于R(红)、G(绿)、B(蓝)的视频信号按顺序取样而供给给对应的信号线的情况下，用于连接移位寄存器704和模拟开关705的端子数目相当于用于连接模拟开关705和像素部701的信号线的端子数目的三分之一左右。因此，通过将模拟开关705形成在与像素部701相同的衬底上，与将模拟开关705形成在与像素部701不同的衬底上时相比，可以减少用于连接另外形成的衬底的端子数目，并且抑制连接不良的发生比例，来可以提高成品率。
图36所示的扫描线驱动电路702具有移位寄存器706及缓冲器707，但是扫描线驱动电路702也可以由移位寄存器706构成。
图36所示的结构只是本发明的显示装置的一个方式，信号线驱动电路和扫描线驱动电路的结构不局限于此。图36所示的电路由使用微晶半导体的晶体管构成的液晶显示装置能够使电路进行高速工作。例如，当对使用非晶半导体膜的情况和使用微晶半导体膜的情况进行比较时，使用微晶半导体膜的晶体管的迁移率高，因此可以提高驱动电路(例如扫描线驱动电路702的移位寄存器706)的驱动频率。由于能够使扫描线驱动电路702进行高速工作，所以可以实现提高帧频率或黑屏插入等。
在提高帧频率的情况下，优选与图像的运动方向相应地产生屏幕的数据。就是说，优选进行运动补偿来内插数据。像这样，通过提高帧频率并内插图像数据，可以改善动画的显示特性并可以进行平滑的显示。例如，通过将帧频率设定为2倍(例如120Hz、100Hz)以上，更优选为4倍(例如480Hz、400Hz)以上，可以减少动画中的图像模糊或视觉残留。在此情况下，通过还以提高驱动频率的方式使扫描线驱动电路702工作，可以提高帧频率。
在进行黑屏插入的情况下，采用能够将图像数据或成为黑色显示的数据提供给像素部701的方式。其结果是，成为与脉冲驱动类似的方式，并可以减少视觉残留。在此情况下，通过还以提高驱动频率的方式使扫描线驱动电路702工作，可以进行黑屏插入。
再者，通过增大扫描线驱动电路702的晶体管的沟道宽度，或者配置多个扫描线驱动电路，等等，可以实现更高的帧频率。例如，可以将帧频率设定为8倍(例如960Hz、800Hz)以上。在配置多个扫描线驱动电路的情况下，通过将用来驱动第偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动第奇数行的扫描线的扫描线驱动电路配置在相反的一侧，可以实现提高帧频率。
通过使用由微晶半导体构成的晶体管构成图36所示的电路，可以缩小布局面积。由此，可以缩小作为显示装置的一个例子的液晶显示装置的边框。例如，当对使用非晶半导体膜的情况和使用微晶半导体膜的情况进行比较时，使用微晶半导体膜的晶体管的迁移率高，因此可以缩小晶体管的沟道宽度。其结果是，可以实现液晶显示装置的窄边框化。
当对使用非晶半导体膜的情况和使用微晶半导体膜的情况进行比较时，在使用微晶半导体膜的情况下不容易退化。因此，在使用微晶半导体膜的情况下，可以缩小晶体管的沟道宽度。或者，即使不配置对退化的补偿用电路，也可以正常地工作。因此，可以缩小每个像素中的晶体管的平面面积。
实施方式8
接下来，对相当于本发明的显示装置的一个方式的液晶显示面板的外观及截面，使用图37A和37B进行说明。图37A是通过使用密封剂4005将形成在第一衬底4001上的具有微晶半导体膜的薄膜晶体管4010及液晶元件4013密封在第一衬底4001与第二衬底4006之间的面板的俯视图，图37B相当于沿图37A的A-A′的截面图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶4008一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。注意，虽然在本实施方式中，对将具有由多晶半导体膜构成的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图37A和37B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图37B例示包含于像素部4002的薄膜晶体管4010。薄膜晶体管4010相当于使用微晶半导体膜的薄膜晶体管。
另外，附图标记4013相当于液晶元件。液晶元件4013所具有的像素电极4030通过布线4041与薄膜晶体管4010电连接。液晶元件4013的相对电极4031形成在第二衬底4006上。像素电极4030、相对电极4031、以及液晶4008重叠的部分相当于液晶元件4013。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(代表为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-ReinforcedPlastics，即纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜、或丙烯酸树脂薄膜。另外，也可以采用由PVF薄膜或聚酯薄膜夹有铝箔的薄片。
另外，球状的隔离物4035用来控制像素电极4030和相对电极4031之间的距离(单元间隙)。注意，也可以使用通过选择性地蚀刻绝缘膜而获得的隔离物。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与液晶元件4013所具有的像素电极4030相同的导电膜形成。另外，引导布线4014、引导布线4015由与布线4041相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
注意，虽然未图示，本实施方式所示的液晶显示装置具有定向膜、偏振片，进而也可以具有颜色滤光片、屏蔽膜。
注意，图37A和37B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式9
接下来，对相当于本发明的显示装置的一个方式的发光显示面板的外观及截面，使用图38A和38B进行说明。图38A是通过使用密封剂将形成在第一衬底上的使用微晶半导体膜的薄膜晶体管及发光元件密封在第一衬底与第二衬底之间的面板的俯视图，图38B相当于沿图38A的A-A′的截面图。
以围绕在第一衬底4001上设置的像素部4002和扫描线驱动电路4004的方式设置有密封剂4005。另外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与填料4007一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由多晶半导体膜形成的信号线驱动电路4003。注意，虽然在本实施方式中，对将具有由多晶半导体膜构成的薄膜晶体管的信号线驱动电路贴合到第一衬底4001的一例进行说明，但是也可以由使用单晶半导体的晶体管形成信号线驱动电路并贴合。图38B例示包含于信号线驱动电路4003的由多晶半导体膜形成的薄膜晶体管4009。
设置在第一衬底4001上的像素部4002和扫描线驱动电路4004具有多个薄膜晶体管，图38B例示包含于像素部4002的薄膜晶体管4010。注意，在本实施方式中，虽然假定了薄膜晶体管4010为驱动TFT，但是薄膜晶体管4010既可以为电流控制TFT，又可以为擦除TFT。薄膜晶体管4010相当于由微晶半导体膜构成的薄膜晶体管。
另外，发光元件4011所具有的像素电极通过布线4017与薄膜晶体管4010的源电极或漏电极电连接。在本实施方式中，发光元件4011的共同电极和具有透光性的导电膜4012电连接。注意，发光元件4011的结构不局限于本实施方式所示的结构。根据从发光元件4011取出的光的方向或薄膜晶体管4010的极性等，可以适当地改变发光元件4011的结构。
此外，供给给另外形成的信号线驱动电路4003和扫描线驱动电路4004或像素部4002的各种信号及电位，虽然在图38B所示的截面图中未图示，但是通过引导布线4014及引导布线4015从FPC4018提供。
在本实施方式中，连接端子4016由与布线4017相同的导电膜形成。另外，引导布线4014、引导布线4015由与薄膜晶体管4010的源电极或漏电极相同的导电膜形成。
连接端子4016与FPC4018所具有的端子通过各向异性导电膜4019电连接。
位于从发光元件4011取出光的方向的第二衬底必须为透明。在此情况下，使用玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等具有透光性的材料。
另外，作为填料4007除了氮或氩等惰性的气体之外，还可以使用紫外线硬化树脂或热硬化树脂，即可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅树脂、PVB(聚乙烯醇缩丁醛)、或EVA(ethylene vinyl acetate，即乙烯-醋酸乙烯酯)。在本实施方式中作为填料使用氮。
另外，若有需要，也可以在发光元件的射出表面上适当地提供诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上提供抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来扩散反射光并降低眩光的。
注意，图38A和38B示出另外形成信号线驱动电路4003并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分并安装。
本实施方式可以与其他实施方式所记载的结构组合而实施。
实施方式10
根据本发明而获得的显示装置等可以用于有源矩阵型显示装置模块。换句话说，其显示部分安装有上述模块的所有电子产品均可以实施本发明。
作为这种电子产品，可以举出影像拍摄装置如摄像机或数字照相机、头戴式显示器(护目镜型显示器)、汽车导航系统、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图34A至34D示出了其一例。
图34A表示电视装置。如图34A所示，可以将显示模块组装在框体中来完成电视装置。将安装了FPC的显示面板还称为显示模块。由显示模块形成主画面2003，作为其他附属器件还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图34A所示，在框体2001中组装利用了显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外的遥控装置2006进行，并且该遥控装置2006也可以设置有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008，并显示频道或音量等。在这种结构中，也可以采用视角优良的液晶显示面板形成主画面2003，并且采用能够以低耗电量进行显示的发光显示面板形成辅助画面。另外，为了优先地减小耗电量，也可以采用如下结构：使用发光显示面板形成主画面2003，使用发光显示面板形成辅助画面，并且辅助画面能够点亮和熄灭。
图35是电视装置的主要结构的框图。像素部921形成在显示面板900上。可以采用COG方法将信号线驱动电路922和扫描线驱动电路923安装在显示面板900上。
作为其它外部电路的结构，在视频信号的输入一侧具有视频信号放大电路925、视频信号处理电路926、控制电路927等。其中，视频信号放大电路925放大调谐器924所接收信号中的视频信号，视频信号处理电路926将从视频信号放大电路925输出的信号转换成对应于红、绿和蓝各种颜色的色信号，控制电路927将该视频信号转换成驱动器IC输入规格。控制电路927将信号输出到扫描线侧和信号线侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路928，并将输入数字信号划分成m个而供给。
由调谐器924接收的信号中的音频信号被发送到音频信号放大电路929，并经音频信号处理电路930供给到扬声器933。控制电路931从输入部932接收有关接收站(接收频率)或音量的控制信息，并将信号传送到调谐器924和音频信号处理电路930。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
图34B表示便携式电话机2301的一例。该便携式电话机2301包括显示部2302、操作部2303等而构成。在显示部2302中，应用上述实施方式所说明的显示装置，而可以提高批量生产性。
另外，图34C所示的便携型计算机包括主体2401、显示部2402等。通过对显示部2402应用上述实施方式所示的显示装置，可以提高批量生产性。
图34D是桌照明灯，其包括照明部分2501、灯罩2502、可变臂2503、支座2504、基座2505和电源2506。对于照明部分2501，使用实施方式6所示的发光装置来制造桌照明灯。注意，照明灯包括固定到天花板上的照明灯和壁挂照明灯等。通过应用实施方式6所示的显示装置，可以提高批量生产性，并可以提供廉价的桌照明灯。
实施例1
在本实施例中，在通过施加一个高频电力形成等离子体的成膜条件、以及通过重叠施加两个高频电力形成等离子体的成膜条件下分别形成微晶硅膜，并对其成膜速度进行比较。成膜速度指的是成膜开始后膜几乎不生长的培养时间以外的时间中的堆积速度，即以培养时间刚经过后的时间为0的膜开始堆积后的堆积速度。另外，成膜速度指的是以将气体如硅烷气体等引入处理室内并引入高频电力的时间为0的成膜开始后的堆积速度。
各成膜条件如下：SiH4流量为4sccm，H2流量为400sccm，成膜压力为100Pa，衬底温度为200℃。另外，在玻璃衬底上形成50nm的氮化硅膜并在其上形成50nm的微晶硅膜，以对成膜速度进行比较。
比较例1是通过施加一个高频电力(电源频率60MHz，电力功率15W)成膜的例子。在电极间隔为20mm的状态下成膜，其结果是，微晶硅膜的生长速度为2.8nm/min，培养时间为0.7分钟。
比较例2是通过施加一个高频电力(电源频率13.56MHz，电力功率80W)成膜的例子。在电极间隔为30mm的状态下成膜，其结果是，微晶硅膜的生长速度为4.8nm/min，培养时间为0.4分钟。
比较例3是通过施加一个高频电力(电源频率60MHz，电力功率80W)成膜的例子。在电极间隔为30mm的状态下成膜，其结果是，微晶硅膜的生长速度为3.3nm/min，培养时间为0.6分钟。
样品1是通过重叠施加两个高频电力而成膜的，作为第一高频电力采用13.56MHz的频率及60W的电力功率，作为第二高频电力采用60MHz的频率及20W的电力功率，并在电极间隔为30mm的状态下成膜。关于样品1，微晶硅膜的生长速度为6.3nm/min，培养时间为0.8分钟。
样品2是通过重叠施加两个高频电力而成膜的，作为第一高频电力条件采用13.56MHz的频率及40W的电力功率，作为第二高频电力条件采用60MHz的频率及40W的电力功率，并在电极间隔为30mm的状态下成膜。关于样品2，微晶硅膜的生长速度为5.5nm/min，培养时间为0.3分钟。
样品3是通过重叠施加两个高频电力而成膜的，作为第一高频电力条件采用13.56MHz的频率及20W的电力功率，作为第二高频电力条件采用60MHz的频率及60W的电力功率，并在电极间隔为30mm的状态下成膜。关于样品3，微晶硅膜的生长速度为3.6nm/min，培养时间为0分钟。
在样品1中，可以实现通过重叠施加来提高生长速度。虽然培养时间为0.8分钟，但是可以说是微晶硅膜的生长速度最高的条件。
在样品2中，与比较例1至3相比可以减少培养时间。再者，在样品3中，可以实现通过重叠施加高频电力来消除培养时间，而且通过消除培养时间来实现膜质量的均匀性。在样品3中，由于消除培养时间，所以样品3的生长速度可以说是成膜速度。尤其是在对每个衬底分别进行成膜处理的单片式成膜工艺中，根据每个衬底而产生对应于培养时间的等待时间，这会导致整个半导体装置制造步骤中的产率降低。因此，消除培养时间是在大量生产上有用的。
由此可见，样品2的成膜条件符合用来提高在成膜初期中形成的半导体区域的品质及均匀性的微晶半导体膜的成膜条件。例如，通过采用样品2的成膜条件作为第一成膜条件，并采用样品1的成膜条件作为第二成膜条件，可以在成膜速度低而品质高的第一成膜条件下形成栅极绝缘膜界面附近的膜的下部，然后在成膜速度高的第二成膜条件下堆积膜的上部。在此情况下，在采用第二成膜条件前的第一成膜条件下已形成包含作为晶核的晶粒的膜，因而几乎不产生第二成膜条件的培养时间，从而可以高效地形成微晶半导体膜。
当然，通过采用样品2的成膜条件作为第一成膜条件，并采用比较例2的成膜条件作为第二成膜条件来形成微晶硅膜也是有用的。就是说，在成膜初期中通过重叠施加两个高频电力来成膜，然后在停止引入一方高频电力的成膜条件下继续形成微晶半导体膜。
将上述实验结果示出于图39。在通过重叠施加而成膜的样品1至3中，微晶硅膜的厚度的面内分布被抑制为±小于3％，呈现良好的膜厚度均匀性。
本说明书根据2007年8月17日在日本专利局受理的日本专利申请编号2007-213102而制作，所述申请内容包括在本说明书中。
Claims (21)
1.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成绝缘膜；
将所述衬底引入到真空室内；
将材料气体引入到所述真空室内；
在所述真空室中，在第一成膜条件下形成微晶半导体膜的下部
分，该第一成膜条件如下：通过将具有波长10m以上的频率的第一高频电力和具有小于波长10m的频率的第二高频电力重叠施加到产生辉光放电等离子体的电极，产生辉光放电等离子体；
在衬底温度、电力、频率、材料气体流量、以及真空度中的至少一种与所述第一成膜条件不相同的第二成膜条件下，堆积所述微晶半导体膜的上部分；以及
在所述微晶半导体膜上形成缓冲层。
2.根据权利要求1所述的半导体装置的制造方法，其中所述缓冲层是非晶半导体膜，在与所述真空室不相同的真空室中形成，并在衬底温度为300℃以上且低于400℃的成膜条件下形成。
3.根据权利要求1所述的半导体装置的制造方法，其中在所述缓冲层上形成包含n型杂质元素的半导体膜；在所述包含n型杂质元素的半导体膜上形成源电极及漏电极；通过蚀刻所述包含n型杂质元素的半导体膜，形成源区及漏区；以及以使与所述源区及漏区重叠的区域残留的方式蚀刻并去除所述缓冲层的一部分。
4.根据权利要求1所述的半导体装置的制造方法，其中使所述第二高频电源进行脉冲振荡。
5.根据权利要求1所述的半导体装置的制造方法，其中用来形成所述微晶半导体膜的所述材料气体包含硅烷气体、氢气体、以及三甲基硼气体。
6.根据权利要求1所述的半导体装置的制造方法，其中所述第一成膜条件的衬底温度为100℃以上且低于300℃。
7.根据权利要求1所述的半导体装置的制造方法，其中所述绝缘膜通过在所述真空室中将所述具有波长10m以上的频率的第一高频电力和所述具有小于波长10m的频率的第二高频电力重叠施加到产生辉光放电等离子体的电极来产生辉光放电等离子体而形成。
8.根据权利要求1所述的半导体装置的制造方法，其中所述绝缘膜通过在所述真空室中将3MHz至30MHz的第一高频电力和30MHz至300MHz的第二高频电力重叠施加到产生辉光放电等离子体的电极来产生辉光放电等离子体而形成。
9.一种半导体装置的制造方法，包括如下步骤：
在具有绝缘表面的衬底上形成栅电极；
在所述栅电极上形成绝缘膜；
将所述衬底引入到真空室内；
将材料气体引入到所述真空室内；
在所述真空室中，在第一成膜条件下形成微晶半导体膜的下部
分，该第一成膜条件如下：通过将3MHz至30MHz的第一高频电力和30MHz至300MHz的第二高频电力重叠施加到产生辉光放电等离子体的电极，产生辉光放电等离子体；
在衬底温度、电力、频率、材料气体流量、以及真空度中的至少一种与所述第一成膜条件不相同的第二成膜条件下，堆积所述微晶半导体膜的上部分；以及
在所述微晶半导体膜上形成缓冲层。
10.根据权利要求9所述的半导体装置的制造方法，其中所述缓冲层是非晶半导体膜，在与所述真空室不相同的真空室中形成，并在衬底温度为300℃以上且低于400℃的成膜条件下形成。
11.根据权利要求9所述的半导体装置的制造方法，其中在将所述衬底引入到所述真空室之前，通过真空排气将所述真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度，然后引入材料气体来在所述真空室内壁上成膜。
12.根据权利要求9所述的半导体装置的制造方法，其中在将所述衬底引入到所述真空室之前，通过真空排气将所述真空室内的气氛设定为超过1×10-8Pa且1×10-5Pa以下的真空度，然后引入氢气体或稀有气体来产生等离子体。
13.根据权利要求9所述的半导体装置的制造方法，其中在将所述衬底引入到所述真空室之后，引入氢气体或稀有气体来产生等离子体。
14.根据权利要求9所述的半导体装置的制造方法，其中在所述缓冲层上形成包含n型杂质元素的半导体膜；在所述包含n型杂质元素的半导体膜上形成源电极及漏电极；通过蚀刻所述包含n型杂质元素的半导体膜，形成源区及漏区；以及以使与所述源区及漏区重叠的区域残留的方式蚀刻并去除所述缓冲层的一部分。
15.根据权利要求9所述的半导体装置的制造方法，其中使所述第二高频电源进行脉冲振荡。
16.根据权利要求9所述的半导体装置的制造方法，其中用来形成所述微晶半导体膜的所述材料气体包含硅烷气体、氢气体、以及三甲基硼气体。
17.根据权利要求9所述的半导体装置的制造方法，其中所述第一成膜条件的衬底温度为100℃以上且低于300℃。
18.根据权利要求9所述的半导体装置的制造方法，其中所述绝缘膜通过在所述真空室中将具有波长10m以上的频率的第一高频电力和具有小于波长10m的频率的第二高频电力重叠施加到产生辉光放电等离子体的电极来产生辉光放电等离子体而形成。
19.根据权利要求9所述的半导体装置的制造方法，其中所述绝缘膜通过在所述真空室中将所述3MHz至30MHz的第一高频电力和所述30MHz至300MHz的第二高频电力重叠施加到产生辉光放电等离子体的电极来产生辉光放电等离子体而形成。
20.根据权利要求9所述的半导体装置的制造方法，
其中，所述第一成膜条件如下：重叠施加所述第一高频电力、以及大于所述第一高频电力的所述第二高频电力，
并且，所述第二成膜条件如下：重叠施加大于所述第一高频电力的第三高频电力、以及小于所述第三高频电力的第四高频电力，
并且，所述第三高频电力的频率与所述第一高频电力相同，
并且，所述第四高频电力的频率与所述第二高频电力相同。
21.根据权利要求9所述的半导体装置的制造方法，
其中，所述第一成膜条件如下：重叠施加所述第一高频电力、以及所述第二高频电力，
并且，所述第二成膜条件如下：施加具有与所述第一高频电力相同的频率的第三高频电力，而不重叠施加。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007213102 | 2007-08-17 | ||
| JP2007213102 | 2007-08-17 | ||
| JP2007-213102 | 2007-08-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101369540A true CN101369540A (zh) | 2009-02-18 |
| CN101369540B CN101369540B (zh) | 2012-07-04 |
Family
ID=40363290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102104921A Expired - Fee Related CN101369540B (zh) | 2007-08-17 | 2008-08-14 | 半导体装置的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7833845B2 (zh) |
| JP (1) | JP5331407B2 (zh) |
| KR (1) | KR101518792B1 (zh) |
| CN (1) | CN101369540B (zh) |
| TW (1) | TWI447915B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104532192A (zh) * | 2014-12-19 | 2015-04-22 | 深圳市华星光电技术有限公司 | 蒸镀装置 |
| CN110730983A (zh) * | 2017-06-07 | 2020-01-24 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置 |
| CN112335017A (zh) * | 2018-11-16 | 2021-02-05 | 玛特森技术公司 | 腔室上光以通过减少化学成分改善刻蚀均匀性 |
| CN113394235A (zh) * | 2021-05-20 | 2021-09-14 | 北海惠科光电技术有限公司 | 阵列基板及阵列基板的制造方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825488B2 (en) * | 2000-01-26 | 2004-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| WO2009011084A1 (ja) * | 2007-07-17 | 2009-01-22 | Sharp Kabushiki Kaisha | 薄膜トランジスタを備えた半導体装置およびその製造方法 |
| JP5331407B2 (ja) * | 2007-08-17 | 2013-10-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8247315B2 (en) * | 2008-03-17 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing apparatus and method for manufacturing semiconductor device |
| US7989325B2 (en) * | 2009-01-13 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor |
| KR101944656B1 (ko) * | 2009-06-30 | 2019-04-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제조 방법 |
| WO2011002046A1 (en) | 2009-06-30 | 2011-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5642447B2 (ja) * | 2009-08-07 | 2014-12-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI559501B (zh) * | 2009-08-07 | 2016-11-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
| EP2284891B1 (en) | 2009-08-07 | 2019-07-24 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
| KR101851926B1 (ko) | 2009-09-04 | 2018-04-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 제작하기 위한 방법 |
| KR101809759B1 (ko) | 2009-09-24 | 2018-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자 및 그 제조 방법 |
| KR20120084751A (ko) | 2009-10-05 | 2012-07-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| KR20120102653A (ko) | 2009-10-30 | 2012-09-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
| JP5508889B2 (ja) * | 2010-02-16 | 2014-06-04 | 日本放送協会 | 薄膜蛍光体、ディスプレイ、ブラウン管および薄膜蛍光体の製造方法 |
| US8383434B2 (en) * | 2010-02-22 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| WO2011142443A1 (en) | 2010-05-14 | 2011-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
| JP5785770B2 (ja) | 2010-05-14 | 2015-09-30 | 株式会社半導体エネルギー研究所 | 微結晶半導体膜の作製方法、及び半導体装置の作製方法 |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9170424B2 (en) * | 2010-07-30 | 2015-10-27 | Sony Corporation | Illumination unit and display |
| CN102386072B (zh) | 2010-08-25 | 2016-05-04 | 株式会社半导体能源研究所 | 微晶半导体膜的制造方法及半导体装置的制造方法 |
| US8338240B2 (en) * | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| JP2012089708A (ja) | 2010-10-20 | 2012-05-10 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜の作製方法、半導体装置の作製方法 |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| KR101770969B1 (ko) * | 2011-01-21 | 2017-08-25 | 삼성디스플레이 주식회사 | 터치 센싱 기판 및 이의 제조 방법 |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
| JP2013051370A (ja) * | 2011-08-31 | 2013-03-14 | Tokyo Electron Ltd | 成膜方法及び記憶媒体 |
| US9111891B2 (en) * | 2012-02-06 | 2015-08-18 | Joled Inc. | EL display apparatus and manufacturing method thereof |
| JP5963564B2 (ja) | 2012-06-20 | 2016-08-03 | スタンレー電気株式会社 | 液晶表示装置 |
| JP2014107447A (ja) * | 2012-11-28 | 2014-06-09 | Nitto Denko Corp | 封止シート、光半導体装置およびその製造方法 |
| KR20140090019A (ko) * | 2013-01-08 | 2014-07-16 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP6219227B2 (ja) * | 2014-05-12 | 2017-10-25 | 東京エレクトロン株式会社 | ヒータ給電機構及びステージの温度制御方法 |
| JP6219229B2 (ja) * | 2014-05-19 | 2017-10-25 | 東京エレクトロン株式会社 | ヒータ給電機構 |
| US20160155803A1 (en) * | 2014-11-28 | 2016-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device |
| KR102546189B1 (ko) * | 2015-04-13 | 2023-06-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP7210258B2 (ja) | 2018-12-10 | 2023-01-23 | Ａｇｃコーテック株式会社 | 塗料、タービンが有するブレード、航空機の翼 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4265991A (en) * | 1977-12-22 | 1981-05-05 | Canon Kabushiki Kaisha | Electrophotographic photosensitive member and process for production thereof |
| US4605941A (en) * | 1978-03-08 | 1986-08-12 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors |
| JPS56122123A (en) * | 1980-03-03 | 1981-09-25 | Shunpei Yamazaki | Semiamorphous semiconductor |
| US5091334A (en) | 1980-03-03 | 1992-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2726414B2 (ja) * | 1987-03-04 | 1998-03-11 | 株式会社東芝 | ケイ素系薄膜の製造方法 |
| JPH06326026A (ja) | 1993-04-13 | 1994-11-25 | Applied Materials Inc | 半導体装置の薄膜形成方法 |
| US5571571A (en) | 1993-06-16 | 1996-11-05 | Applied Materials, Inc. | Method of forming a thin film for a semiconductor device |
| JPH0794749A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP3376051B2 (ja) * | 1993-12-03 | 2003-02-10 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| KR100241817B1 (ko) * | 1993-12-27 | 2000-02-01 | 니시무로 타이죠 | 박막형성법 |
| JPH07254592A (ja) | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0888397A (ja) * | 1994-09-16 | 1996-04-02 | Casio Comput Co Ltd | 光電変換素子 |
| TW303526B (zh) * | 1994-12-27 | 1997-04-21 | Matsushita Electric Ind Co Ltd | |
| JPH09232235A (ja) * | 1995-02-24 | 1997-09-05 | Mitsui Toatsu Chem Inc | 光電変換素子 |
| JP3897582B2 (ja) * | 2000-12-12 | 2007-03-28 | キヤノン株式会社 | 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置 |
| JP5331407B2 (ja) * | 2007-08-17 | 2013-10-30 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2008
- 2008-08-07 JP JP2008204717A patent/JP5331407B2/ja not_active Expired - Fee Related
- 2008-08-12 US US12/222,547 patent/US7833845B2/en not_active Expired - Fee Related
- 2008-08-12 TW TW097130670A patent/TWI447915B/zh not_active IP Right Cessation
- 2008-08-14 KR KR1020080080030A patent/KR101518792B1/ko not_active IP Right Cessation
- 2008-08-14 CN CN2008102104921A patent/CN101369540B/zh not_active Expired - Fee Related
-
2010
- 2010-11-12 US US12/944,841 patent/US8263421B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104532192A (zh) * | 2014-12-19 | 2015-04-22 | 深圳市华星光电技术有限公司 | 蒸镀装置 |
| CN110730983A (zh) * | 2017-06-07 | 2020-01-24 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置 |
| CN110730983B (zh) * | 2017-06-07 | 2021-11-23 | 夏普株式会社 | 显示设备、显示设备的制造方法、显示设备的制造装置 |
| CN112335017A (zh) * | 2018-11-16 | 2021-02-05 | 玛特森技术公司 | 腔室上光以通过减少化学成分改善刻蚀均匀性 |
| CN113394235A (zh) * | 2021-05-20 | 2021-09-14 | 北海惠科光电技术有限公司 | 阵列基板及阵列基板的制造方法 |
| CN113394235B (zh) * | 2021-05-20 | 2022-10-21 | 北海惠科光电技术有限公司 | 阵列基板及阵列基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200917493A (en) | 2009-04-16 |
| KR101518792B1 (ko) | 2015-05-12 |
| JP5331407B2 (ja) | 2013-10-30 |
| US8263421B2 (en) | 2012-09-11 |
| US20110059562A1 (en) | 2011-03-10 |
| JP2009071291A (ja) | 2009-04-02 |
| CN101369540B (zh) | 2012-07-04 |
| US7833845B2 (en) | 2010-11-16 |
| US20090047761A1 (en) | 2009-02-19 |
| TWI447915B (zh) | 2014-08-01 |
| KR20090018587A (ko) | 2009-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101369540B (zh) | 半导体装置的制造方法 | |
| CN101369541B (zh) | 半导体器件的制造方法 | |
| CN101425544B (zh) | 薄膜晶体管以及包括薄膜晶体管的显示装置 | |
| CN101339960B (zh) | 发光装置 | |
| CN101369539B (zh) | 显示装置的制造方法 | |
| CN101404294B (zh) | 薄膜晶体管、及具有其的显示装置、和其制造方法 | |
| CN101527320B (zh) | 半导体装置 | |
| CN101339905B (zh) | 半导体装置的制造方法 | |
| CN101447412A (zh) | 半导体装置的制造方法 | |
| CN102707529B (zh) | 显示装置及电子设备 | |
| CN101404295B (zh) | 薄膜晶体管、及具有其的显示装置、和其制造方法 | |
| US7910929B2 (en) | Semiconductor device | |
| CN101350331A (zh) | 显示装置的制造方法 | |
| CN101369587A (zh) | 显示装置 | |
| CN102790075A (zh) | 显示装置以及显示装置的制造方法 | |
| KR20090009716A (ko) | 발광 장치 | |
| CN101872097A (zh) | 液晶显示装置 | |
| CN101452961A (zh) | 薄膜晶体管、显示装置以及这些的制造方法 | |
| JP5496500B2 (ja) | 半導体装置の作製方法 | |
| KR20090012075A (ko) | 반도체 장치의 제작방법 | |
| JP2009127981A (ja) | クリーンルーム、成膜方法、および半導体装置の作製方法 | |
| KR20090104730A (ko) | 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120704 Termination date: 20190814 |