CN113394235A - 阵列基板及阵列基板的制造方法 - Google Patents
阵列基板及阵列基板的制造方法 Download PDFInfo
- Publication number
- CN113394235A CN113394235A CN202110555232.3A CN202110555232A CN113394235A CN 113394235 A CN113394235 A CN 113394235A CN 202110555232 A CN202110555232 A CN 202110555232A CN 113394235 A CN113394235 A CN 113394235A
- Authority
- CN
- China
- Prior art keywords
- deposition
- insulating layer
- flow rate
- layer
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 190
- 230000008021 deposition Effects 0.000 claims abstract description 182
- 239000002184 metal Substances 0.000 claims abstract description 100
- 229910052751 metal Inorganic materials 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910001431 copper ion Inorganic materials 0.000 claims abstract description 36
- -1 silicon nitride compound Chemical class 0.000 claims abstract description 33
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 239000001257 hydrogen Substances 0.000 claims abstract description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052802 copper Inorganic materials 0.000 claims abstract description 18
- 239000010949 copper Substances 0.000 claims abstract description 18
- 239000007789 gas Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 28
- 239000012495 reaction gas Substances 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 4
- 239000002516 radical scavenger Substances 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000007781 pre-processing Methods 0.000 claims description 2
- 239000000376 reactant Substances 0.000 claims 1
- 241001674283 Chroogomphus rutilus Species 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- CMPNPRUFRJFQIB-UHFFFAOYSA-N [N].[Cu] Chemical compound [N].[Cu] CMPNPRUFRJFQIB-UHFFFAOYSA-N 0.000 description 13
- 229910017464 nitrogen compound Inorganic materials 0.000 description 11
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 8
- 239000005751 Copper oxide Substances 0.000 description 8
- 229910000431 copper oxide Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 6
- 239000000047 product Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 239000003638 chemical reducing agent Substances 0.000 description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- QYKABQMBXCBINA-UHFFFAOYSA-N 4-(oxan-2-yloxy)benzaldehyde Chemical compound C1=CC(C=O)=CC=C1OC1OCCCC1 QYKABQMBXCBINA-UHFFFAOYSA-N 0.000 description 2
- LYVWMIHLNQLWAC-UHFFFAOYSA-N [Cl].[Cu] Chemical class [Cl].[Cu] LYVWMIHLNQLWAC-UHFFFAOYSA-N 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910016547 CuNx Inorganic materials 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及显示面板制造技术，公开了阵列基板及阵列基板的制造方法，该阵列基板的制造方法包括：在基板上形成含有铜的第一金属层走线；采用氢气对第一金属层走线进行预处理；在预处理后的第一金属层走线表面以第一沉积速率沉积由氮硅化合物形成的第一绝缘层；在第一绝缘层表面以第二沉积速率沉积由氮硅化合物形成的第二绝缘层。该阵列基板包括：在基板表面依次层叠的第一金属层走线、第一绝缘层、第二绝缘层、半导体层和第二金属层走线。本申请公开的阵列基板及阵列基板的制造方法，可避免铜离子扩散，电性好，可减少铜尖刺的产生，减少静电释放的发生。
Description
技术领域
本申请涉及显示面板制造技术领域，特别涉及阵列基板及阵列基板的制造方法。
背景技术
阵列基板是显示面板中的重要部件。阵列基板中，包括依次设置的第一金属层(M1)和绝缘层，第一金属层上具有第一金属层走线。随着显示面板技术的发展，铜作为导电材料，可提高显示面板的分辨率和亮度，显示效果好，且线负载率低。现有的阵列基板的制造方法中，绝缘层为氮硅化合物(SiNx)，第一金属层走线为铜，制造时，常在第一金属层走线表面直接形成绝缘层，现有的阵列基板的制造方法，铜离子易扩散进入绝缘层，影响阵列基板的电性，且第一金属从走线和绝缘层易形成铜尖刺(hillock)，造成静电释放(ESD)高发。
上述内容仅用于辅助理解本申请的技术方案，并不代表承认上述内容是现有技术。
发明内容
本申请的主要目的是提供阵列基板及阵列基板的制造方法，旨在解决现有技术中铜易扩散进入绝缘层影响电性及易形成铜尖刺的技术问题。
为实现上述目的，本申请提出的阵列基板的制造方法，该阵列基板的制造方法包括步骤：
在基板上形成含有铜的第一金属层走线；
采用氢气对第一金属层走线进行预处理，以将第一金属层走线上的铜离子还原；
以第一流速向预处理后的第一金属层走线表面供入沉积气体，并提供第一沉积能量，以使在预处理后的第一金属层走线表面以第一沉积速率沉积氮硅化合物，以形成第一绝缘层；
以及，以第二流速向形成的第一绝缘层的表面供入沉积气体，并提供第二沉积能量，以使在第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层；
其中，第二流速大于第一流速，第二沉积能量大于第一沉积能量，第二沉积速率大于第一沉积速率。
可选地，以第二流速向形成的第一绝缘层的表面供入沉积气体，并提供第二沉积能量，以使在第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层的步骤中，包括步骤：
以第一段流速向形成的第一绝缘层的表面供入沉积气体，并提供第一段沉积能量，以使在第一绝缘层的表面以第一段沉积速率沉积氮硅化合物，以形成第一层绝缘结构；
以第二段流速向形成的第一层绝缘结构的表面供入沉积气体，并提供第二段沉积能量，以使在第一层绝缘结构的表面以第二段沉积速率沉积氮硅化合物，以形成第二层绝缘结构；
其中，第一段流速大于第一流速，第二段流速大于第一段流速，第一段沉积能量大于第一沉积能量，第二段沉积能量大于第一段沉积能量，第一段沉积速率大于第一沉积速率，第二段沉积速率大于第一段沉积速率，第二绝缘层包括第一层绝缘结构和第二层绝缘结构。
可选地，以第二流速向形成的第一绝缘层的表面供入沉积气体，并提供第二沉积能量，以使在第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层的步骤中，包括步骤：
形成第一绝缘层后，将供入沉积气体的流速由第一流速转换为第二流速，并以第二流速向形成的第一绝缘层的表面供入沉积气体；
由第一流速装换为第二流速且维持一预设时间后，将提供的第一沉积能量转换为第二沉积能量，以使在第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层。
可选地，第二流速、第二沉积能量和第二沉积速率保持不变。
可选地，第二绝缘层的厚度大于第一绝缘层的厚度。
可选地，该阵列基板的制造方法还包括步骤：
在形成的第二绝缘层的表面沉积由无定性硅形成的半导体层；
在形成的半导体层的表面形成含有铜的第二金属层走线；
采用无氯反应气对形成第二金属层走线后的半导体层进行刻蚀。
可选地，采用无氯反应气对形成第二金属层走线后的半导体层进行刻蚀的步骤中，包括步骤：
在形成的第二金属层走线表面沉积光刻胶，以对光刻胶朝向半导体层方向的垂直投影区域进行遮盖；
采用无氯反应气对半导体层上未被光刻胶遮盖的区域进行刻蚀；
采用无氯反应气对半导体层上未被光刻胶遮盖的区域进行刻蚀的步骤完成后，采用清除剂去除第二金属层走线表面沉积的光刻胶。
可选地，采用无氯反应气对形成第二金属层走线后的半导体层进行刻蚀的步骤之前，还包括步骤：
采用氢气对形成的第二金属层走线进行预处理，以将第二金属层走线上的铜离子还原。
可选地，无氯反应气为氢气与无氯刻蚀气的混合气。
本申请提出的阵列基板，该阵列基板包括：基板、第一金属层走线、第一绝缘层、第二绝缘层、半导体层和第二金属层走线；第一金属层走线由含铜材质制成，形成于基板的表面；第一绝缘层沉积于第一金属层走线的表面；第二绝缘层沉积于第一绝缘层的表面；半导体层沉积于第二绝缘层的表面；第二金属层走线形成于半导体层的表面。
第一金属层走线形成后，其内的铜易被氧化形成氧化铜等产物，进而产生铜离子。在本申请技术方案中，在第一金属层走线表面沉积由氮硅化合物形成的绝缘层之前，采用氢气对第一金属层走线进行预处理，还原第一金属层走线上的铜离子，可防止铜离子扩散到氮硅化合物形成的绝缘层中，避免影响阵列基板的电性；使用氢气作为还原剂，氢气与氧化铜反应后，还原产物为水，不会产生其他的化合物，对形成的阵列基板不会造成影响；另外，将铜离子还原后，也可避免铜晶胞与绝缘层交接处氮原子渗入而形成铜氮化合物，避免铜氮化合物经过高温制程后铜原子扩散聚集到晶胞界面而产生压应力作用，进而将表面形成的铜氮化合物顶出，导致形成铜尖刺的问题，因此，可避免形成的铜尖刺造成的静电释放高发的问题；另外，在形成的第一金属层走线表面先以低流速、低能量进行低速沉积，减小了反应的活性，在铜离子还原不彻底或者未对铜离子进行还原时，减少未被还原的铜离子在第一绝缘层内生成铜氮化合物，以及减少铜尖刺的生成；在第一绝缘层形成后，再在第一绝缘层表面以较高流速、较高能量进行沉积，铜离子不会扩散进入形成的第二绝缘层内，同时，可提高生产效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本申请提出的阵列基板的制造方法的实施例的步骤流程图；
图2为本申请提出的阵列基板的制造方法的实施例中，在基板上形成第一金属层走线后的示意图；
图3为本申请提出的阵列基板的制造方法的实施例中，采用氢气对第一金属层走线进行预处理时的示意图；
图4为本申请提出的阵列基板的制造方法的实施例中，第一金属层走线表面依次形成第一绝缘层和第二绝缘层后的示意图；
图5为本申请提出的阵列基板的制造方法的实施例中，对形成的第二金属层走线后的半导体层进行刻蚀时的示意图；
图6为本申请提出的阵列基板的制造方法的实施例中，采用清除剂去除第二金属层走线表面的光刻胶后的示意图；
附图标号说明：
本申请目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明，本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本申请中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
另外，若本申请实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
本申请提出的阵列基板及阵列基板的制造方法，可避免铜离子扩散，电性好，可减少铜尖刺的产生，减少静电释放的发生。
如图1所示，在本申请提出的阵列基板的制造方法的实施例中，该阵列基板的制造方法包括步骤：
如图2所示，在基板100上形成含有铜的第一金属层走线200；
如图3所示，采用氢气对第一金属层走线200进行预处理，以将第一金属层走线200上的铜离子还原；
如图4所示，以第一流速向预处理后的第一金属层走线200表面供入沉积气体，并提供第一沉积能量，以使在预处理后的第一金属层走线200表面以第一沉积速率沉积氮硅化合物，以形成第一绝缘层300；
以及，以第二流速向形成的第一绝缘层300的表面供入沉积气体，并提供第二沉积能量，以使在第一绝缘层300的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层400；
其中，第二流速大于第一流速，第二沉积能量大于第一沉积能量，第二沉积速率大于第一沉积速率。
上述第一金属层走线200可为第一金属层内薄膜晶体管外的公共电极走线、薄膜晶体管内的栅极线或者其他走线。
氢气可采用氢气等离子体。
沉积气体包括四氢化硅、氨气和氮气，在改变供入的沉积气体的流速时，组成沉积气体的各个气体按照预设的配比等比例调整。
对于四氢化硅，低流速为大于等于2300sccm，且小于5500sccm；中流速为大于等于5500sccm，且小于7000sccm；高流速为大于等于7000sccm。
对于氨气，低流速为大于等于15600sccm，且小于20000sccm；中流速为大于等于20000sccm，且小于26500sccm；高流速为大于等于26500sccm。
对于氮气，低流速为大于等于60000sccm，且小于65000sccm；中流速为大于等于65000ccm，且小于67000sccm；高流速为大于等于67000sccm。
第一流速为低流速，第二流速可为中流速或高流速，第二流速也可包括中流速和高流速。
对于氮硅化合物的沉积，低速沉积速率为大于0埃/秒，且小于等于13埃/秒；中速沉积速率为大于13埃/秒，且小于等于25埃/秒；高速沉积速率为大于25埃/秒。
第一沉积速率为低速沉积速率，第二沉积速率可为中速沉积速率或者高速沉积速率；第二沉积速率也可包括中速沉积速率和高速沉积速度。
第二沉积速率与第二流速对应。第二流速为中流速时，第二沉积速率为中速沉积速率；第二流速为高流速时，第二沉积速率为高速沉积速率；第二流速包括中流速和高流速时，第二沉积速率包括中速沉积速率和高速沉积速度。
第一金属层走线200形成后，其内的铜易被氧化形成氧化铜等产物，进而产生铜离子，若在具有铜离子的第一金属层走线200上直接沉积氮硅化合物形成的绝缘层，铜离子易扩散进入绝缘层内，影响最终形成的阵列基板的电性。
另外，在绝缘层和第一金属走线的交接处，氮原子易渗入铜晶胞，与铜离子形成铜氮化合物，铜氮化合物不稳定，易分解，经过高温制程后，分解形成的铜原子扩散，积聚到绝缘层和第一金属走线交接处的晶胞截面，产生压应力作用，会将其表面形成的铜氮化合物顶出，形成铜尖刺，造成阵列基板静电释放高发。
而若采用氨气等含氮的还原剂对铜离子进行还原时，易生成铜氮化合物(CuNx)，一方面，铜氮化合物易形成铜尖刺；另一方面铜氮化合物为半导体材料，也会影响绝缘层的电性。
在上述实施例中，在第一金属层走线200表面沉积由氮硅化合物形成的绝缘层之前，采用氢气对第一金属层走线200进行预处理，还原第一金属层走线200上的铜离子，可防止铜离子扩散到氮硅化合物形成的绝缘层中，避免影响阵列基板的电性；使用氢气作为还原剂，氢气与氧化铜反应后，还原产物为水，不会产生其他的化合物，对形成的阵列基板不会造成影响；另外，将铜离子还原后，也可避免铜晶胞与绝缘层交接处氮原子渗入而形成铜氮化合物，避免铜氮化合物经过高温制程后铜原子扩散聚集到晶胞界面而产生压应力作用，进而将表面形成的铜氮化合物顶出，导致形成铜尖刺的问题，因此，可避免形成的铜尖刺造成的静电释放高发的问题；另外，在形成的第一金属层走线200表面先以低流速、低能量进行低速沉积，减小了反应的活性，在铜离子还原不彻底或者未对铜离子进行还原时，可减少未被还原的铜离子在第一绝缘层300内生成铜氮化合物，以及减少铜尖刺的生成；在第一绝缘层300形成后，再在第一绝缘层300表面以较高流速、较高能量进行沉积，铜离子不会扩散进入形成的第二绝缘层400内，同时，可提高生产效率。
作为上述实施例的进一步方案，在以第二流速向形成的第一绝缘层300的表面供入沉积气体，并提供第二沉积能量，以使在第一绝缘层300的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层400的步骤中，包括步骤：
形成第一绝缘层300后，将供入沉积气体的流速由第一流速转换为第二流速，并以第二流速向形成的第一绝缘层300的表面供入沉积气体；
由第一流速转换为第二流速且维持一预设时间后，待第一绝缘层300的表面供入的沉积气体的流速稳定为第二流速后，将提供的第一沉积能量转换为第二沉积能量，以使在第一绝缘层300的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层400。
在上述实施例的进一步方案中，形成第一绝缘层300之后，先将沉积气体的流速调至第二流速，并维持一预设时间，待第一绝缘层300的表面供入的沉积气体的流速稳定为第二流速后，经过一段时间待第一绝缘层300表面的沉积气体的流速稳定后，再转换提供的沉积能量，形成的第二绝缘层400稳定。
作为上述实施例的一个进一步方案，在以第二流速向形成的第一绝缘层300的表面供入沉积气体，并提供第二沉积能量，以使在第一绝缘层300的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层400的步骤中，包括步骤：
以第一段流速向形成的第一绝缘层300的表面供入沉积气体，并提供第一段沉积能量，以使在第一绝缘层300的表面以第一段沉积速率沉积氮硅化合物，以形成第一层绝缘结构；
以第二段流速向形成的第一层绝缘结构的表面供入沉积气体，并提供第二段沉积能量，以使在第一层绝缘结构的表面以第二段沉积速率沉积氮硅化合物，以形成第二层绝缘结构；
其中，第一段流速大于第一流速，第二段流速大于第一段流速，第一段沉积能量大于第一沉积能量，第二段沉积能量大于第一段沉积能量，第一段沉积速率大于第一沉积速率，第二段沉积速率大于第一段沉积速率，第二绝缘层400包括第一层绝缘结构和第二层绝缘结构。
第二流速包括中流速和高流速，第二沉积速率包括中速沉积速率和高速沉积速率；第一段流速为中流速，第二段流速为高流速，第一段沉积速率为中速沉积速率，第二段沉积速率为高速沉积速率。
具体而言，形成第一绝缘层300后，将供入沉积气体的流速由第一流速转换为第一段流速，并以第一段流速向形成的第一绝缘层300的表面供入沉积气体；
维持以第一段流速供入沉积气体一预设时间，待第一绝缘层300的表面供入的沉积气体的流速稳定为第一段流速后，将提供的第一沉积能量转换为第一段沉积能量，以使在第一绝缘层300的表面以第一段沉积速率沉积氮硅化合物，以形成第一层绝缘结构；
形成第一层绝缘结构之后，将供入沉积气体的流速由第一段流速转换为第二段流速，并以第二段流速向形成的第一层绝缘结构的表面供入沉积气体；
在第一段流速转化为第二段流速的同时，将提供的第一段沉积能量转换为第二段沉积能量，或者维持以第二流速供入沉积气体一段时间，以待第一层绝缘结构的表面供入的沉积气体的流速稳定为第二段流速后，再将提供的第一段沉积能量转换为第二段沉积能量，以使在第一层绝缘结构的表面以第二段沉积速率沉积氮硅化合物，以形成第二层绝缘结构。
在上述实施例的进一步方案中，在形成第二绝缘层400的过程中，采用中流速沉积第一段时间后，转化为高流速进行沉积，可弥补前序步骤中低速沉积和中速沉积造成的效率损失，可提高整体效率。
作为上述实施例的另一个进一步方案，在以第二流速向形成的第一绝缘层300的表面供入沉积气体，并提供第二沉积能量，以使在第一绝缘层300的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层400的步骤中，第二流速、第二沉积能量和第二沉积速率保持不变。
此时，第二流速可为中流速，第二沉积速率可为中速沉积速率。
在上述实施例的进一步方案中，第一流速、第一沉积能量和第一沉积速率分别转换为第二流速、第二沉积能量和第二沉积速率后，保持不变，后续无须进行调整，操作更加方便。
作为上述实施例的进一步方案，第二绝缘层400的厚度大于第一绝缘层300的厚度。
在上述实施例的进一步方案中，形成较薄的第一绝缘层300，即可阻挡铜离子进入第二绝缘层400，避免阵列基板厚度过度增加，第二绝缘层400厚度较厚，可保证绝缘效果。
作为上述实施例的进一步方案，该阵列基板的制造方法还包括步骤：
在形成的第二绝缘层400的表面沉积由无定性硅形成的半导体层500；
在形成的半导体层500的表面形成含有铜的第二金属层走线600；
采用无氯反应气对形成第二金属层走线600后的半导体层500进行刻蚀。
第二金属层走线600可为第二金属层内薄膜晶体管外的走线或者薄膜晶体管内的源/漏极、薄膜晶体管外的数据线或者其他走线。
采用无氯反应气对形成第二金属层走线600后的半导体层500进行刻蚀的步骤中，可为对半导体层500的背沟道区域进行刻蚀。
无氯反应气为不含有氯的反应气，无氯反应气可为含有六氟化硫或者三氟化氮的气体，采用含有三氟化氮的气体时，刻蚀效率高。
若采用含氯的反应气对形成第二金属层走线600后的半导体进行刻蚀，会产生氯化铜或者其他铜氯化合物等副产物，产生的副产物进入半导体层500内，同样会影响半导体层500的电性，造成阵列基板稳定性差。
在上述实施例的进一步方案中，采用无氯反应气对形成第二金属层走线600后的半导体层500进行刻蚀，不会产生氯化铜或者其他铜氯化合物等副产物，不易发生铜离子的扩散。
作为上述实施例的进一步方案，采用无氯反应气对形成第二金属层走线600后的半导体层500进行刻蚀的步骤中，包括步骤：
在形成的第二金属层走线600表面沉积光刻胶700，以对光刻胶700朝向半导体层500方向的垂直投影区域进行遮盖；
如图5所述，采用无氯反应气对半导体层500上未被光刻胶700遮盖的区域进行刻蚀；
如图6所示，采用无氯反应气对半导体层500上未被光刻胶700遮盖的区域进行刻蚀的步骤完成后，采用清除剂去除第二金属层走线600表面沉积的光刻胶700。
若采用含氯的反应气对形成第二金属层走线600后的半导体进行刻蚀，含氯的反应气易与清除剂形成导电复合物，如(CuCl(mBTA))n，导电复合物扩散进入半导体层500，会造成半导体层500缺陷。
在上述实施例的进一步方案中，去除光刻胶700的清除剂不会生产导电复合物，可保证半导体层500的性能。
作为上述实施例的进一步方案，采用无氯反应气对形成第二金属层走线600后的半导体层500进行刻蚀的步骤之前，还包括步骤：
采用氢气对形成的第二金属层走线600进行预处理，以将第二金属层走线600上的铜离子还原。
第二金属层走线600处于阵列基板的第二金属层(M2)，在对第二金属层进行刻蚀形成第二金属层走线600后，第二金属层走线600内的铜易被氧化形成氧化铜等产物，进而产生铜离子，铜离子易扩散进入半导体层500，会影响半导体层500的电性，造成阵列基板的稳定性差。
在上述实施例的进一步方案中，在对半导体层500进行刻蚀之前，采用氢气对第二金属层走线600进行预处理，还原第二金属层走线600上的铜离子，可防止铜离子扩散进入半导体层500，影响半导体层500的性能；使用氢气作为还原剂，氢气与氧化铜反应后，还原产物为水，不会产生其他的化合物，对形成的阵列基板不会造成影响。
作为上述实施例的进一步方案，无氯反应气为氢气与无氯刻蚀气的混合气。
无氯刻蚀气为不含有氯的刻蚀气，优选为三氟化氮，组成无氯反应气的氢气与三氟化氮的比值大于等于14，且小于等于20。
在上述实施例的进一步方案中，无氯反应气为氢气与无氯刻蚀气的混合气，在刻蚀的同时，氢气可还原已生成的氧化铜，同时，氢气又可作为保护气体，避免氧化铜再次生成，且可简化制程。
本申请提出的阵列基板的实施例中，该阵列基板采用上述的阵列基板的制造方法制成，形成的该阵列基板包括：基板100、第一金属层走线200、第一绝缘层300、第二绝缘层400、半导体层500和第二金属层走线600；第一金属层走线200形成于基板100的表面；第一绝缘层300沉积于第一金属层走线200的表面；第二绝缘层400沉积于第一绝缘层300的表面；半导体层500沉积于第二绝缘层400的表面；第二金属层走线600形成于半导体层500的表面；其中，第一金属层走线200和第二金属层走线600均由含铜材质制成，第一绝缘层300的厚度小于第二绝缘层400的厚度。
在上述实施例中，在形成的第一金属层走线200表面先以低流速、低能量进行低速沉积第一绝缘层300，减小了反应的活性，在铜离子还原不彻底或者未对铜离子进行还原时，减少未被还原的铜离子在第一绝缘层300内生成铜氮化合物，以及减少铜尖刺的生成；在第一绝缘层300形成后，再在第一绝缘层300表面以较高流速、较高能量进行沉积第二绝缘层400，铜离子不会扩散进入形成的第二绝缘层400内，同时，可提高生产效率。
由于本申请提出的阵列基板显示面板制造方法采用了上述阵列基板制造方法制成的实施例的全部技术特征，因此至少具有上述阵列基板制造方法的实施例的技术方案所带来的所有有益效果，在此不再累述。
以上所述仅为本申请的可选实施例，并非因此限制本申请的专利范围，凡是在本申请的申请构思下，利用本申请说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本申请的专利保护范围内。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，包括步骤：
在基板上形成含有铜的第一金属层走线；
采用氢气对所述第一金属层走线进行预处理；
以第一流速向预处理后的所述第一金属层走线表面供入沉积气体，并提供第一沉积能量，以使在预处理后的所述第一金属层走线表面以第一沉积速率沉积氮硅化合物，以形成第一绝缘层；
以及，以第二流速向形成的所述第一绝缘层的表面供入所述沉积气体，并提供第二沉积能量，以使在所述第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层；
其中，所述第二流速大于所述第一流速，所述第二沉积能量大于所述第一沉积能量，所述第二沉积速率大于所述第一沉积速率。
2.如权利要求1所述的阵列基板的制造方法，其特征在于，所述以第二流速向形成的所述第一绝缘层的表面供入所述沉积气体，并提供第二沉积能量，以使在所述第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层的步骤中，包括步骤：
以第一段流速向形成的所述第一绝缘层的表面供入所述沉积气体，并提供第一段沉积能量，以使在所述第一绝缘层的表面以第一段沉积速率沉积氮硅化合物，以形成第一层绝缘结构；
以第二段流速向形成的所述第一层绝缘结构的表面供入所述沉积气体，并提供第二段沉积能量，以使在所述第一层绝缘结构的表面以第二段沉积速率沉积氮硅化合物，以形成第二层绝缘结构；
其中，所述第一段流速大于所述第一流速，所述第二段流速大于所述第一段流速，所述第一段沉积能量大于所述第一沉积能量，所述第二段沉积能量大于所述第一段沉积能量，所述第一段沉积速率大于所述第一沉积速率，所述第二段沉积速率大于所述第一段沉积速率，所述第二绝缘层包括所述第一层绝缘结构和所述第二层绝缘结构。
3.如权利要求1所述的阵列基板的制造方法，其特征在于，所述以第二流速向形成的所述第一绝缘层的表面供入所述沉积气体，并提供第二沉积能量，以使在所述第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成第二绝缘层的步骤中，包括步骤：
形成所述第一绝缘层后，将供入所述沉积气体的流速由所述第一流速转换为所述第二流速，并以所述第二流速向形成的所述第一绝缘层的表面供入所述沉积气体；
由所述第一流速转换为所述第二流速且维持一预设时间后，将提供的所述第一沉积能量转换为所述第二沉积能量，以使在所述第一绝缘层的表面以第二沉积速率沉积氮硅化合物，以形成所述第二绝缘层。
4.如权利要求1或3所述的阵列基板的制造方法，其特征在于，所述第二流速、所述第二沉积能量和所述第二沉积速率保持不变。
5.如权利要求1所述的阵列基板的制造方法，其特征在于，所述第二绝缘层的厚度大于所述第一绝缘层的厚度。
6.如权利要求1所述的阵列基板的制造方法，其特征在于，所述阵列基板的制造方法还包括步骤：
在形成的所述第二绝缘层的表面沉积由无定性硅形成的半导体层；
在形成的所述半导体层的表面形成含有铜的第二金属层走线；
采用无氯反应气对形成所述第二金属层走线后的所述半导体层进行刻蚀。
7.如权利要求6所述的阵列基板的制造方法，其特征在于，所述采用无氯反应气对形成所述第二金属层走线后的所述半导体层进行刻蚀的步骤中，包括步骤：
在形成的所述第二金属层走线表面沉积光刻胶，以对所述光刻胶朝向所述半导体层方向的垂直投影区域进行遮盖；
采用所述无氯反应气对所述半导体层上未被所述光刻胶遮盖的区域进行刻蚀；
所述采用所述无氯反应气对所述半导体层上未被所述光刻胶遮盖的区域进行刻蚀的步骤完成后，采用清除剂去除所述第二金属层走线表面沉积的所述光刻胶。
8.如权利要求6所述的阵列基板的制造方法，其特征在于，所述采用无氯反应气对形成所述第二金属层走线后的所述半导体层进行刻蚀的步骤之前，还包括步骤：
采用氢气对形成的所述第二金属层走线进行预处理，以将所述第二金属层走线上的铜离子还原。
9.如权利要求6所述的阵列基板的制造方法，其特征在于，所述无氯反应气为氢气与无氯刻蚀气的混合气。
10.一种阵列基板，其特征在于，包括：
基板；
第一金属层走线，由含铜材质制成，形成于所述基板的表面；
第一绝缘层，沉积于所述第一金属层走线的表面；
第二绝缘层，沉积于所述第一绝缘层的表面；
半导体层，沉积于所述第二绝缘层的表面；
以及第二金属层走线，形成于所述半导体层的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110555232.3A CN113394235B (zh) | 2021-05-20 | 2021-05-20 | 阵列基板及阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110555232.3A CN113394235B (zh) | 2021-05-20 | 2021-05-20 | 阵列基板及阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394235A true CN113394235A (zh) | 2021-09-14 |
| CN113394235B CN113394235B (zh) | 2022-10-21 |
Family
ID=77618717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110555232.3A Active CN113394235B (zh) | 2021-05-20 | 2021-05-20 | 阵列基板及阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394235B (zh) |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335261A (ja) * | 1992-05-27 | 1993-12-17 | Sanyo Electric Co Ltd | 単結晶半導体薄膜の形成方法 |
| US6177347B1 (en) * | 1999-07-02 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | In-situ cleaning process for Cu metallization |
| US6337283B1 (en) * | 1999-12-30 | 2002-01-08 | Sunpower Corporation | Method of fabricating a silicon solar cell |
| US20020089063A1 (en) * | 2001-01-08 | 2002-07-11 | Ahn Kie Y. | Copper dual damascene interconnect technology |
| US20040094838A1 (en) * | 2002-11-19 | 2004-05-20 | Jung-Hun Seo | Method for forming metal wiring layer of semiconductor device |
| US20050227479A1 (en) * | 2004-03-30 | 2005-10-13 | Taiwan Semiconductor Manufacturing Co. | Post ECP multi-step anneal/H2 treatment to reduce film impurity |
| US20070262379A1 (en) * | 2006-05-15 | 2007-11-15 | Chin-Chuan Lai | Metal structure of glass substrate and formation thereof |
| CN101369540A (zh) * | 2007-08-17 | 2009-02-18 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN101819363A (zh) * | 2009-02-27 | 2010-09-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102194742A (zh) * | 2010-03-10 | 2011-09-21 | 三星移动显示器株式会社 | 液晶显示器的阵列基板及其制造方法 |
| US20120161131A1 (en) * | 2010-12-28 | 2012-06-28 | Samsung Electronics Co., Ltd. | Thin-film transistor substrate and method of manufacturing the same |
| CN103268891A (zh) * | 2013-03-28 | 2013-08-28 | 北京京东方光电科技有限公司 | 一种薄膜晶体管、非晶硅平板探测基板及制备方法 |
| CN106707649A (zh) * | 2017-03-01 | 2017-05-24 | 合肥京东方光电科技有限公司 | 过孔的制备方法、阵列基板的制备方法及阵列基板 |
| US20170207243A1 (en) * | 2016-01-14 | 2017-07-20 | Hon Hai Precision Industry Co., Ltd. | Thin film transistor array panel |
| CN108847408A (zh) * | 2018-06-04 | 2018-11-20 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法及tft阵列基板 |
| CN109950254A (zh) * | 2019-03-15 | 2019-06-28 | 惠科股份有限公司 | 一种阵列基板及其制造方法和显示面板 |
| CN110444478A (zh) * | 2019-06-27 | 2019-11-12 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法、原子层沉积装置和显示面板 |
| CN111029298A (zh) * | 2019-12-11 | 2020-04-17 | 武汉新芯集成电路制造有限公司 | 一种铜互连层的制造方法 |
-
2021
- 2021-05-20 CN CN202110555232.3A patent/CN113394235B/zh active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335261A (ja) * | 1992-05-27 | 1993-12-17 | Sanyo Electric Co Ltd | 単結晶半導体薄膜の形成方法 |
| US6177347B1 (en) * | 1999-07-02 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | In-situ cleaning process for Cu metallization |
| US6337283B1 (en) * | 1999-12-30 | 2002-01-08 | Sunpower Corporation | Method of fabricating a silicon solar cell |
| US20020089063A1 (en) * | 2001-01-08 | 2002-07-11 | Ahn Kie Y. | Copper dual damascene interconnect technology |
| US20040094838A1 (en) * | 2002-11-19 | 2004-05-20 | Jung-Hun Seo | Method for forming metal wiring layer of semiconductor device |
| US20050227479A1 (en) * | 2004-03-30 | 2005-10-13 | Taiwan Semiconductor Manufacturing Co. | Post ECP multi-step anneal/H2 treatment to reduce film impurity |
| US20070262379A1 (en) * | 2006-05-15 | 2007-11-15 | Chin-Chuan Lai | Metal structure of glass substrate and formation thereof |
| CN101369540A (zh) * | 2007-08-17 | 2009-02-18 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| CN101819363A (zh) * | 2009-02-27 | 2010-09-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102194742A (zh) * | 2010-03-10 | 2011-09-21 | 三星移动显示器株式会社 | 液晶显示器的阵列基板及其制造方法 |
| US20120161131A1 (en) * | 2010-12-28 | 2012-06-28 | Samsung Electronics Co., Ltd. | Thin-film transistor substrate and method of manufacturing the same |
| CN103268891A (zh) * | 2013-03-28 | 2013-08-28 | 北京京东方光电科技有限公司 | 一种薄膜晶体管、非晶硅平板探测基板及制备方法 |
| US20170207243A1 (en) * | 2016-01-14 | 2017-07-20 | Hon Hai Precision Industry Co., Ltd. | Thin film transistor array panel |
| CN106707649A (zh) * | 2017-03-01 | 2017-05-24 | 合肥京东方光电科技有限公司 | 过孔的制备方法、阵列基板的制备方法及阵列基板 |
| CN108847408A (zh) * | 2018-06-04 | 2018-11-20 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法及tft阵列基板 |
| CN109950254A (zh) * | 2019-03-15 | 2019-06-28 | 惠科股份有限公司 | 一种阵列基板及其制造方法和显示面板 |
| CN110444478A (zh) * | 2019-06-27 | 2019-11-12 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法、原子层沉积装置和显示面板 |
| CN111029298A (zh) * | 2019-12-11 | 2020-04-17 | 武汉新芯集成电路制造有限公司 | 一种铜互连层的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394235B (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7416681B2 (en) | Etching solution for multiple layer of copper and molybdenum and etching method using the same | |
| KR950021220A (ko) | 반도체 소자의 텅스텐 실리사이드 형성방법 | |
| CN102203923A (zh) | 形成多个晶体管栅极的方法及形成具有至少两种不同功函数的多个晶体管栅极的方法 | |
| KR101316634B1 (ko) | 금속 배선의 제조 방법 및 표시 기판의 제조 방법 | |
| CN114335237B (zh) | 一种晶体硅太阳能电池的制备方法及晶体硅太阳能电池 | |
| CN113394235B (zh) | 阵列基板及阵列基板的制造方法 | |
| Guo et al. | Metallization improvement on fabrication of interdigitated backside and double sided buried contact solar cells | |
| CN114005907A (zh) | 一种Topcon电池的制造方法 | |
| US6602785B1 (en) | Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment | |
| CN115588718B (zh) | 太阳电池的制备方法及太阳电池 | |
| CN1959529B (zh) | 形成蚀刻掩模的方法 | |
| WO2024051126A1 (zh) | 一种电池及电池的制备方法 | |
| KR100459271B1 (ko) | 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법 | |
| JPH1064843A (ja) | Ｐｔ膜の蝕刻方法及びこれを用いたＰｔ−ポリシリコンゲートの形成方法 | |
| KR19990063182A (ko) | 에칭방법 | |
| CN1182958A (zh) | 氮化钨层制造方法及使用同样原理的金属连线制造方法 | |
| JP2000252278A (ja) | 半導体装置およびその製造方法 | |
| KR20030050957A (ko) | 플라즈마 도움을 받는 Ｒｕ 박막형성방법 | |
| CN220106539U (zh) | 阵列基板和显示面板 | |
| KR100329611B1 (ko) | 반도체 소자의 도전 배선 형성방법 | |
| JP3852641B2 (ja) | 膜の形成方法 | |
| KR100260525B1 (ko) | 반도체소자의도전층형성방법 | |
| CN117476751A (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| KR0127265B1 (ko) | 불순물 도핑 방법 | |
| US20040115880A1 (en) | Method for forming capacitor of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |