KR100329611B1 - 반도체 소자의 도전 배선 형성방법 - Google Patents

반도체 소자의 도전 배선 형성방법 Download PDF

Info

Publication number
KR100329611B1
KR100329611B1 KR1019950066157A KR19950066157A KR100329611B1 KR 100329611 B1 KR100329611 B1 KR 100329611B1 KR 1019950066157 A KR1019950066157 A KR 1019950066157A KR 19950066157 A KR19950066157 A KR 19950066157A KR 100329611 B1 KR100329611 B1 KR 100329611B1
Authority
KR
South Korea
Prior art keywords
gas
sih
forming
tungsten silicide
source gas
Prior art date
Application number
KR1019950066157A
Other languages
English (en)
Inventor
김현수
이석규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950066157A priority Critical patent/KR100329611B1/ko
Application granted granted Critical
Publication of KR100329611B1 publication Critical patent/KR100329611B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 도전배선 형성방법에 관한 것으로, 반도체기판이나 절연층 상부에 SiH4가스와 AsH3가스를 소오스 가스로 이용하여 CVD 방법으로 증착하되, 인-시튜 공정으로 불순물 비소가 도프된 다결정실리콘막을 소정두께 형성하고 상기 다결정실리콘막의 표면에 발생되는 자연 산화막을 세척한 다음, 상기 다결정실리콘막 상부에 텅스텐 실리사이드를 증착하되, WF6가스와 DCS 가스를 소오스 가스로 하여 형성하고, 도전배선마스크를 이용한 식각공정으로 텅스텐 실리사이드와 다결정실리콘막을 순차적으로 식각한 다음, 후속열공정을 실시하여 텅스텐 폴리사이드로 형성된 도전 배선을 형성함으로써 후속열공정으로 인하여 발생될 수 있는 필링현상과 하부층의 불순물인 실리콘의 소모로 인한 전기적 특성 변화 그리고 듀얼 게이트 소자에 응용할 때 측면확산 등의 문제발생을 방지할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 도전배선 형성방법
본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 반도체 메모리소자의 도전배선인 워드라인이나 비트라인으로 사용되는 텅스텐 폴리사이드의 제조 방법에 관한 것이다.
반도체소자가 고집적화됨에 따라 반도체소자의 도전배선은 동작특성 열화, 즉 저항의 증가에 따른 동작속도가 저하되며 전기적 특성이 열화되었다.
이를 방지하기위하여, 반도체기판 상부에 도전배선을 형성하되, 텅스텐 폴리사이드를 이용하여 형성하였다.
이때, 상기 텅스텐 폴리사이드는 다음과 같은 방법으로 형성하였다.
먼저, 반도체기판 상부에 다결정실리콘막을 소정두께 형성하고 그 상부에 텅스텐 실리사이드를 소정두께 형성한다. 그 다음에, 도전배선마스크를 이용한 식각공정으로 상기 텅스텐 실리사이드와 다결정실리콘막을 식각하여 도전배선을 형성한다. 여기서, 상기 텅스텐 실리사이드는 WF6가스가 디클로로사일렌 ( DCS : Di-Cloro-Sililne, SiH2Cl2, 이하에서 DCS 라 함 ) 가스를 사용하는 증착공정으로 형성되는데 이때 상기 증착 공정은 하부층과의 반응에 영향을 받게되어 다결정실리콘막과 상기 텅스텐 실리사이드와의 계면에 과잉-텅스텐 박막, 즉 WSix ( x ≤ 2.0) 박막이 형성된다. 이때, 상기 과잉-텅스텐 박막은 하부층인 다결정실리콘막 내의 불순물인 인(P)이 상기 과잉-텅스텐 박막 증착공정때 표면으로 확산되어 DCS 가스의 분해를 방해함으로써 형성된 것이다. 그리고, 상기 과잉-텅스텐 박막은 후속 열공정시 필링현상을 발생시켜 소자를 손상시키며 하부층인 다결정실리콘막의 실리콘을 소모시켜 소자의 전기적 특성을 변화시킨다.
또한, 상기 텅스텐 폴리사이드를 이용하여 듀얼 게이트 ( dual gate )를 만드는 경우는 고농도의 엔형 게이트 ( N+type gate ) 에 주입된 불순물 인이 텅스텐 실리사이드로 쉽게 확산되어 텅스텐 실리사이드를 통하여 고농도의 피형 ( P+type gate ) 로 흐르는 측면확산 ( lateral diffusiion ) 현상이 발생됨으로써 상기 고농도의 피형 게이트가 카운터 도핑 ( counter doping ) 되어 소자의 특성을 열화시킨다.
종래기술에 따른 반도체소자의 도전배선 형성방법은, 이상에서 설명한 과잉-텅스텐 박막의 발생과 카운터 도핑 현상으로 인하여 반도체소자의 특성열화가 발생되고 반도체소자의 특성 및 신뢰성이 저하되며 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기위하여, 고농도의 엔형 다결정실리콘막의 도핑 소오스 ( doping source ) 로 종래의 불순물인 인보다 훨씬 확산도가 떨어지는 비소를 불순물로 주입하고 후속공정을 실시함으로써 소자의 동작특성을 향상시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위하여 본 발명에 따른 반도체소자의 도전배선 형성방법의 특징은,
반도체기판이나 절연층 상부에 SiH4가스와 AsH3가스를 소오스 가스로 이용하여 CVD 방법으로 증착하되, 인-시튜 공정으로 불순물 비소가 도프된 다결정실리콘막을 소정두께 형성하는 공정과,
상기 다결정실리콘막의 표면에 발생되는 자연산화막을 세척하는 공정과,
상기 다결정실리콘막 상부에 텅스텐 실리사이드를 증착하되, WF6가스와 DCS 가스를 소오스 가스로 하여 형성하는 공정과,
도전배선마스크를 이용한 식각공정으로 텅스텐 실리사이드와 다결정 실리콘막을 순차적으로 식각하고 후속열공정을 실시하여 텅스텐 폴리사이드를 형성하는 공정을 포함하는데 있어서,
상기 다결정실리콘막 형성공정시 소오스 가스는 SiH4외에 Si2H6와 SiH2Cl2가스가 사용되는 것이다.
이상의 목적을 달성하기위하여 본 발명에 따른 반도체소자의 도전배선 형성방법의 다른 특징은,
반도체기판이나 절연층 상부에 SiH4가스를 소오스 가스로 이용하여 CVD 방법으로 불순물이 도프안된 다결정실리콘막을 소정두께 형성하는 공정과,
상기 다결정실리콘막의 표면에 발생되는 자연산화막을 세척하는 공정과,
상기 다결정실리콘막 상부에 텅스텐 실리사이드를 증착하되, WF6가스와 DCS 가스를 소오스 가스로 하여 형성하는 공정과,
상기 도프안된 다결정실리콘막에 불순물인 비소를 이온주입하여 도프된 다결정실리콘막으로 형성하는 공정과,
도전배선마스크를 이용한 식각공정으로 텅스텐 실리사이드와 다결정 실리콘막을 순차적으로 식각하고 후속열공정을 실시하여 텅스텐 폴리사이드를 형성하는 공정을 포함하는데 있어서,
상기 다결정실리콘막 형성공정시 소오스 가스는 SiH4외에 Si2H6와 SiH2Cl2가스가 사용되는 것과,
상기 불순물인 비소는 인이 대신 사용되는 것이다.
이상의 목적을 달성하기위하여 본 발명에 따른 반도체소자의 도전배선 형성방법의 또다른 특징은,
반도체기판이나 절연층 상부에 SiH4가스와 AsH3가스를 소오스 가스로 이용하여 CVD 방법으로 인-시튜 도프된 다결정실리콘막을 소정두께 형성하고 연속적으로 텅스텐 실리사이드를 소정두께 형성하되, 인-시튜 도프된 다결정실리콘막 챔버와 텅스텐 실리사이드 챔버를 갖는 클러스터 모듈 장비에서 진공을 일정하게 유지한채 인-시튜로 다결정실리콘막과 텅스텐 실리사이드를 순차적으로 증착하여 텅스텐 폴리사이드를 형성하는 공정과,
도전배선마스크를 이용한 식각공정으로 텅스텐 실리사이드와 다결정 실리콘막을 순차적으로 식각하고 후속열공정을 실시하여 텅스텐 폴리사이드를 형성하는 공정을 포함하는데 있어서,
상기 다결정실리콘막 형성공정시 소오스 가스는 SiH4외에 Si2H6와 SiH2Cl2가스가 사용되는 것과,
상기 다결정실리콘막 형성공정시 소오스 가스는 SiH4외에 Si2H6와 SiH2Cl2가스가 사용되는 것과,
상기 텅스텐 실리사이드는 WF6가스와 DCS 가스를 소오스 가스로 하여 형성되는 것이다.
이하, 본 발명을 상세히 설명하기로 한다.
먼저, 반도체기판이나 절연막 상부에 고농도의 엔형 다결정실리콘막을 소정두께 형성한다. 이때, 상기 다결정실리콘막은 SiH4가스와 AsH3가스를 소오스 가스로 하여 CVD 방법으로 형성하되, 인-시튜 공정으로 불순물을 도핑한다. 그리고, 상기 다결정실리콘막 증착공정은 상기 SiH4가스외에 Si2H6, SiH2Cl2가스를 소오스 가스로 하여 실시될 수도 있다.
그 다음에, 자연산화막을 제거하는 세척공정을 실시한다. 그리고, WF6가스와 DCS 가스를 소오스 가스로 하여 텅스텐 실리사이드를 소정두께 형성한다. 그리고, 도전배선마스크를 이용한 식각공정으로 상기 텅스텐 실리사이드와 상기 다결정실리콘막을 순차적으로 식각하여 패터닝한다. 그 다음에, 소정온도에서 열공정을 실시하여 텅스텐 폴리사이드 도전 배선을 완성한다.
한편, 상기 텅스텐 폴리사이드는 AsH3가스를 소오스 가스로 하여 도프안된 다결정실리콘막을 형성하고 그 상부에 텅스텐 실리사이드를 증착한 다음, 비소를 이온주입하여 상기 도프안된 다결정실리콘막을 도핑시키고 도전배선마스크를 이용한 식각공정, 패터닝공정 및 열공정을 실시하여 도전배선을 형성한다. 여기서, 상기 비소 대신에 인을 상기 도프안된 다결정실리콘막에 이온주입하는 경우는, 상기 텅스텐 실리사이드의 계면에 발생되는 과잉-텅스텐 박막의 문제점은 해결되지만 듀얼 게이트 형성시 발생되는 측면 확산의 문제점은 해결되지 않는다.
또한, 상기 자연산화막을 제거하기위한 세척공정을 스킵 ( skip ) 하기 위하여 인-시튜 도프된 다결정실리콘막 챔버 ( in-situ doped poly si chamber ) 와 텅스텐 실리사이드 챔버를 갖는 클러스터 모듈 ( cluster module ) 장비에서 진공을 일정하게 유지한채 인-시튜로 다결정실리콘 막과 텅스텐 실리사이드를 순차적으로 증착하여 텅스텐 폴리사이드를 형성할 수도 있다.
이상에서 설명한 바와같이 본 발명의 실시예에 따른 반도체소자의 도전배선 형성방법은, 인보다 확산도가 훨씬 적은 비소를 도핑한 다결정실리콘막을 형성하고 DCS 를 소오스 가스로 하여 형성된 팅스텐 실리사이드를 그 상부에 형성하여 과잉-텅스텐 박막의 발생을 방지함으로써 후속열공정으로 인하여 발생될 수 있는 필링현상과 하부층의 실리콘의 소모로 인한 전기적 특성 변화 등의 문제점 발생을 방지할 수 있으며 듀얼 게이트 소자에 응용할 때 측면확산의 문제점 발생을 방지할 수 있어 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 잇점이 있다.

Claims (11)

  1. 반도체기판이나 절연층 상부에 SiH4가스와 AsH3가스를 소오스 가스로 이용하여 CVD 방법으로 증착하되, 인-시튜 공정으로 불순물 비소가 도프된 다결정실리콘막을 소정두께 형성하는 공정과,
    상기 다결정실리콘막의 표면에 발생되는 자연산화막을 세척하는 공정과,
    상기 다결정실리콘막 상부에 텅스텐 실리사이드를 형성하되, WF6가스와 DCS 가스를 소오스 가스로 하여 형성하는 공정과,
    도전배선마스크를 이용한 식각공정으로 텅스텐 실리사이드와 다결정 실리콘막을 순차적으로 식각하고 후속열공정을 실시하여 텅스텐 폴리사이드를 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  2. 제 1 항에 있어서,
    상기 다결정실리콘막 형성공정시 소오스 가스는 SiH4외에 Si2H6와 SiH2Cl2가스가 사용되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  3. 제 1 항에 있어서,
    상기 텅스텐 실리사이드 형성공정시 소오스 가스는 SiH2Cl2외에 Si2H6와SiH4가스가 사용되는 것을 특징으로하는 반도체소자의 도전배선형성 방법.
  4. 반도체기판이나 절연층 상부에 SiH4가스를 소오스 가스로 이용하여 CVD 방법으로 불순물이 도프안된 다결정실리콘막을 소정두께 형성하는 공정과,
    상기 다결정실리콘막의 표면에 발생되는 자연산화막을 세척하는 공정과,
    상기 다결정실리콘막 상부에 텅스텐 실리사이드를 증착하되, WF6가스가 DCS 가스를 소오스 가스로 하여 형성하는 공정과,
    상기 도프안된 다결정실리콘막에 불순물인 비소를 이온주입하여 도프된 다결정실리콘막으로 형성하는 공정과,
    도전배선마스크를 이용한 식각공정으로 텅스텐 실리사이드와 다결정 실리콘막을 순차적으로 식각하고 후속열공정을 실시하여 텅스텐 폴리사이드를 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  5. 제 4 항에 있어서,
    상기 다결정실리콘막 형성공정시 소오스 가스는 SiH4외에 Si2H6와 SiH2Cl2가스가 사용되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  6. 제 4 항에 있어서,
    상기 다결정실리콘막 형성공정시 소오스 가스는 SiH2Cl2외에 Si2H6와 SiH4가스가 사용되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  7. 제 4 항에 있어서,
    상기 불순물인 비소는 인이 대신 사용되는 것을 특징으로하는 반도체 소자의 도전배선 형성방법.
  8. 반도체기판이나 절연층 상부에 SiH4가스와 AsH3가스를 소오스 가스로 이용하여 CVD 방법으로 인-시튜 도프된 다결정실리콘막을 소정 두께 형성하고 연속적으로 텅스텐 실리사이드를 소정두께 형성하되, 인-시튜 도프된 다결정실리콘막 챔버와 텅스텐 실리사이드 챔버를 갖는 클러스터 모듈 장비에서 진공을 일정하게 유지한채 인-시튜로 다결정실리콘막과 텅스텐 실리사이드를 순차적으로 증착하여 텅스텐 폴리사이드를 형성하는 공정과,
    도전배선마스크를 이용한 식각공정으로 텅스텐 실리사이드와 다결정 실리콘막을 순차적으로 식각하고 후속열공정을 실시하여 텅스텐 폴리사이드를 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  9. 제 8 항에 있어서,
    상기 텅스텐 실리사이드 형성공정시 소오스 가스는 SiH2Cl2외에 Si2H6와SiH4가스가 사용되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  10. 제 8 항에 있어서,
    상기 다결정실리콘막 형성공정시 소오스 가스는 SiH4외에 Si2H6와 SiH2Cl2가스가 사용되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
  11. 제 8 항에 있어서,
    상기 텅스텐 실리사이드는 WF6가스와 DCS 가스를 소오스 가스로 하여 형성되는 것을 특징으로하는 반도체소자의 도전배선 형성방법.
KR1019950066157A 1995-12-29 1995-12-29 반도체 소자의 도전 배선 형성방법 KR100329611B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066157A KR100329611B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 도전 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066157A KR100329611B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 도전 배선 형성방법

Publications (1)

Publication Number Publication Date
KR100329611B1 true KR100329611B1 (ko) 2002-11-07

Family

ID=37479143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066157A KR100329611B1 (ko) 1995-12-29 1995-12-29 반도체 소자의 도전 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100329611B1 (ko)

Similar Documents

Publication Publication Date Title
EP0647969B1 (en) Method of forming contacts in the memory region and the peripheral region of an IC
US5937289A (en) Providing dual work function doping
KR100329611B1 (ko) 반도체 소자의 도전 배선 형성방법
JPH1197389A (ja) 半導体デバイスの製造方法
JPH08316474A (ja) 半導体装置の製造方法
JP3664793B2 (ja) トランジスタの製造方法
KR100361864B1 (ko) 반도체소자의 제조방법
KR100291415B1 (ko) 반도체장치의콘택형성방법
KR100197652B1 (ko) 반도체소자의 도전배선 형성방법
KR100310254B1 (ko) 반도체메모리장치의 워드라인 형성방법
CN113594094B (zh) 存储器及其制备方法
KR100935719B1 (ko) 반도체 소자의 듀얼 게이트 형성방법
KR100443517B1 (ko) 반도체 소자의 비트라인 형성방법
KR20010084417A (ko) 반도체 소자의 에피택셜층 형성 방법
KR100340899B1 (ko) 실리사이드층 형성방법
KR100351895B1 (ko) 반도체 소자의 비트라인 형성방법
US6246116B1 (en) Buried wiring line
KR20020002644A (ko) 비트라인 콘택 안정화를 위한 추가이온주입에 따른층간절연막의 손상 발생을 방지할 수 있는 반도체 소자제조 방법
KR100419879B1 (ko) 반도체 소자의 제조방법
KR100494127B1 (ko) 반도체소자의 플러그 형성방법
KR960013782B1 (ko) 반도체 소자의 배선장치 제조 방법
KR100329761B1 (ko) 반도체소자의비트라인패드전극형성방법
JP3231757B2 (ja) 半導体装置の製造方法
KR100335328B1 (ko) 반도체장치 제조방법
KR19990002883A (ko) 반도체 소자의 폴리사이드 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee