KR100310254B1 - 반도체메모리장치의 워드라인 형성방법 - Google Patents
반도체메모리장치의 워드라인 형성방법 Download PDFInfo
- Publication number
- KR100310254B1 KR100310254B1 KR1019990025050A KR19990025050A KR100310254B1 KR 100310254 B1 KR100310254 B1 KR 100310254B1 KR 1019990025050 A KR1019990025050 A KR 1019990025050A KR 19990025050 A KR19990025050 A KR 19990025050A KR 100310254 B1 KR100310254 B1 KR 100310254B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- capping
- gas
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 239000010703 silicon Substances 0.000 claims abstract description 47
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 34
- 239000002019 doping agent Substances 0.000 claims abstract description 17
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910003818 SiH2Cl2 Inorganic materials 0.000 claims description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 2
- 239000000243 solution Substances 0.000 claims 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 2
- 238000007865 diluting Methods 0.000 claims 2
- 238000010790 dilution Methods 0.000 claims 1
- 239000012895 dilution Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 9
- 230000008021 deposition Effects 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 230000009257 reactivity Effects 0.000 abstract description 4
- 238000009751 slip forming Methods 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체메모리장치의 워드라인 형성방법에 관한 것으로서, 특히 실리콘기판(10)상에 아이솔레이션공정을 실시한 후 게이트산화막(20)을 형성하는 단계; 상기 게이트산화막(20)의 상부에 도우핑된 실리콘산화막(30)을 형성하는 단계; 그 실리콘산화막(30)의 형성 후에 웨이프의 세정을 실시하는 단계; 상기 실리콘산화막(30)의 상부에 텅스텐실리사이드막(40)을 형성한 후 동일한 챔버에서 모노사이렌(Monosilane : SiH4)막(50)을 형성하는 단계; 상기 SiH4막(50)의 상부에 연속적으로 캡핑도프트(doped)실리콘막(60)을 형성하는 단계; 상기 캡핑도프트실리콘막(60)의 상부에 마스크산화막(70) 및 아크(ARC)막(80)을 형성하는 단계; 및 마스크 에칭을 실시하여 워드라인을 패터닝하는 단계;를 포함하여 구성된다. 이와 같이 구성되는 본 발명에 의하면, 텅스텐실리사이드막(40)과 그 상부에 형성되는 캡핑도프트실리콘막(60)과의 반응성을 최소화시키도록 하여, 연속증착시 캡핑도프트실리콘막(60)의 표면에 결함이 발생되는 것을 방지할 수 있다.
Description
본 발명은 반도체메모리장치의 워드라인 형성방법에 관한 것으로서, 특히 도우핑된 폴리실리콘막과 텅스텐실리사이드막 그리고 캡핑도프트실리콘막을 순차적으로 증착하여 워드라인을 형성할 경우, 텅스텐실리사이드막과 그 상부에 형성되는 캡핑도프트실리콘막과의 반응성을 최소화시키도록 하여, 연속증착시 캡핑도프트실리콘막의 표면에 결함이 발생되는 것을 방지할 수 있도록 한 반도체메모리장치의 워드라인 형성방법에 관한 것이다.
현재 DRAM이 고집적화 되어감에 따라 전기 저항이 낮은 전기배선 재료로서 텅스텐 실리사이드(WSix)가 비트라인(bit line)뿐만 아니라 워드라인(word line)에서도 많이 사용되고 있다. 이 경우 비트라인과 워드라인이 접촉되는 부위에서 충분히 낮은 접촉저항값을 확보하기 위하여 워드라인의 형성시 텅스텐실리사이드막의 상부에 실리콘캡핑막을 형성하고 있다. 이와 같이 텅스텐실리사이드막 상부에 실리콘캡핑막을 형성시켜주는 과정에 있어서, 텅스텐실리사이드막 및 실리콘캡핑막을 동일한 장비에서 연속적으로 증착할 경우 실리콘캡핑막의 상부에 일명 콘 디팩트(cone defect)라 불리는 결함이 발생한다. 이러한 결함은 후속 워드라인 패터닝(patterning)시에 마스크공정에서 빛의 산란을 발생시켜 정확한 형태의 배선형성을 어렵게 하거나, 식각 후에 찌꺼기가 남아 브릿지(bridge)를 유발시킬 수도 있었다. 이러한 단점을로 인하여 반도체메모리장치의 고집적화에 따른 미세한 선폭 확보가 불가능하게 되어, 반도체메모리장치의 특성이 열화되거나 수율이 떨어지는 문제점이 있었다.
상기와 같은 종래의 문제점을 해결하기 위하여, 종래에는 텅스텐 실리사이드막을 증착한 후 그 상부에 실리콘캡핑막을 연속적으로 증착시키지 않고, 실리콘캡핑막을 증착하기 전에 HF를 기상(vapor)처리하거나 스크럽(scrub) 또는 진공처리(Vacuum break)를 하는 방법 등을 사용 하고 있다. 그러나 이와 같은 익스-시츄(ex-situ) 진행방법은 생산공정시 공정이 추가되거나 시간지연문제를 야기시킬 수 있어, 공정의 복잡화로 양산성을 떨어뜨리기 때문에 실제 생산에 적용하기에는 많은 어려움이 있었다. 이러한 문제점을 해결하기 위하여 최근에는 텅스텐실리사이드를 430°C에서 증착한 후, 연속적으로 도프트폴리실리콘막을 580°C에서 증착하는 방법을 개발하였으나, 양산과정에서 부분적으로 상기와 같은 결함이 여전히 발생하는 문제점이 있었다.
상기와 같은 종래의 문제점을 해결하기 위하여, 본 발명은 WF6가스를 이용한 CVD방식으로 텅스텐실리사이드막을 증착한 후 이와 연속으로 캡핑도프트실리콘막을 증착할 때 불가피하게 함유되는 불소(Fluorine)의 양을 최소화시키거나, 텅스텐실리사이드막의 대부분을 1차적으로 증착한 후 동일 챔버(chamber)에서 WF6가스 없이 모노사이렌(SiH4)막을 소정의 조건하에서 증착시킴으로써, 텅스텐실리사이드막과그 상부에 형성되는 캡핑도프트실리콘막과의 반응성을 최소화시키도록 하여 연속증착시 캡핑도프트실리콘막의 표면에 결함이 발생되는 것을 방지할 수 있도록 한 반도체메모리장치의 워드라인 형성방법을 제공하는 데 그 목적이 있다.
도 1은 본 발명에 있어서 실리콘기판위에 증착된 게이트산화막을 보인 단면도.
도 2는 도 1의 게이트산화막위에 증착된 도우핑된 폴리실리콘막을 보인 단면도.
도 3은 도 2의 폴리실리콘층위에 연속하여 증착되는 텅스텐실리사이드막, 실리콘캡핑(capping)막, 그리고 캡핑도프트(doped)실리콘막을 보인 단면도.
도 4는 도 3의 공정 후에 마스크산화막 및 아크막의 형성을 보인 단면도.
도 5는 도 4의 공정 후에 마스크 에칭공정을 실행하여 형성되는 워드라인을 보인 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10:실리콘기판 20:게이트산화막
30:도프트폴리실리콘막 40:텅스텐실리사이드막
50:모노사이렌(Monosilane)막 60:캡핑도프트실리콘막
70:마스크산화막 80:아크(ARC)막
상기와 같은 목적을 달성하기 위한 본 발명은 실리콘기판상에 아이솔레이션공정을 실시한 후 게이트산화막을 형성하는 단계; 상기 게이트산화막의 상부에 도우핑된 실리콘산화막을 형성하는 단계; 상기 도우핑된 실리콘산화막의 상부에 텅스텐실리사이드막을 형성한 후 동일한 챔버에서 모노사이렌(Monosilane)만을 이용하여 실리콘캡핑막을 연속적으로 형성하는 단계; 상기 실리콘캡핑막의 상부에 연속적으로 캡핑도프트실리콘막을 형성하는 단계; 상기 캡핑도프트실리콘막의 상부에 마스크산화막 및 아크막을 형성하는 단계; 및 마스크 에칭을 실시하여 워드라인을 패터닝하는 단계;를 포함하여 구성된 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명하면 다음과 같다.
먼저, 도면에 도시되어 있지는 않지만 실리콘기판위에 패드산화막형성, 나이트라이드막 형성 및 에칭, 그리고 필드산화막의 형성 등과 같은 공정으로 이루어지는 아이솔레이션(isolation)공정을 실시한다,
이어서, 도 1에 도시한 바와 같이, 실리콘기판(10)의 상부에 게이트산화막(20)을 증착시킨다. 도 2를 참조하면, 게이트산화막(20)의 상부에는 불순물이 주입된 폴리실리콘막(30)을 증착시킨다. 여기서, 폴리실리콘막(30)의 증착에는 Si를 함유한 가스, 예를 들면 SiH4 또는 Si2H6 가스를 사용하고, 이때 도우펀트(dopant)로는 인(Phosporous) 또는 비소(Arsenic)를 함유한 가스, 예를 들면 PH3와 같은 가스를 이용하며, 도우펀트 농도를 1E19atoms/cm3~9E21atoms/cm3로 하고 CVD방법에 의하여 인-시츄(in-situ)상태로 도우핑된 실리콘막을 증착하는 방법, 또는 POCI3을 이용한 열적확산에 의하여 도우핑(Thermal Diffusion Doping)하는 방법, 그리고 이온주입(Ion Implantation)에 의한 방법이 이용될 수 있다.
이와 같이 도프트폴리실리콘막(30)을 형성한 후 웨이퍼를 세정(cleaning)하는데, 이때 희석H2SO4용액, 희석NH4OH용액, 희석BOE 또는 HF용액 등을 사용하여 세정하고, 그 순서를 조합하여 불산계 세정을 마지막으로 사용하는 것이 바람직하다.
다음으로, 도 3을 참조하면, 도프트폴리실리콘막(30)의 상부에는 텅스텐실리사이드막(40)을 증착시킨다. 여기서, 텅스텐실리사이드막(40)을 증착하는 방법이 WF6가스 및 SiH4가스를 사용하는 CVD방법일 경우, 온도는 400°C~500°C 사이이고 압력은 0.5~2.0 Torr, SiH4 가스량은 200~500sccm에서 WF6가스량을 2.5~5.0sccm으로 진행한다. 또한, 텅스텐실리사이드막(40)을 증착하는 방법이 WF6가스 및 DCS(dichlorosilane, SiH2Cl2) 가스를 사용하는 CVD방법일 경우, 온도는 500°C~700°C 사이이고 압력은 0.5~2.0 Torr, SiH4 가스량은 100~300sccm에서 WF6가스량을 2.5~4.0sccm으로 진행한다.
상기와 같이 텅스텐실리사이드막(40)의 대부분을 1차적으로 증착한 후 동일 챔버에서 WF6가스 없이 SiH4막(50)을 소정의 조건하에서 증착시킨다. 즉, 텅스텐실리사이드막(40)의 메인(main)증착 후에 동일챔버 및 온도에서 WF6가스 없이 플라즈마 200~500W 상태와 2~4.0 Torr의 압력하의 SiH4만으로 SiH4막(50)을 약 100~200Å의 두께로 연속 증착시킨다.
이와 같이, 텅스텐실리사이드막(40)을 WF6가스를 이용한 CVD방식으로 증착할 경우, 종래의 결함발생 원인으로 알려진 불소의 함유량을 최소화시키거나, 텅스텐실리사이드막(40)과 후술할 캡핑도프트실리콘막(60)의 사이에 전술한 바와같은 SiH4막(50)을 형성시킴으로써, 캡핑도프트실리콘막(60)의 증착시에 텅스텐실리사이드막(40)과의 반응성을 최소화할 수 있다.
이어서, 텅스텐실리사이드막(40)의 상부에는 캡핑도프트실리콘막(60)을 증착시키는데, 이때 증착에는 Si를 함유한 가스 예를 들면 SiH4 또는 SiH6가스를 사용하고, 도우펀트 가스로는 인 또는 비소를 함유한 가스 예를 들면 PH3와 같은 가스를 이용한다. 도우펀트 농도를 1E19atoms/cm3~9E21atoms/cm3로 하여 CVD방법으로 인-시츄상태로 도우핑된 실리콘막을 증착하는 방법일 경우, 온도는 500°C~600°C 사이이고 압력은 180~300 Torr, 그리고 SiH4 가스량은 500~2000sccm에서 PH3가스량을 0~200sccm으로 증착공정을 진행한다. 특히, 캡핑도프트실리콘막(60)을 클러스터(cluster) 시스템을 가진 동일 장비에서 챔버(또는 튜브)간에 연속적으로 증착시킴으로써, 캡핑도프트실리콘막(60)의 표면에서 발생하는 종래의 결함을 방지할 수 있게 된다.
도 4를 참조하면, 캡핑도프트실리콘막(60)의 상부에는 마스크산화막(70) 및 아크막(80)을 증착시킨다.
이어서 도 5에 도시된 바와 같이, 마스크 에칭공정을 실행하여 워드라인을패터닝(patterning)하게 된다.
이상에서 살펴 본 바와 같이, 본 발명은 반도체메모리장치의 워드라인 형성시에 텅스텐실리사이드막(40)을 형성하여 반도체메모리장치의 동작속도를 빠르게 할 수 있고, 아울러 텅스텐실리사이드막(40)의 상부에 캡핑도프트실리콘막(60)을 형성시켜 워드라인과 비트라인간의 접촉저항을 낮출 수 있으며, 텅스텐실리사이드막(40)과 캡핑도프트실리콘막(60) 사이에는 WF6 가스없이 SiH4가스만으로 형성된 SiH4막(50)을 형성함으로써 텅스텐실리사이드막(40)과 캡핑도프트실리콘막(60)을 동일한 장비에서 연속족으로 증착할 경우 캡핑도프트실리콘막(60)의 표면에 나타나는 결함을 방지할 수 있다,
또한, 본 발명은 텅스텐실리사이드막(40)의 증착시에 증착온도를 높이고 WF6가스량을 감소시킴으로써, 텅스텐실리사이드막(40)내에 함유되어 후속 열공정시에 게이트산화막(20)으로 확산해 들어가 게이트산화막(20)의 질을 열화시키는 불소의 영향을 감소시켜 GOI특성 등 소자특성을 크게 향상시킬 수 있다.
Claims (5)
- 실리콘기판상에 아이솔레이션공정을 실시한 후 게이트산화막을 형성하는 단계;상기 게이트산화막의 상부에 도우핑된 실리콘산화막을 형성하는 단계;상기 도우핑된 실리콘산화막의 상부에 텅스텐실리사이드막을 형성한 후 동일한 챔버에서 모노사이렌(Monosilane)만을 이용하여 형성한 캡핑실리콘막을 연속적으로 형성하는 단계;상기 캡핑실리콘막의 상부에 연속적으로 캡핑도프트실리콘막을 형성하는 단계;상기 캡핑도프트실리콘막의 상부에 마스크산화막 및 아크막을 형성하는 단계; 및마스크 에칭을 실시하여 워드라인을 패터닝하는 단계;를 포함하여 구성되는 것을 특징으로 하는 반도체메모리장치의 워드라인 형성방법.
- 제 1항에 있어서, 상기 도우핑된 실리콘산화막을 형성한 후 웨이퍼의 세정을 실시하는 단계를 더 구비하고, 그 세정을 실시하는 단계에서는 희석H2SO4용액, 희석NH4OH용액, 희석BOE 또는 HF용액 등을 사용하여 세정하고, 그 순서를 조합하여 불산계 세정을 마지막으로 사용하는 것을 특징으로 하는 반도체메모리장치의 워드라인 형성방법.
- 제1항에 있어서, 상기 텅스텐실리사이드막은WF6가스 및 SiH4가스를 사용하는 CVD방법에 의하여 증착될 경우, 온도는 400°C~500°C 사이이고 압력은0.5~2.0 Torr, SiH4 가스량은 200~500sccm 그리고 WF6가스량은 2.5~5.0sccm의 상태에서 증착되는 것을 특증으로 하는 반도체메모리장치의 워드라인 형성방법.
- 제1항에 있어서, 상기 텅스텐실리사이드막은WF6가스 및 DCS(dichlorosilane, SiH2Cl2) 가스를 사용하는 CVD방법에 의하여 증착될 경우, 온도는 500°C~700°C, 압력은 0.5~2.0 Torr, SiH4 가스량은 100~300sccm 그리고 WF6가스량은 2.5~4.0sccm의 상태에서 증착되는 것을 특징으로 하는 반도체메모리장치의 워드라인 형성방법.
- 제1항에 있어서, 상기 캡핑실리콘막은상기 텅스텐실리사이드막의 대부분을 증착한 후에 동일챔버 및 동일온도에서 WF6가스 없이 플라즈마 200~500W 상태와 2~4.0 Torr의 압력하의 SiH4만으로 SiH4막을 약 100~200Å의 두께로 연속 증착시키는 것을 특징으로 하는 반도체메모리장치의 워드라인 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025050A KR100310254B1 (ko) | 1999-06-28 | 1999-06-28 | 반도체메모리장치의 워드라인 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025050A KR100310254B1 (ko) | 1999-06-28 | 1999-06-28 | 반도체메모리장치의 워드라인 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010004418A KR20010004418A (ko) | 2001-01-15 |
| KR100310254B1 true KR100310254B1 (ko) | 2001-11-01 |
Family
ID=19596562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025050A KR100310254B1 (ko) | 1999-06-28 | 1999-06-28 | 반도체메모리장치의 워드라인 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100310254B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100430473B1 (ko) * | 2001-02-06 | 2004-05-10 | 삼성전자주식회사 | 텅스텐 실리사이드 형성방법 |
-
1999
- 1999-06-28 KR KR1019990025050A patent/KR100310254B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010004418A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7252935B2 (ja) | Ｓｉ間隙充填のための周期的な共形堆積／アニーリング／エッチング | |
| US20060237766A1 (en) | Semiconductor device using solid phase epitaxy and method for fabricating the same | |
| US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| US6169306B1 (en) | Semiconductor devices comprised of one or more epitaxial layers | |
| US20030087512A1 (en) | Method of manufacturing a semiconductor device | |
| KR20060111858A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20090026626A1 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US20040166694A1 (en) | High density plasma chemical vapor deposition process | |
| KR100310254B1 (ko) | 반도체메모리장치의 워드라인 형성방법 | |
| KR20020075056A (ko) | 텅스텐 실리사이드막의 형성방법 | |
| KR20000004349A (ko) | 반도체 소자의 제조방법 | |
| JP3801923B2 (ja) | タングステンシリサイド形成方法 | |
| KR100440260B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR100357224B1 (ko) | 컨택 플러그 제조 방법 | |
| KR100364813B1 (ko) | 반도체 소자의 에피택셜층 형성 방법 | |
| US20040259369A1 (en) | Method of forming gate electrode in semiconductor device | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| KR100329611B1 (ko) | 반도체 소자의 도전 배선 형성방법 | |
| KR100494127B1 (ko) | 반도체소자의 플러그 형성방법 | |
| KR100197652B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| KR100855263B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| KR100197974B1 (ko) | 반도체 소자의 도전배선 형성방법 | |
| KR100419879B1 (ko) | 반도체 소자의 제조방법 | |
| KR100575866B1 (ko) | 플라즈마 질화 공정에 의한 텅스텐-폴리사이드와 비트라인 텅스텐폴리사이드간의 콘택방법 | |
| CN116960054A (zh) | 半导体元件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |