KR100430473B1 - 텅스텐 실리사이드 형성방법 - Google Patents

텅스텐 실리사이드 형성방법 Download PDF

Info

Publication number
KR100430473B1
KR100430473B1 KR10-2001-0005513A KR20010005513A KR100430473B1 KR 100430473 B1 KR100430473 B1 KR 100430473B1 KR 20010005513 A KR20010005513 A KR 20010005513A KR 100430473 B1 KR100430473 B1 KR 100430473B1
Authority
KR
South Korea
Prior art keywords
tungsten silicide
gas
hydrogen compound
reaction chamber
cvd reaction
Prior art date
Application number
KR10-2001-0005513A
Other languages
English (en)
Other versions
KR20020065144A (ko
Inventor
안재영
이우성
강만석
김희석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0005513A priority Critical patent/KR100430473B1/ko
Priority to TW090126681A priority patent/TW594836B/zh
Priority to US10/039,165 priority patent/US6534400B2/en
Priority to JP2002022581A priority patent/JP3801923B2/ja
Publication of KR20020065144A publication Critical patent/KR20020065144A/ko
Application granted granted Critical
Publication of KR100430473B1 publication Critical patent/KR100430473B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 텅스텐 실리사이드 형성방법에 관한 것으로서, 특히 본 발명의 방법은 CVD 반응챔버 내에서 폴리실리콘이 도포된 웨이퍼 상에 텅스텐 실리사이드 층을 형성하는 방법에 있어서, 상기 CVD 반응챔버 내에 3족 또는 5족 수소화합물 가스를 유입하여 상기 폴리 실리콘의 표면을 상기 3족 또는 5족 수소화합물 가스로 전처리하고, 이어서, 실란 소스 가스와 텅스텐 소스 가스를 유입하여 텅스텐 실리사이드 층을 증착한다. 따라서, 본 발명에서는 텅스텐 실리사이드를 증착하기 전에 폴리실리콘 표면을 수소화합물로 전처리함으로써 텅스텐 실리사이드와 폴리실리콘 계면에서 보이드 생성을 방지할 수 있다.

Description

텅스텐 실리사이드 형성방법{Method for depositing tungsten silicide}
본 발명은 텅스텐 실리사이드 형성방법에 관한 것으로서, 특히 폴리실리콘 상에 다이클로로실란을 실란소스가스로 사용하여 텅스텐 실리사이드를 형성함에 있어서 폴리실리콘 층과 텅스텐 실리사이드 층 사이의 계면에서 보이드 생성을 방지할 수 있는 텅스텐 실리사이드 형성방법에 관한 것이다.
일반적으로 DRAM(DYNAMIC RANDOM ACCESS MEMORY) 등과 같은 반도체 메모리 장치에서 도전층으로 폴리실리콘과 텅스텐 실리사이드의 다층 구조를 널리 사용하고 있다. 이는 폴리실리콘 층의 고저항 특성을 텅스텐 실리사이드의 저저항특성과 혼합함으로써 워드라인의 전기 전도성을 향상시키기 위한 것이다.
이와 같은 텅스텐 실리사이드 층의 증착은 통상적으로 텅스텐 헥사 플루오라이드(WF6) 가스를 모노실란(SiH4) 가스, 수소(H2)가스, 또는 실리콘(Si)으로 환원하는 CVD 방법을 사용한다.
종래의 텅스텐 헥사 플루오라이드(WF6)를 모노실란(SiH4)으로 환원하여 폴리실리콘 상에 텅스텐 실리사이드를 형성하는 방법에서는 증착되는 텅스텐 실리사이드 층에 축적된 플루오린(fluorine) 농도가 예컨대 1.0E20 atom/cc 이상으로 높게 나타난다.
이와 같이 텅스텐 실리사이드 내에 축적된 높은 농도의 플루오린은 보론(B) 등의 확산을 촉진시켜서 소자 특성 저하를 유발시킨다. 특히, 게이트 전극으로 사용 시에는 트랜지스터의 스레쉬홀드 전압을 쉬프트시키고, 게이트 옥사이드의 두께를 증가시키는 문제를 야기시킨다.
또한, 증착된 텅스텐 실리사이드층의 스텝커버리지 및 접착특성이 불량하다. 이를 개선하기 위하여 포스트 어닐링 공정이 수반될 경우에는 텅스텐 실리사이드 층의 크랙킹(cracking) 및 디라미네이션(delamination) 등의 결함을 발생시키기도 한다.
따라서, 모노 실란의 사용시 발생되는 여러 가지 문제점을 해결하기 위하여 최근에는 텅스텐 실리사이드 형성시 환원가스로 다이클로로실란(SiH2Cl2)( DCS : dichlorosilane)을 사용하는 기술이 채용되고 있다.
WF6를 DCS로 환원하는 경우에는 텅스텐 실리사이드 층 내에 축적된 플루오린 농도가 모노실란으로 환원하는 경우에 비하여 약 1.0E3 배정도 감소하게 되고 스텝커버리지도 향상되고 폴리실리콘과의 접착특성도 향상된다.
그러나, WF6를 DCS로 환원하여 형성한 텅스텐 실리사이드 층의 특성이 상술한 바와 같이 여러 가지 측면에서 향상되지만 폴리실리콘/텅스텐 실리사이드의 다층 구조에서 패터닝 후 재산화공정이 요구되는 게이트 전극으로 사용 시에는 폴리실리콘 층에 보이드가 생성된다. 이와 같은 보이드는 소자의 신뢰성을 저하시키는 원인으로 분석되고 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 WF6을 DCS로 환원하여 텅스텐 실리사이드를 형성함에 있어서 텅스텐 실리사이드를 형성하기 전에 폴리실리콘 표면을 3족 또는 5족 수소화합물 가스로 전처리함으로써 폴리실리콘층에 보이드 생성을 억제할 수 있는 텅스텐 실리사이드 형성방법을 제공하는데 있다.
도 1은 폴리실리콘 및 텅스텐 실리사이드의 다층구조를 가진 게이트 전극층의 단면도.
도 2 내지 도 4는 종래의 텅스텐 실리사이드 증착공정에 의한 보이드 생성을 관찰하기 위한 공정을 나타낸 도면들.
도 5내지 도 10은 본 발명에 의한 텅스텐 실리사이드 증착공정을 적용한 게이트 전극층 형성공정을 나타낸 도면들.
도 11은 본 발명에 의한 텅스텐 실리사이드 증착공정의 흐름도.
도 12는 본 발명에 의한 텅스텐 실리사이드 증착공정의 전처리 과정의 반응 메카니즘을 설명하기 위한 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 기판 12 : 게이트 산화막
14 : 폴리실리콘층 16 : 텅스텐 실리사이드층
18 : 질화막 20 : 산화막
22 : 보이드
상기 목적을 달성하기 위하여 본 발명의 방법은 CVD 반응챔버 내에서 폴리실리콘이 도포된 웨이퍼 상에 텅스텐 실리사이드 층을 형성함에 있어서, 상기 CVD 반응챔버 내에 3족 또는 5족 수소화합물 가스를 유입하여 상기 폴리 실리콘의 표면을 상기 3족 또는 5족 수소화합물 가스로 전처리한다. 이어서, 상기 CVD 반응챔버 내에 실란소스가스와 텅스텐 소스가스를 유입하여 텅스텐 실리사이드 층을 증착한다.
본 발명에서 3족 또는 5족 수소화합물 가스는 PH3(PHOSPHINE), B2H6(DIBORANE), AsH3 또는 이들의 조합 중 어느 하나를 사용한다. NMOS인 경우에는 5족 수소화합물을 사용하고 PMOS인 경우에는 3족 수소화합물을 사용한다.
여기서, 실란소스가스는 다이클로로실란(SiH2CL2)가스를 사용하고, 텅스텐소스가스는 WF6가스를 사용한다.
따라서, 전처리에 의해 폴리실리콘 표면에 3족 또는 5족 수소화합물이 흡착되어 다음 단계에서 유입되는 DCS와 표면 반응에 의해 클로린(CHLORINE)이 폴리실리콘 층 내에 축적되는 것을 방지한다.
본 발명의 전처리 단계에서 상기 수화물 가스에 He 또는 Ar 등의 불활성 가스를 혼합하여 사용하는 것도 가능하다.
본 발명에서, 수소화합물 가스의 유입시간은 약 1 내지 120초 정도, 유입 유량은 1 내지 500 sccm 정도, 기판 온도는 약 100 내지 700℃ 정도로 유지한다. 바람직하기로는 유입시간은 10초 이상, 유입 유량은 20 내지 200 sccm 정도, 온도는400℃ 이상으로 하는 것이 적당하다.
이어서, 기판이 로딩된 챔버 내에 DCS 가스와 WF6 가스의 혼합비는 초기 텅스텐 실리사이드 핵 생성시에는 약 100:1~500:1 정도, 바람직하기로는 100:1~300:1로 한다. 이 때, DCS로부터 분해된 클로린은 표면에 흡착된 수소기와 반응하여 HCl로 형성되어 제거되므로 폴리실리콘 층 내로 스며드는 것이 억제된다.
여기서, 캐리어 가스로는 아르곤 또는 질소 등의 비활성 가스를 함께 혼합하여 사용하기도 한다. 증착되는 텅스텐 실리사이드의 그레인 사이즈 모디피케이션을 위해 PH3 가스 등을 흘리기도 한다.
다음에 DCS가스와 WF6 가스의 혼합가스를 흘리되 WF6의 양은 늘리고 DCS 양은 줄인다. 그 혼합비율은 10:1~100:1 정도로 한다. 이렇게 함으로써 W/Si의 조성비 조절이 가능하고 W/Si 조성비가 증착된 막질의 두께방향으로 균일한 박막을 제조할 수 있다. 이와 같이, 텅스텐 실리사이드(WSix)의 핵을 형성하는 단계를 거치게 되면 폴리실리콘 위에 텅스텐 실리사이드를 증착할 때, 폴리실리콘 두께의 변동, 대개는 두께 감소를 억제할 수 있다.
상기 증착공정에서 기판온도는 500~700도 정도이고 적당하기로는 570~650도, 압력은 0.5~10토르, 적당하기로는 0.7~9.5토르를 사용한다.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
먼저 본 발명의 이해를 돕기 위하여 종래 기술의 문제점을 도 1을 참조하여 설명하고자 한다.
도 1은 DRAM 장치의 게이트 전극층의 구조를 나타낸다. 게이트 전극층은 기판(10) 상에 게이트 산화막(12), 폴리실리콘 층(14), 텅스텐 실리사이드 층(16), 질화막(18), 산화막(20)을 순차적으로 적층한 다음에 패터닝하여 형성한다. 여기서, 폴리실리콘 층(14)과 텅스텐 실리사이드 층(16)의 이층 구조가 게이트 도전층으로 제공되고 질화막(18)과 산화막(20)의 이층 구조는 마스크층으로 제공된다.
도 1에서, 게이트 전극층의 패터닝 후 재산화(re-oxidation)공정을 수행하게 된다. 이 때, 이전 공정에서 텅스텐 실리사이드 층을 형성하기 위해 사용한 다이클로로실란에 포함된 클로린이 대체적으로 폴리실리콘 층(14) 상부에 축적되고, 재산화 공정 시에 폴리실리콘 층(14)으로부터 텅스텐 실리사이드 층(16)으로 실리콘이 아웃 디퓨션(out-diffusion)되어 보이드(22)가 생성된다. 이 때, 폴리실리콘층 상부에 축적된 클로린이 보이드(22)의 핵 생성을 용이하게 한다.
본 발명에서는 보이드(22) 생성을 확인하기 위하여 도 1에 도시한 바와 같이, 단결정 실리콘 웨이퍼(10) 상에 열산화공정을 진행하여 산화막(12)을 약 100Å 정도 형성한다. 이 후, 도프드 폴리실리콘 층(14)을 저압화상기상증착법(LPCVD)으로 약 1,000Å 정도 형성한다. 이이서, WF6 가스와 DCS 가스의 혼합가스를 유입하여 폴리실리콘 층(14) 상에 텅스텐 실리사이드 층(16)을 형성한다. 이어서, 마스크 층으로 사용하기 위하여 질화막(18) 및 산화막(20)을 약 3,000Å 정도로 형성한다.
이와 같이 형성된 적층 상에 포토레지스트 도포, 노광 현상 과정을 거쳐서 게이트 전극층을 한정하고 건식식각공정으로 하부층을 식각하여 게이트 전극층을 패터닝한다.
도 2에 도시한 바와 같이, 이 후, 약 850℃ 정도로 약 60 내지 100분 정도로O2 분위기에서 산화공정을 진행한다. 산화공정을 진행하면, 게이트 전극층의 측면벽에 열산화막(24)이 형성된다.
이어서, 도 3에 도시한 바와 같이, 습식식각공정을 사용하여 마스크층(18, 20)을 먼저 식각하고 이어서, 도 4에 도시한 바와 같이 텅스텐 실리사이드 층(16)을 선택적으로 식각하여 제거한다.
노출된 폴리실리콘 층(14)의 표면을 SEM/TEM/AFM 등의 분석 방법에 의해 관찰하면 다량의 보이드(22)가 생성되어 있음을 알 수 있었다.
상술한 바와 같이, 종래의 방법은 텅스텐 실리사이드 증착시 초기에 다이클로로실란을 다량으로 유입한 관계로 반응과정에서 생성된 클로린 성분이 대체적으로 폴리실리콘층 상부 내에 축적된다. 후속 공정의 재산화공정시에 텅스텐 실리사이드 층을 통하여 실리콘의 아웃 디퓨젼이 일어나면서 보이드(22)가 생성되게 된다. 이 때, 축적된 클로린이 보이드 핵 생성을 촉진시키는 역할을 하게 되므로 보다 많은 보이드(22)가 생성되게 된다.
이와 같이 폴리실리콘 층(14)에 생성된 보이드는 소자의 신뢰성을 저하시키게 되어 불량 발생의 원인이 되고 수율을 떨어뜨리게 된다.
도 5 내지 도 10을 참조하여 본 발명에 의한 DRAM의 게이트 전극형성 공정을 설명하면 다음과 같다.
도 5를 참조하면, 실리콘 기판(10) 상에 소자분리층을 형성하고 기판(10) 표면에 50 내지 100Å 정도의 게이트 산화막(12)을 형성하고 그 위에 불순물이 도핑된 폴리실리콘 층(14)을 약 1,000Å 두께로 형성한다.
도 6을 참조하면, 이와 같이 폴리실리콘 층(14)이 형성된 웨이퍼를 텅스텐 실리사이드 반응챔버 내에 로딩하여 본 발명에 의한 텅스텐 실리사이드 공정(도 11을 참조하여 후술함)에 의해 텅스텐 실리사이드 층(16)을 폴리실리콘 층(14) 상에 약 1,000Å 두께로 증착한다.
도 7를 참조하면, 텅스텐 실리사이드 층(16) 상에 질화막(18)을 CVD 방법으로 약 1,500Å 두께로 도포하고 그 위에 열산화막(HTO)(20)을 약 500Å 두께로 도포한다. 질화막(18)과 산화막(20)은 후속 셀프 얼라인 콘택(SAC : SELF ALIGN CONTACT) 공정 시 마스크층으로 제공된다.
도 8를 참조하면, 게이트 전극 패턴을 형성하기 위하여 게이트 포토레지스 패턴(30)을 형성한다. 이 게이트 포토레지스트 패턴(30)을 식각 마스크로 사용하여 산화막(20), 질화막(18), 텅스텐 실리사이드(16), 폴리실리콘(14)을 순차적으로 식각하여 도 9의 게이트 패턴을 형성한다.
도 10을 참조하면, 게이트 패턴을 형성한 후에 식각공정에 의해 노출된 실리콘 기판(10) 상의 게이트 산화막(12)이 제거되게 된다. 후속 이온주입 공정, 결함회복이나 GGO(Graded Gate Oxide)을 위하여 재산화공정을 거치게 된다.
도 11를 참조하면, 본 발명에 의한 텅스텐 실리사이드 증착공정은 다음과 같다.
반응챔버 내에 위에퍼를 로딩하고, 반응챔버 내의 압력을 9.5토르로 유지하고 기판의 온도를 610℃로 유지하면서 아르곤 가스 Ar-1 및 Ar-2를 각각 200sccm 유량으로 60초 정도 유입한다(S30).
이어서, 압력 및 온도 조건은 동일 조건으로 유지하면서 PH3 가스를 120 sccm 유량으로 약 60초간 유입한다(S32). 이에 수소화합물이 폴리실리콘 표면에 흡착된다.
다음에, 온도는 동일 조건으로 유지하고 압력은 약 4.5토르로 감압시키고 Ar-1 20sccm, DCS 300sccm, PH3 60sccm의 혼합가스를 약 10초간 유입한다. 이 때, DCS 가스로부터 분해된 클로린은 폴리실리콘 층의 표면에 달라 붙어있는 수소기와 반응하여 HCl로 제거되게 된다(도 12참조). 그러므로, 클로린이 폴리실리콘 내로 축적되는 것을 방지할 수 있다.
이어서, 약 40초간 Ar-1 가스, DCS 가스 및 PH3 가스의 유량은 그대로 유지하면서 WF6 가스의 유량을 1sccm 유입하여 폴리실리콘 층의 표면에 텅스텐 실리사이드 핵을 형성한다(S34). 이 때에도 DCS 가스로부터 분해된 클로린은 폴리실리콘 층의 표면에 흡착된 잔여 수소기와 반응하여 HCl로 제거되게 된다
이어서, Ar-1 150sccm, Ar-2 200sccm, WF6 7sccm, DCS 85sccm의 비율로 약 40초간 유입하여 미리 형성된 텅스텐 실리사이드 핵을 중심으로 텅스텐 실리사이드 층이 표면에 증착되어 성장되게 된다(S36).
다음에 Ar-1 가스 200sccm, Ar-2 가스 200sccm을 5초간 유입하고, 다음 5초간은 가스의 유입없이 대기한다.
상술한 바와 같이 폴리실리콘 층 상에 실리콘 소스로 DCS 가스를 사용하여 텅스텐 실리사이드 증착 시에 폴리실리콘 표면을 PH3 가스로 전처리하는 것이 본 발명의 핵심이다.
이와 같은 재산화 공정 시에 폴리실리콘 층으로부터 텅스텐 실리사이드 층을 통하여 실리콘의 아웃 디퓨션 현상이 발생되어 폴리실리콘층 상부에 보이드가 생성되게 된다. 이 때, 폴리실리콘 층에 클로린이 함유되어 있을 경우에는 클로린이 보이드 핵 생성을 돕게 되므로 보이드 생서을 촉진시키게 된다.
그러나, 상술한 바와 같이 본 발명에서는 수소화합물로 폴리실리콘 층의 표면을 전처리함으로서 클로린이 폴리실리콘층 내로 축적되는 것을 억제시킬 수 있다. 따라서, 보이드 핵 생성을 돕는 클로린 성분이 거의 없기 때문에 재산화공정시 폴리실리콘 층에서 보이드 생성이 억제되게 된다.
재산화공정 이후에는 통상적으로 1차 소스 드레인 이온주입 공정이 진행되고, 게이트 패턴의 측벽에 측벽 스페이서가 형성하고 이를 이온주입 마스크로 사용하여 2차 소스 드레인 이온을 주입하여 LDD(LIGHTLY DOPED DRAIN) 구조의 셀 트랜지스터를 형성하게 된다.
다음 표 1은 상술한 본 발명에 의한 텅스텐 실리사이드 증착 공정의 바람직한 실시예의 공정 조건을 정리한 것이다.
step time(sec) temp(℃) press(torr) GAS FLOW RATE REMARK
WF6(sccm) Ar-1(sccm) DCS(sccm) Ar-2(sccm) PH3(sccm)
1 60 610 9.5 - 200 - 200 -
2 60 610 9.5 - - - - 120 전처리
3 10 610 4.5 - 20 300 - 60
4 40 610 4.5 1 20 300 - 60 핵형성
5 40 610 4.5 7 150 85 200 - 증착
6 5 610 4.5 - 200 - 200 -
7 5 610 4.5 - - - - - 종료
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에서는 폴리실리콘 표면에 DCS 및 WF6 혼합가스를 유입하여 텅스텐 실리사이드를 증착하기 전에 3족 또는 5족 수소화합물 가스로 전처리를 행함으로써, 폴리실리콘 층에 DCS로부터 분해된 클로린이 스며들어 축적되는 것을 억제함으로써 폴리실리콘 층 내의 클로린 농도를 대폭 감소시킬 수 있다.
따라서, 후속 재산화공정시에 축적된 클로린에 의해 폴리실리콘 층에 보이드가 생성되는 것을 억제할 수 있어서 소자의 신뢰성을 향상시킬 수 있다.
또한, 수소화합물 전처리과정을 거침으로써 폴리실리콘 층 내에 3족(PMOS 경우) 또는 5족(NMOS의 경우) 불순물이 확산되는 효과를 얻을 수 있어서 캐리어의 공핍층 두께를 줄일 수 있어서, 소자의 전기적 특성을 향상시킬 수 있다.

Claims (16)

  1. CVD 반응챔버 내에서 불순물이 도핑된 폴리실리콘이 도포된 웨이퍼 상에 텅스텐 실리사이드 층을 형성하는 방법에 있어서,
    상기 CVD 반응챔버 내에 3족 또는 5족 수소화합물 가스를 유입하여 상기 폴리 실리콘의 표면에 상기 3족 또는 5족 수소화합물을 흡착시키는 단계; 및
    상기 CVD 반응챔버 내에 클로린을 함유하는 실란 소스가스와 텅스텐 소스가스를 유입하여 상기 클로린기와 상기 폴리실리콘의 표면에 흡착된 수소화합물의 수소기의 반응에 의해 클로린의 축적을 방지하면서 상기 폴리실리콘 표면에 텅스텐 실리사이드 층을 증착하는 단계를 구비한 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  2. 제 1 항에 있어서,
    상기 실란 소스가스는 다이클로로실란(SiH2Cl2) 가스인 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  3. 제 2 항에 있어서,
    상기 텅스텐 소스가스는 텅스텐 헥사 플루오라이드(WF6) 가스인 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  4. 제 1 항에 있어서,
    상기 3족 또는 5족 수소화합물 가스는 PH3, B2H6, AsH3 또는 이들의 조합 중어느 하나 인 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  5. 제 1 항에 있어서,
    상기 전처리 단계에서 상기 수소화합물 가스에 He 또는 Ar 등의 불활성 가스를 혼합하여 사용하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  6. 제 1 항에 있어서,
    상기 CVD 반응챔버 내에 상기 수소화합물 가스의 유입은 약 1 내지 120초 정도 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  7. 제 1 항에 있어서,
    상기 CVD 반응챔버 내에 상기 수소화합물 가스의 유입은 10초 이상 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  8. 제 1 항에 있어서,
    상기 CVD 반응챔버 내에 유입되는 수소화합물 가스의 용적은 약 1 내지 500 sccm 인 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  9. 제 1 항에 있어서,
    상기 CVD 반응챔버 내에 유입되는 수소화합물 가스의 용적은 약 20 내지 200sccm 정도인 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  10. 제 1 항에 있어서,
    상기 CVD 반응챔버 내에 수소화합물 가스의 유입시 상기 웨이퍼의 온도는 약 100 내지 700℃로 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  11. 제 1 항에 있어서,
    상기 CVD 반응챔버 내에 수소화합물 가스의 유입시 상기 웨이퍼의 온도는 약 400 ℃ 이상으로 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  12. CVD 반응챔버 내에서 불순물이 도핑된 폴리실리콘이 도포된 웨이퍼 상에 텅스텐 실리사이드 층을 형성하는 방법에 있어서,
    상기 CVD 반응챔버 내에 3족 또는 5족 수소화합물 가스를 유입하여 상기 폴리 실리콘의 표면에 상기 3족 또는 5족 수소화합물을 흡착시키는 단계;
    상기 흡착단계와 동일 온도조건을 유지하면서 압력은 감압한 상태에서 상기 수소화합물 가스의 유입량은 줄이면서 다이클로로실란 가스를 유입하는 단계;
    상기 수소기와 클로린기의 반응이 일어나는 단계와 동일한 조건을 유지하면서 상기 다이클로로실란 가스와 텅스텐 소스가스를 부피비 100 : 1 내지 500 : 1 정도로 유지되도록 텅스텐 소스가스를 유입하여 텅스텐실리사이드 핵을 형성하는 단계; 및
    상기 핵 형성단계의 온도와 압력조건을 동일하게 유지하면서 상기 수소화합물 가스의 유입을 차단하고 부피비가 10 : 1 내지 100 : 1 정도로 되도록 상기 다이클로로실란 가스와 텅스텐 소스가스를 유입하여 텅스텐 실리사이드층을 증착하는 단계를 구비한 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  13. 제 12 항에 있어서,
    상기 CVD 반응챔버 내에 웨이퍼 온도는 약 500 내지 700 ℃로 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  14. 제 12 항에 있어서,
    상기 CVD 반응챔버 내에 웨이퍼 온도는 약 570 내지 610 ℃로 균일하게 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  15. 제 12 항에 있어서,
    상기 CVD 반응챔버 내에 수소화합물 가스의 유입시 챔버의 압력은 상기 텅스텐 실리사이드 핵생성 및 증착단계시의 챔버 압력보다 높게 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
  16. 제 12 항에 있어서,
    상기 CVD 반응챔버 내에 수소화합물 가스의 유입시간은 대략 10초 이상 유지하는 것을 특징으로 하는 텅스텐 실리사이드 형성방법.
KR10-2001-0005513A 2001-02-06 2001-02-06 텅스텐 실리사이드 형성방법 KR100430473B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0005513A KR100430473B1 (ko) 2001-02-06 2001-02-06 텅스텐 실리사이드 형성방법
TW090126681A TW594836B (en) 2001-02-06 2001-10-29 Method for depositing a tungsten silicide layer
US10/039,165 US6534400B2 (en) 2001-02-06 2002-01-03 Method for depositing a tungsten silicide layer
JP2002022581A JP3801923B2 (ja) 2001-02-06 2002-01-30 タングステンシリサイド形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0005513A KR100430473B1 (ko) 2001-02-06 2001-02-06 텅스텐 실리사이드 형성방법

Publications (2)

Publication Number Publication Date
KR20020065144A KR20020065144A (ko) 2002-08-13
KR100430473B1 true KR100430473B1 (ko) 2004-05-10

Family

ID=19705363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0005513A KR100430473B1 (ko) 2001-02-06 2001-02-06 텅스텐 실리사이드 형성방법

Country Status (4)

Country Link
US (1) US6534400B2 (ko)
JP (1) JP3801923B2 (ko)
KR (1) KR100430473B1 (ko)
TW (1) TW594836B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447031B1 (ko) * 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
DE10134461B4 (de) * 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
JPWO2011013811A1 (ja) * 2009-07-31 2013-01-10 株式会社アルバック 半導体装置の製造装置及び半導体装置の製造方法
KR101604054B1 (ko) * 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476759A (en) * 1987-09-17 1989-03-22 Seiko Instr & Electronics Tungsten silicide film and manufacture thereof
JPH05182925A (ja) * 1991-12-30 1993-07-23 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
KR19990002649A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 제조 방법
JPH11200050A (ja) * 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
KR20010004418A (ko) * 1999-06-28 2001-01-15 김영환 반도체메모리장치의 워드라인 형성방법
KR20020032168A (ko) * 2000-10-26 2002-05-03 윤종용 텅스텐 실리사이드층 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
JP2000150416A (ja) * 1998-09-01 2000-05-30 Tokyo Electron Ltd タングステンシリサイド膜及びその成膜方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476759A (en) * 1987-09-17 1989-03-22 Seiko Instr & Electronics Tungsten silicide film and manufacture thereof
JPH05182925A (ja) * 1991-12-30 1993-07-23 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
KR19990002649A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 제조 방법
JPH11200050A (ja) * 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
KR20010004418A (ko) * 1999-06-28 2001-01-15 김영환 반도체메모리장치의 워드라인 형성방법
KR20020032168A (ko) * 2000-10-26 2002-05-03 윤종용 텅스텐 실리사이드층 형성 방법

Also Published As

Publication number Publication date
US20020137315A1 (en) 2002-09-26
KR20020065144A (ko) 2002-08-13
TW594836B (en) 2004-06-21
JP3801923B2 (ja) 2006-07-26
JP2002280326A (ja) 2002-09-27
US6534400B2 (en) 2003-03-18

Similar Documents

Publication Publication Date Title
KR102197537B1 (ko) 표면 조성을 제어함에 의한 텅스텐 성장 조정
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US6511900B2 (en) Boron incorporated diffusion barrier material
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US5940733A (en) Method of making polysilicon/tungsten silicide multilayer composite on an integrated circuit structure
US9275865B2 (en) Plasma treatment of film for impurity removal
US7411254B2 (en) Semiconductor substrate
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
US7678298B2 (en) Tantalum carbide nitride materials by vapor deposition processes
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
KR100430473B1 (ko) 텅스텐 실리사이드 형성방법
US6797559B2 (en) Method of fabricating semiconductor device having metal conducting layer
JPH07180058A (ja) 窒化タングステン膜の形成方法
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR100604672B1 (ko) 하프늄질화막을 구비한 캐패시터 및 그 제조 방법
KR100341247B1 (ko) 반도체소자의제조방법
KR101070312B1 (ko) 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법
KR100575866B1 (ko) 플라즈마 질화 공정에 의한 텅스텐-폴리사이드와 비트라인 텅스텐폴리사이드간의 콘택방법
KR20010008583A (ko) 반도체소자의 금속 게이트전극 형성방법
KR20080057086A (ko) 반도체 소자의 비트 라인 제조 방법
KR20070003066A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee