JPH05182925A - 半導体装置の製造方法及び半導体装置の製造装置 - Google Patents
半導体装置の製造方法及び半導体装置の製造装置Info
- Publication number
- JPH05182925A JPH05182925A JP36052491A JP36052491A JPH05182925A JP H05182925 A JPH05182925 A JP H05182925A JP 36052491 A JP36052491 A JP 36052491A JP 36052491 A JP36052491 A JP 36052491A JP H05182925 A JPH05182925 A JP H05182925A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- semiconductor device
- poly
- manufacturing
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 酸素や炭素などの不純物の混入が抑制された
ポリサイド構造が得られ、密着性良好で、低抵抗、かつ
良好な形状のゲートを得ることができる半導体装置の製
造方法及び製造装置の提供。 【構成】 半導体基板１上にＷＳｉｘ等の高融点金属シ
リサイド５を堆積する工程を有する半導体装置の製造の
際、高融点金属シリサイド５を堆積する直前に、ポリＳ
ｉ等の被堆積部４に、２以上の工程を備えたプラズマド
ライ前処理、例えば、最初の工程として、ＣＦ系等の堆
積性のガスを用いた処理を行い（図１（ａ））、最終の
工程として、Ｈやハロゲン系の被堆積部表面を安定化す
るガスを用いた処理を行う（図１（ｂ））。
ポリサイド構造が得られ、密着性良好で、低抵抗、かつ
良好な形状のゲートを得ることができる半導体装置の製
造方法及び製造装置の提供。 【構成】 半導体基板１上にＷＳｉｘ等の高融点金属シ
リサイド５を堆積する工程を有する半導体装置の製造の
際、高融点金属シリサイド５を堆積する直前に、ポリＳ
ｉ等の被堆積部４に、２以上の工程を備えたプラズマド
ライ前処理、例えば、最初の工程として、ＣＦ系等の堆
積性のガスを用いた処理を行い（図１（ａ））、最終の
工程として、Ｈやハロゲン系の被堆積部表面を安定化す
るガスを用いた処理を行う（図１（ｂ））。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、及び半導体装置の製造装置に関する。
法、及び半導体装置の製造装置に関する。
【０００２】
【従来の技術】半導体装置の微細化・高集積化、例えば
ＬＳＩの高集積化に伴い、従来のポリＳｉゲートではゲ
ートの配線抵抗がトランジスターの動作スピードに影響
を及ぼすレベルにまで達している。そこで、ポリＳｉ
と、高融点金属シリサイド、例えばタングステンシリサ
イド（ＷＳｉｘ）とを二層にしてゲートの配線抵抗を下
げるいわゆるポリサイド構造が創案された。
ＬＳＩの高集積化に伴い、従来のポリＳｉゲートではゲ
ートの配線抵抗がトランジスターの動作スピードに影響
を及ぼすレベルにまで達している。そこで、ポリＳｉ
と、高融点金属シリサイド、例えばタングステンシリサ
イド（ＷＳｉｘ）とを二層にしてゲートの配線抵抗を下
げるいわゆるポリサイド構造が創案された。
【０００３】通常の高融点金属シリサイドは、プロセス
経過後で従来のポリＳｉの約１０倍の導電率を有してい
るので、ポリサイド構造のゲートは、トランジスターの
動作スピードの向上に有利である。
経過後で従来のポリＳｉの約１０倍の導電率を有してい
るので、ポリサイド構造のゲートは、トランジスターの
動作スピードの向上に有利である。
【０００４】ポリサイド構造は、例えば、図４に示す工
程で形成される。図４（ａ）に示すシリコン等の基板１
（ロコス４を有する）の表面を酸化してゲート酸化膜２
を形成し、この上にゲート電極形成用のポリＳｉ（ここ
では不純物をドープされたポリＳｉ）を形成し（図４
（ｂ））、これを被堆積部３として高融点金属シリサイ
ド５であるＷＳｉｘを形成する（図４（ｃ））。このポ
リＳｉとＷＳｉｘとをパターニングして、ゲート電極を
得る。
程で形成される。図４（ａ）に示すシリコン等の基板１
（ロコス４を有する）の表面を酸化してゲート酸化膜２
を形成し、この上にゲート電極形成用のポリＳｉ（ここ
では不純物をドープされたポリＳｉ）を形成し（図４
（ｂ））、これを被堆積部３として高融点金属シリサイ
ド５であるＷＳｉｘを形成する（図４（ｃ））。このポ
リＳｉとＷＳｉｘとをパターニングして、ゲート電極を
得る。
【０００５】しかし、従来はポリＳｉと高融点金属シリ
サイド（例えばタングステンシリサイド）を堆積する装
置がそれぞれ別のものであるため、ポリＳｉをＣＶＤ後
に大気にさらすことによって、ポリＳｉ表面に自然酸化
膜が生じてしまう。これは、例えば希弗酸によるディッ
プ処理を行っても、その後の流水、大気暴露などによっ
て自然酸化膜は再成長してしまう。この上にタングステ
ンシリサイドを堆積すると、このポリＳｉ上に成長した
自然酸化膜のため、以下に列挙する問題点を生じる。
サイド（例えばタングステンシリサイド）を堆積する装
置がそれぞれ別のものであるため、ポリＳｉをＣＶＤ後
に大気にさらすことによって、ポリＳｉ表面に自然酸化
膜が生じてしまう。これは、例えば希弗酸によるディッ
プ処理を行っても、その後の流水、大気暴露などによっ
て自然酸化膜は再成長してしまう。この上にタングステ
ンシリサイドを堆積すると、このポリＳｉ上に成長した
自然酸化膜のため、以下に列挙する問題点を生じる。
【０００６】タングステンシリサイドと下地のポリＳ
ｉとの密着性が悪化する。このため、図５（Ａ）に示す
ように、アニールまたは酸化後、ＷＳｉｘの剥がれ２１
が生ずることがある。
ｉとの密着性が悪化する。このため、図５（Ａ）に示す
ように、アニールまたは酸化後、ＷＳｉｘの剥がれ２１
が生ずることがある。
【０００７】熱処理後もタングステンシリサイド中の
過剰Ｓｉの析出が十分に行われず、その結果、ＷＳｉｘ
の結晶成長が抑制されるため、ポリサイド・ゲートの熱
処理後の抵抗値が十分に下がらない。
過剰Ｓｉの析出が十分に行われず、その結果、ＷＳｉｘ
の結晶成長が抑制されるため、ポリサイド・ゲートの熱
処理後の抵抗値が十分に下がらない。
【０００８】ポリサイド・ゲートを酸化した場合、下
地ポリＳｉからのＳｉの供給がスムースに行われないた
めタングステンが先に酸化されてしまい、例えば図５
（Ａ）に符号２２で示す位置でＷＯ3 などのタングステ
ンの酸化物が形成されてしまう。この物質は揮発性であ
るためポリサイド・ゲートの表面側に荒れ２３が生じ、
あるいはまた、剥がれが生じやすくなる。
地ポリＳｉからのＳｉの供給がスムースに行われないた
めタングステンが先に酸化されてしまい、例えば図５
（Ａ）に符号２２で示す位置でＷＯ3 などのタングステ
ンの酸化物が形成されてしまう。この物質は揮発性であ
るためポリサイド・ゲートの表面側に荒れ２３が生じ、
あるいはまた、剥がれが生じやすくなる。
【０００９】ポリサイド・ゲートを加工するときにＷ
Ｓｉｘ／ポリＳｉ界面に難エッチ層を生じているため、
ポリサイドの加工形状が悪化しやすい。例えば図５
（Ｂ）に示すように、界面にくびれ２４が生じたりす
る。
Ｓｉｘ／ポリＳｉ界面に難エッチ層を生じているため、
ポリサイドの加工形状が悪化しやすい。例えば図５
（Ｂ）に示すように、界面にくびれ２４が生じたりす
る。
【００１０】加えて例えば、ジクロルシラン還元のプロ
セスでタングステンシリサイドを堆積する場合において
は、このプロセスは、下地基板の表面状態に応じて非常
に敏感に初期ＷＳｉｘ核の生成密度や成長過程が変化す
るため、基板表面の自然酸化膜の成長によりタングステ
ンシリサイドのＣＶＤの再現性が得られにくくなってし
まう。
セスでタングステンシリサイドを堆積する場合において
は、このプロセスは、下地基板の表面状態に応じて非常
に敏感に初期ＷＳｉｘ核の生成密度や成長過程が変化す
るため、基板表面の自然酸化膜の成長によりタングステ
ンシリサイドのＣＶＤの再現性が得られにくくなってし
まう。
【００１１】この問題の解決のため、ポリＳｉ表面の自
然酸化膜を効果的に除去する方法が幾つか考えられてい
る。それは例えば以下の技術である。
然酸化膜を効果的に除去する方法が幾つか考えられてい
る。それは例えば以下の技術である。
【００１２】（ａ）Ｉｎ−ｓｉｔｕの（真空を破らない
状態での連続の）ドライ前処理（通常はエッチングガス
にプラズマを印加する処理）により、ポリＳｉ表面の自
然酸化膜を除去する。
状態での連続の）ドライ前処理（通常はエッチングガス
にプラズマを印加する処理）により、ポリＳｉ表面の自
然酸化膜を除去する。
【００１３】（ｂ）無水ＨＦなどのケミカル・エッチン
グをＩｎ−ｓｉｔｕで用いてポリＳｉ表面の自然酸化膜
を除去する。
グをＩｎ−ｓｉｔｕで用いてポリＳｉ表面の自然酸化膜
を除去する。
【００１４】しかし、（ａ）の方法を用いた場合、例え
ばＮＦ3 ＋Ｈ2 などのガス系を用いれば下地のポリＳｉ
と自然酸化膜との選択比がとりにくく、またＣＦ4 やＣ
2 Ｆ6 などのガス系を用いたときはポリＳｉ表面にＣ
（炭素）などの不純物が残留し、次に続くタングステン
シリサイドＣＶＤのプロセスに大きく影響を及ぼしてい
た。特にＣの不純物が残留した場合、ジクロルシラン還
元のＷＳｉｘは初期生長時の核密度が少ないためアニー
ル後においても結晶が成長せず、抵抗率が大きくなって
しまう（これについては、第２８回応用物理学連合講演
予稿集３０ａ−Ｗ−２の小松ら「ＤＣＳ−ＷＳｉｘ膜質
に及ぼす真空度の影響」（１９９１年３月）参照）。ま
た、（ｂ）の方法では、ガスの経路に、無水ＨＦなどの
腐食性のガスに対して耐性のあるモネル合金などの材料
を用いなければならず、かつ水分が混入した場合はＨＦ
の腐食性が著しく増大するため装置内部を完全に無水化
し更にプロセス・ガスを高純度化しなければならないた
め、実際には高価な装置となる。
ばＮＦ3 ＋Ｈ2 などのガス系を用いれば下地のポリＳｉ
と自然酸化膜との選択比がとりにくく、またＣＦ4 やＣ
2 Ｆ6 などのガス系を用いたときはポリＳｉ表面にＣ
（炭素）などの不純物が残留し、次に続くタングステン
シリサイドＣＶＤのプロセスに大きく影響を及ぼしてい
た。特にＣの不純物が残留した場合、ジクロルシラン還
元のＷＳｉｘは初期生長時の核密度が少ないためアニー
ル後においても結晶が成長せず、抵抗率が大きくなって
しまう（これについては、第２８回応用物理学連合講演
予稿集３０ａ−Ｗ−２の小松ら「ＤＣＳ−ＷＳｉｘ膜質
に及ぼす真空度の影響」（１９９１年３月）参照）。ま
た、（ｂ）の方法では、ガスの経路に、無水ＨＦなどの
腐食性のガスに対して耐性のあるモネル合金などの材料
を用いなければならず、かつ水分が混入した場合はＨＦ
の腐食性が著しく増大するため装置内部を完全に無水化
し更にプロセス・ガスを高純度化しなければならないた
め、実際には高価な装置となる。
【００１５】
【発明の目的】本発明は、上記問題点を解決して、酸素
や炭素などの不純物の混入が抑制されたポリサイド構造
が得られ、密着性良好で、低抵抗、かつ良好な形状のゲ
ートを得ることができる半導体装置の製造方法及び製造
装置を提供せんとするものである。
や炭素などの不純物の混入が抑制されたポリサイド構造
が得られ、密着性良好で、低抵抗、かつ良好な形状のゲ
ートを得ることができる半導体装置の製造方法及び製造
装置を提供せんとするものである。
【００１６】
【問題点を解決するための手段】本出願の請求項１の発
明は、半導体基板上に高融点金属シリサイドを堆積する
工程を有する半導体装置の製造方法において、高融点金
属シリサイドを堆積する直前に、被堆積部に、２以上の
工程を備えたプラズマドライ前処理を行うことを特徴と
する半導体装置の製造方法であって、これにより上記目
的を達成するものである。
明は、半導体基板上に高融点金属シリサイドを堆積する
工程を有する半導体装置の製造方法において、高融点金
属シリサイドを堆積する直前に、被堆積部に、２以上の
工程を備えたプラズマドライ前処理を行うことを特徴と
する半導体装置の製造方法であって、これにより上記目
的を達成するものである。
【００１７】本出願の請求項２の発明は、プラズマドラ
イ前処理の最初の工程として、堆積性のガスを用いた処
理を行い、最終の工程として、被堆積部表面を安定化す
るガスを用いた処理を行うことを特徴とする請求項１に
記載の半導体装置の製造方法であって、これにより上記
目的を達成するものである。堆積性のガスとしては、Ｃ
Ｆ4 やＣ2 Ｆ6 などの炭素とフッ素とを構成元素として
有するガスや、あるいは更に水素を構成元素とするガス
であって、下地のポリＳｉ等と選択比のとれるガスを好
ましく用いることができる。被堆積部を安定化するガス
としては、Ｆ2 やＨ2 やＮＦ3 、あるいはこれらの混合
ガスなど、ポリＳｉ等の下地の表面に結合して、この表
面を安定化（パシベート）するガスを好ましく用いるこ
とができる。
イ前処理の最初の工程として、堆積性のガスを用いた処
理を行い、最終の工程として、被堆積部表面を安定化す
るガスを用いた処理を行うことを特徴とする請求項１に
記載の半導体装置の製造方法であって、これにより上記
目的を達成するものである。堆積性のガスとしては、Ｃ
Ｆ4 やＣ2 Ｆ6 などの炭素とフッ素とを構成元素として
有するガスや、あるいは更に水素を構成元素とするガス
であって、下地のポリＳｉ等と選択比のとれるガスを好
ましく用いることができる。被堆積部を安定化するガス
としては、Ｆ2 やＨ2 やＮＦ3 、あるいはこれらの混合
ガスなど、ポリＳｉ等の下地の表面に結合して、この表
面を安定化（パシベート）するガスを好ましく用いるこ
とができる。
【００１８】本出願の請求項３の発明は、半導体基板上
に高融点金属シリサイドを堆積する工程を有して半導体
装置を製造する半導体装置の製造装置において、高融点
金属シリサイドを堆積する直前に、被堆積部に、プラズ
マドライ前処理の最初の工程である堆積性のガスを用い
た処理を行う処理チェンバーと、最終の工程である被堆
積部表面を安定化するガスを用いた処理を行う処理チェ
ンバーとを備え、両チェンバーは連続プロセスで処理を
行う構成としたことを特徴とする半導体装置の製造装置
であって、これにより上記目的を達成するものである。
に高融点金属シリサイドを堆積する工程を有して半導体
装置を製造する半導体装置の製造装置において、高融点
金属シリサイドを堆積する直前に、被堆積部に、プラズ
マドライ前処理の最初の工程である堆積性のガスを用い
た処理を行う処理チェンバーと、最終の工程である被堆
積部表面を安定化するガスを用いた処理を行う処理チェ
ンバーとを備え、両チェンバーは連続プロセスで処理を
行う構成としたことを特徴とする半導体装置の製造装置
であって、これにより上記目的を達成するものである。
【００１９】
【作用】本出願の請求項１の発明は、半導体基板上に高
融点金属シリサイドを堆積する際、堆積の直前に、被堆
積部に、２以上の工程を備えたプラズマドライ前処理を
行うので、２以上の各々の工程で最適な処理を行い、こ
れによって安定した酸化膜除去を実現できる。例えば、
第１の工程で酸化膜除去のためのエッチング処理を行
い、第２の工程で、第１の工程での影響を除く処理、な
いしは酸化膜が更に成長することを抑制する処理を行う
構成にすることにより、上記目的を達成した半導体装置
を得ることができる。
融点金属シリサイドを堆積する際、堆積の直前に、被堆
積部に、２以上の工程を備えたプラズマドライ前処理を
行うので、２以上の各々の工程で最適な処理を行い、こ
れによって安定した酸化膜除去を実現できる。例えば、
第１の工程で酸化膜除去のためのエッチング処理を行
い、第２の工程で、第１の工程での影響を除く処理、な
いしは酸化膜が更に成長することを抑制する処理を行う
構成にすることにより、上記目的を達成した半導体装置
を得ることができる。
【００２０】本出願の請求項２の発明は、プラズマドラ
イ前処理の最初の工程として、フレオン系のガス等の堆
積性のガスを用いた処理を行い、これによって表面の酸
化膜を除去し、最終の工程として、被堆積部表面を安定
化するガスを用いた処理を行って、表面を安定化し、自
然酸化膜の再成長や、堆積性のガスと再吸着を抑止する
ので、均一性・再現性にすぐれた安定な構造を得ること
が可能となる。
イ前処理の最初の工程として、フレオン系のガス等の堆
積性のガスを用いた処理を行い、これによって表面の酸
化膜を除去し、最終の工程として、被堆積部表面を安定
化するガスを用いた処理を行って、表面を安定化し、自
然酸化膜の再成長や、堆積性のガスと再吸着を抑止する
ので、均一性・再現性にすぐれた安定な構造を得ること
が可能となる。
【００２１】本出願の請求項３の発明は、プラズマドラ
イ前処理の最初の工程である堆積性のガスを用いた処理
を行う処理チェンバーと、最終の工程である被堆積部表
面を安定化するガスを用いた処理を行う処理チェンバー
とを備え、両チェンバーは連続プロセスで処理を行う構
成としたので、上記製造方法を容易かつ生産性高く実現
して、良好な半導体装置を得ることができる。
イ前処理の最初の工程である堆積性のガスを用いた処理
を行う処理チェンバーと、最終の工程である被堆積部表
面を安定化するガスを用いた処理を行う処理チェンバー
とを備え、両チェンバーは連続プロセスで処理を行う構
成としたので、上記製造方法を容易かつ生産性高く実現
して、良好な半導体装置を得ることができる。
【００２２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定されるものではない。
て説明する。但し当然のことではあるが、本発明は以下
の実施例により限定されるものではない。
【００２３】実施例１ この実施例は、本発明を、１６メガビットクラスのＳＲ
ＡＭ等の高度に集積化した半導体装置の製造に具体化し
たものである。
ＡＭ等の高度に集積化した半導体装置の製造に具体化し
たものである。
【００２４】本実施例は、図２（ａ）に示したような半
導体基板１（ここではＳｉ基板）に、被堆積部３となる
ここではポリＳｉ層を形成して図２（ｂ）の構造とし、
この上に図２（ｃ）に示すように高融点金属シリサイド
５（ここではタングステンシリサイドＷＳｉｘ）を堆積
する工程を有する半導体装置の製造方法において、高融
点金属シリサイドを堆積する直前に、被堆積部３に、２
以上の工程を備えたプラズマドライ前処理を行うもので
ある。ここでは２工程の前処理を行い、各工程後の被堆
積部３の表面状態を模式的に示したのが、図１（ａ）及
び（ｂ）である。
導体基板１（ここではＳｉ基板）に、被堆積部３となる
ここではポリＳｉ層を形成して図２（ｂ）の構造とし、
この上に図２（ｃ）に示すように高融点金属シリサイド
５（ここではタングステンシリサイドＷＳｉｘ）を堆積
する工程を有する半導体装置の製造方法において、高融
点金属シリサイドを堆積する直前に、被堆積部３に、２
以上の工程を備えたプラズマドライ前処理を行うもので
ある。ここでは２工程の前処理を行い、各工程後の被堆
積部３の表面状態を模式的に示したのが、図１（ａ）及
び（ｂ）である。
【００２５】本実施例は特に請求項２の発明を適用し、
プラズマドライ前処理の最初の工程として、堆積性のガ
スを用いた処理（ここではＣ2 Ｆ6 などのフレオン系の
ガスを用いたドライ前処理）を行い、最終の工程とし
て、被堆積部表面を安定化するガス（ここではＨ2 ＋Ｆ
2 の混合ガス等、ＨやＦを含むガスを用いたドライ前処
理）を行った。
プラズマドライ前処理の最初の工程として、堆積性のガ
スを用いた処理（ここではＣ2 Ｆ6 などのフレオン系の
ガスを用いたドライ前処理）を行い、最終の工程とし
て、被堆積部表面を安定化するガス（ここではＨ2 ＋Ｆ
2 の混合ガス等、ＨやＦを含むガスを用いたドライ前処
理）を行った。
【００２６】本実施例の構成、及び作用は、原理的に略
述すると、次のとおりである。
述すると、次のとおりである。
【００２７】まず初めにＣ2 Ｆ6 などのフレオン系のガ
スを用いたドライ前処理により、基板１であるＳｉとの
選択比をある程度（〜２以上）とって、自然酸化膜をエ
ッチングする。
スを用いたドライ前処理により、基板１であるＳｉとの
選択比をある程度（〜２以上）とって、自然酸化膜をエ
ッチングする。
【００２８】次にＨやＦを含むガス（例えばＨ2 ＋Ｆ2
の混合ガス）を用いたドライ前処理を行い、被堆積部３
であるＳｉ表面の活性な結合手を水素（Ｈ）やフッ素
（Ｆ）などの一結合手の原子で終端し（ターミネート
し）、不活性化することにより、数Ｐａ程度の真空中下
での自然酸化膜の再成長や残留ガスの再吸着を抑止し、
高融点金属シリサイド５であるＷＳｉｘを成長させる
（ＨやＦによる表面不活性化の作用については、Ｅｘｔ
ｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２２
ｎｄ（１９９０ Ｉｎｔｅｒｎａｔｉｏｎａｌ）Ｃｏｎ
ｆｅｒｅｎｃｅ ｏｎＳｏｌｉｄ Ｓｔａｔｅ Ｄｅｖ
ｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｓｅｎｄａ
ｉ，１９９０ ｐｐ．１０７１−１０７４のＴ．Ｓｕｎ
ａｄａ，“Ｔｈｅ Ｒｏｌｅ ｏｆ Ｆｌｕｏｒｉｎｅ
Ｔｅｒｍｉｎａｔｉｏｎ ｉｎ ｔｈｅ Ｃｈｅｍｉ
ｃａｌ Ｓｔａｂｉｌｉｔｙ ｏｆ ＨＦ−Ｔｒｅａｔ
ｅｄ Ｓｉ Ｓｕｒｆａｃｅｓ”参照）。
の混合ガス）を用いたドライ前処理を行い、被堆積部３
であるＳｉ表面の活性な結合手を水素（Ｈ）やフッ素
（Ｆ）などの一結合手の原子で終端し（ターミネート
し）、不活性化することにより、数Ｐａ程度の真空中下
での自然酸化膜の再成長や残留ガスの再吸着を抑止し、
高融点金属シリサイド５であるＷＳｉｘを成長させる
（ＨやＦによる表面不活性化の作用については、Ｅｘｔ
ｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ２２
ｎｄ（１９９０ Ｉｎｔｅｒｎａｔｉｏｎａｌ）Ｃｏｎ
ｆｅｒｅｎｃｅ ｏｎＳｏｌｉｄ Ｓｔａｔｅ Ｄｅｖ
ｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，Ｓｅｎｄａ
ｉ，１９９０ ｐｐ．１０７１−１０７４のＴ．Ｓｕｎ
ａｄａ，“Ｔｈｅ Ｒｏｌｅ ｏｆ Ｆｌｕｏｒｉｎｅ
Ｔｅｒｍｉｎａｔｉｏｎ ｉｎ ｔｈｅ Ｃｈｅｍｉ
ｃａｌ Ｓｔａｂｉｌｉｔｙ ｏｆ ＨＦ−Ｔｒｅａｔ
ｅｄ Ｓｉ Ｓｕｒｆａｃｅｓ”参照）。
【００２９】被堆積部３であるポリＳｉ表面に自然酸化
膜が成長していると、この部分でタングステンの核生成
密度が低下し、ジクロルシラン還元でＷＳｉｘを成長さ
せた時に膜表面がスムースで低抵抗な膜が堆積できな
い。これはＳｉＯ2 表面の吸着サイト（即ち核形成密
度）が少ないことによる。しかし、図１（ｂ）に示すよ
うに、ＨやＦで終端されたポリＳｉ表面ではこの部分が
反応ガスの吸着サイトとなり得るため、ポリＳｉ表面に
は多数の吸着サイトができ、面内均一性・再現性に優れ
たＣＶＤを行うことができる。
膜が成長していると、この部分でタングステンの核生成
密度が低下し、ジクロルシラン還元でＷＳｉｘを成長さ
せた時に膜表面がスムースで低抵抗な膜が堆積できな
い。これはＳｉＯ2 表面の吸着サイト（即ち核形成密
度）が少ないことによる。しかし、図１（ｂ）に示すよ
うに、ＨやＦで終端されたポリＳｉ表面ではこの部分が
反応ガスの吸着サイトとなり得るため、ポリＳｉ表面に
は多数の吸着サイトができ、面内均一性・再現性に優れ
たＣＶＤを行うことができる。
【００３０】次に、具体的な実施例の構成を説明する。
この例は、大気中にて半導体ウェハー搬送をする場合で
あり、自然酸化膜がウェハーに生ずる場合である。
この例は、大気中にて半導体ウェハー搬送をする場合で
あり、自然酸化膜がウェハーに生ずる場合である。
【００３１】図２（ａ）に示すように、半導体基板１上
に素子分離領域４を形成した後、ゲート酸化膜２を成長
させ更にその上にＤｏｐｅｄ Ｐｏｌｙ Ｓｉを形成し
て被堆積部３とし、図２（ｂ）の構造を得る。
に素子分離領域４を形成した後、ゲート酸化膜２を成長
させ更にその上にＤｏｐｅｄ Ｐｏｌｙ Ｓｉを形成し
て被堆積部３とし、図２（ｂ）の構造を得る。
【００３２】次に被堆積部３であるＤｏｐｅｄ Ｐｏｌ
ｙ Ｓｉ上の自然酸化膜を、一度希弗酸溶液にてライト
・エッチングした後、例えば以下に記すような条件で
の、マルチ・ステップのドライ前処理を施す。 第１ステップ：Ｃ2 Ｆ6 ２１ｓｃｃｍ、１３Ｐａ（１
００ｍＴ）、７０Ｗ、６０秒 第２ステップ：ＮＦ3 ／Ｈ2 ＝１０／５０ｓｃｃｍ、７
Ｐａ（５０ｍＴ）、９０Ｗ、６０秒
ｙ Ｓｉ上の自然酸化膜を、一度希弗酸溶液にてライト
・エッチングした後、例えば以下に記すような条件で
の、マルチ・ステップのドライ前処理を施す。 第１ステップ：Ｃ2 Ｆ6 ２１ｓｃｃｍ、１３Ｐａ（１
００ｍＴ）、７０Ｗ、６０秒 第２ステップ：ＮＦ3 ／Ｈ2 ＝１０／５０ｓｃｃｍ、７
Ｐａ（５０ｍＴ）、９０Ｗ、６０秒
【００３３】続いてドライ前処理装置からウェハーを取
り出し、大気中を速やか（３０分以内）に搬送し（好ま
しくは水分濃度を十分低下させた大気中、例えば１％Ｒ
Ｈ以下の大気中で）ＣＶＤ装置に移し、ジクロルシラン
還元にてＷＳｉｘを堆積させる。条件は、例えば以下の
通りとする。 ＷＦ6 ／ＳｉＨ2 Ｃｌ2 ／Ａｒ＝２．５／１５０／１００、 ６８０℃、４０Ｐａ（３００ｍＴ）
り出し、大気中を速やか（３０分以内）に搬送し（好ま
しくは水分濃度を十分低下させた大気中、例えば１％Ｒ
Ｈ以下の大気中で）ＣＶＤ装置に移し、ジクロルシラン
還元にてＷＳｉｘを堆積させる。条件は、例えば以下の
通りとする。 ＷＦ6 ／ＳｉＨ2 Ｃｌ2 ／Ａｒ＝２．５／１５０／１００、 ６８０℃、４０Ｐａ（３００ｍＴ）
【００３４】これにより、性能の良好なポリサイド構造
を、再現性良く得ることができた。本実施例によれば以
下に述べる効果が得られる。
を、再現性良く得ることができた。本実施例によれば以
下に述べる効果が得られる。
【００３５】（ａ）ＷＳｉｘとポリＳｉとの界面に酸素
や炭素などの大気成分に関係する不純物の混入が抑制さ
れたタングステン・ポリサイドゲートが作製できる。そ
の結果、以下の効果がもたらされる。 熱処理後タングステン・シリサイド中の過剰Ｓｉが十
分析出するため出来上りで低抵抗なタングステン・ポリ
サイドゲートが作製可能となる。 ポリＳｉ上の有効なボンド（結合手）の数が自然酸化
膜を除去することにより増加するためタングステン・シ
リサイドとポリＳｉとの密着性が向上する。 ポリサイドゲートを酸化する場合においても、タング
ステンの異常酸化は観測されず、ＷＯ3 なる物質は形成
されず、ゲート表面の荒れは生じない。 ＷＳｉｘ／ポリＳｉ界面に難エッチング層が形成され
ないため、ポリサイドの加工形状を垂直に制御しやす
い。
や炭素などの大気成分に関係する不純物の混入が抑制さ
れたタングステン・ポリサイドゲートが作製できる。そ
の結果、以下の効果がもたらされる。 熱処理後タングステン・シリサイド中の過剰Ｓｉが十
分析出するため出来上りで低抵抗なタングステン・ポリ
サイドゲートが作製可能となる。 ポリＳｉ上の有効なボンド（結合手）の数が自然酸化
膜を除去することにより増加するためタングステン・シ
リサイドとポリＳｉとの密着性が向上する。 ポリサイドゲートを酸化する場合においても、タング
ステンの異常酸化は観測されず、ＷＯ3 なる物質は形成
されず、ゲート表面の荒れは生じない。 ＷＳｉｘ／ポリＳｉ界面に難エッチング層が形成され
ないため、ポリサイドの加工形状を垂直に制御しやす
い。
【００３６】（ｂ）ジクロルシラン還元のＷＳｉｘ堆積
のように表面反応律速なプロセスを行う場合において
も、下地ポリＳｉの表面状態を一定に揃えることができ
るため、ウェハー面内均一性、再現性に優れたものが得
られる。また、初期核密度を多くすることにより表面モ
ホロジーの優れたＷＳｉｘを形成できる。
のように表面反応律速なプロセスを行う場合において
も、下地ポリＳｉの表面状態を一定に揃えることができ
るため、ウェハー面内均一性、再現性に優れたものが得
られる。また、初期核密度を多くすることにより表面モ
ホロジーの優れたＷＳｉｘを形成できる。
【００３７】実施例２ 本例は、連続プロセスを行う場合である。即ち、プロセ
スそのものは実施例１と同様であるが、ドライ前処理と
ＣＶＤとを真空を破らずに連続して行う場合である。
スそのものは実施例１と同様であるが、ドライ前処理と
ＣＶＤとを真空を破らずに連続して行う場合である。
【００３８】被堆積部３（図２参照）であるＤｏｐｅｄ
Ｐｏｌｙ Ｓｉを堆積した後、ライト・エッチングを
施し、次にドライ前処理室で、実施例１と同様に以下の
条件でドライ前処理を行う。 第１ステップ：ＣＨＦ3 ２１ｓｃｃｍ、１３Ｐａ（１
００ｍＴ）、７０Ｗ、６０秒 第２ステップ：Ｆ2 ／Ｈ2 ＝１０／５０ｓｃｃｍ、７Ｐ
ａ（５０ｍＴ） ９０Ｗ、６０秒
Ｐｏｌｙ Ｓｉを堆積した後、ライト・エッチングを
施し、次にドライ前処理室で、実施例１と同様に以下の
条件でドライ前処理を行う。 第１ステップ：ＣＨＦ3 ２１ｓｃｃｍ、１３Ｐａ（１
００ｍＴ）、７０Ｗ、６０秒 第２ステップ：Ｆ2 ／Ｈ2 ＝１０／５０ｓｃｃｍ、７Ｐ
ａ（５０ｍＴ） ９０Ｗ、６０秒
【００３９】続いてＣＶＤ室にて高融点金属シリサイド
５であるＷＳｉｘをＣＶＤする。ＣＶＤ条件について
は、例えばジクロルシラン還元の場合は、実施例１に記
したＣＶＤ条件と同様の条件にて行う。
５であるＷＳｉｘをＣＶＤする。ＣＶＤ条件について
は、例えばジクロルシラン還元の場合は、実施例１に記
したＣＶＤ条件と同様の条件にて行う。
【００４０】実施例３本例は、ドライ前処理の各ステッ
プで、それぞれ異なる反応室で連続プロセスを行う場合
である。即ち、プロセスそのものは実施例１，２と同様
であるが、本例ではドライ前処理を各ステップに応じて
それぞれ異なる反応室で行い、続いて連続的にＣＶＤを
行う場合である。ドライ前処理条件、ＣＶＤ条件は、実
施例１，２と同様にしてよい。
プで、それぞれ異なる反応室で連続プロセスを行う場合
である。即ち、プロセスそのものは実施例１，２と同様
であるが、本例ではドライ前処理を各ステップに応じて
それぞれ異なる反応室で行い、続いて連続的にＣＶＤを
行う場合である。ドライ前処理条件、ＣＶＤ条件は、実
施例１，２と同様にしてよい。
【００４１】本実施例では、処理装置として、図３に示
すマルチチェンバーを使用した。図３中、６Ａは堆積性
ガスによる処理チェンバーであり、ここでＣ2 Ｆ6 プラ
ズマによるドライ前処理を行い、つづいて、６Ｂで示す
被堆積部表面安定化ガスによる処理チェンバーにおい
て、ＮＦ3 ／Ｈ2 プラズマによる最終ステップのドライ
前処理を行い、つづいて６Ｃで示す高融点シリサイド形
成チェンバーにおいて、ＳｉＨ2 Ｃｌ2 還元によるＷＳ
ｉｘ成長を行う。
すマルチチェンバーを使用した。図３中、６Ａは堆積性
ガスによる処理チェンバーであり、ここでＣ2 Ｆ6 プラ
ズマによるドライ前処理を行い、つづいて、６Ｂで示す
被堆積部表面安定化ガスによる処理チェンバーにおい
て、ＮＦ3 ／Ｈ2 プラズマによる最終ステップのドライ
前処理を行い、つづいて６Ｃで示す高融点シリサイド形
成チェンバーにおいて、ＳｉＨ2 Ｃｌ2 還元によるＷＳ
ｉｘ成長を行う。
【００４２】図３中、Ａは被処理ウェハーである。１
１，１３は搬送チェンバーであり、１５はロードロック
チェンバーである。搬送アーム７，８により、支持部９
のウェハーＡを各処理室６Ａ〜６Ｃに搬送する。１４
は、チェンバー１３，１５間のゲートバルブである。１
２は、搬送チェンバー１１と各反応室６Ａ〜６Ｃとの間
のゲートバルブである。
１，１３は搬送チェンバーであり、１５はロードロック
チェンバーである。搬送アーム７，８により、支持部９
のウェハーＡを各処理室６Ａ〜６Ｃに搬送する。１４
は、チェンバー１３，１５間のゲートバルブである。１
２は、搬送チェンバー１１と各反応室６Ａ〜６Ｃとの間
のゲートバルブである。
【００４３】本実施例において、ドライ前処理の最初の
ステップとしては、実施例１に記した他に、ＣＦ4 、Ｃ
ＨＦ3 などのフレオン系のガスや、ＮＦ3 とＮ2 の混合
ガスを用いることができ、最終のステップとしては、実
施例１に記した他に、Ｈ2 やＦ2 、ＨＣｌ及びこれらの
混合ガスを用いることができる。これらのガスは、実施
例１，２の構成においても好ましく使用できる。
ステップとしては、実施例１に記した他に、ＣＦ4 、Ｃ
ＨＦ3 などのフレオン系のガスや、ＮＦ3 とＮ2 の混合
ガスを用いることができ、最終のステップとしては、実
施例１に記した他に、Ｈ2 やＦ2 、ＨＣｌ及びこれらの
混合ガスを用いることができる。これらのガスは、実施
例１，２の構成においても好ましく使用できる。
【００４４】
【発明の効果】本発明によれば、酸素や炭素などの不純
物の混入が抑制されたポリサイド構造が得られ、密着性
良好で、低抵抗、かつ良好な形状のゲートを得ることが
できる半導体装置の製造方法及び製造装置を提供でき
る。
物の混入が抑制されたポリサイド構造が得られ、密着性
良好で、低抵抗、かつ良好な形状のゲートを得ることが
できる半導体装置の製造方法及び製造装置を提供でき
る。
【図１】実施例１の工程を示すとともに、その作用を示
す図である。
す図である。
【図２】実施例１の工程を示す図である。
【図３】実施例３に使用した処理装置の構成図である。
【図４】従来技術を示す。
【図５】従来技術の問題点を示す。
１ 半導体基板 ３ 被堆積部（ポリＳｉ） ５ 高融点金属シリサイド（ＷＳｉｘ） ６Ａ 堆積性ガスによる処理チェンバー ６Ｂ 被堆積部表面安定化ガスによる処理チェンバー ６Ｃ 高融点シリサイド形成チェンバー
Claims (3)
- 【請求項１】半導体基板上に高融点金属シリサイドを堆
積する工程を有する半導体装置の製造方法において、 高融点金属シリサイドを堆積する直前に、被堆積部に、
２以上の工程を備えたプラズマドライ前処理を行うこと
を特徴とする半導体装置の製造方法。 - 【請求項２】プラズマドライ前処理の最初の工程とし
て、堆積性のガスを用いた処理を行い、最終の工程とし
て、被堆積部表面を安定化するガスを用いた処理を行う
ことを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】半導体基板上に高融点金属シリサイドを堆
積する工程を有して半導体装置を製造する半導体装置の
製造装置において、 高融点金属シリサイドを堆積する直前に、被堆積部に、
プラズマドライ前処理の最初の工程である堆積性のガス
を用いた処理を行う処理チェンバーと、最終の工程であ
る被堆積部表面を安定化するガスを用いた処理を行う処
理チェンバーとを備え、 両チェンバーは連続プロセスで処理を行う構成としたこ
とを特徴とする半導体装置の製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36052491A JPH05182925A (ja) | 1991-12-30 | 1991-12-30 | 半導体装置の製造方法及び半導体装置の製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36052491A JPH05182925A (ja) | 1991-12-30 | 1991-12-30 | 半導体装置の製造方法及び半導体装置の製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05182925A true JPH05182925A (ja) | 1993-07-23 |
Family
ID=18469771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36052491A Pending JPH05182925A (ja) | 1991-12-30 | 1991-12-30 | 半導体装置の製造方法及び半導体装置の製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05182925A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236464A (ja) * | 1994-09-27 | 1996-09-13 | Applied Materials Inc | 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 |
| JPH11200050A (ja) * | 1998-01-14 | 1999-07-27 | Mitsubishi Electric Corp | タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置 |
| US6521505B2 (en) | 1998-09-10 | 2003-02-18 | Nec Corporation | Manufacturing method of semiconductor device |
| KR100430473B1 (ko) * | 2001-02-06 | 2004-05-10 | 삼성전자주식회사 | 텅스텐 실리사이드 형성방법 |
| JP2008187190A (ja) * | 2008-02-21 | 2008-08-14 | Renesas Technology Corp | タングステンシリサイド膜の形成方法及び半導体装置の製造方法 |
-
1991
- 1991-12-30 JP JP36052491A patent/JPH05182925A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08236464A (ja) * | 1994-09-27 | 1996-09-13 | Applied Materials Inc | 堆積プロセスにおけるＳｉＨ４ソーク及びパージの利用 |
| JPH11200050A (ja) * | 1998-01-14 | 1999-07-27 | Mitsubishi Electric Corp | タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置 |
| US6521505B2 (en) | 1998-09-10 | 2003-02-18 | Nec Corporation | Manufacturing method of semiconductor device |
| KR100430473B1 (ko) * | 2001-02-06 | 2004-05-10 | 삼성전자주식회사 | 텅스텐 실리사이드 형성방법 |
| JP2008187190A (ja) * | 2008-02-21 | 2008-08-14 | Renesas Technology Corp | タングステンシリサイド膜の形成方法及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法 | |
| US5236868A (en) | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system | |
| US4552783A (en) | Enhancing the selectivity of tungsten deposition on conductor and semiconductor surfaces | |
| JPH04226025A (ja) | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 | |
| JP2002502126A (ja) | 半導体装置を形成する方法 | |
| US5704986A (en) | Semiconductor substrate dry cleaning method | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| US6602785B1 (en) | Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment | |
| JPH05182925A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP3189771B2 (ja) | 半導体装置の製造方法 | |
| JP3422345B2 (ja) | タングステン膜の形成方法 | |
| JP3270196B2 (ja) | 薄膜形成方法 | |
| US9217209B2 (en) | Methods for epitaxial silicon growth | |
| JPH01150328A (ja) | 半導体基板の処理方法 | |
| JPH11200050A (ja) | タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置 | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| US6335282B1 (en) | Method of forming a titanium comprising layer and method of forming a conductive silicide contact | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| JPH07297151A (ja) | 半導体装置の製造方法 | |
| JP3199945B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPH05343352A (ja) | シリサイドの成膜方法 | |
| KR100826973B1 (ko) | 비트라인 형성 방법 | |
| JPH06208967A (ja) | 半導体製造方法およびこれに用いる半導体製造装置 | |
| JPH04226023A (ja) | 半導体ウエハにケイ化チタンを形成するための低窒素圧製造方法 | |
| JPH04213825A (ja) | 化合物半導体装置の製造方法 |