JP3801923B2 - タングステンシリサイド形成方法 - Google Patents

タングステンシリサイド形成方法 Download PDF

Info

Publication number
JP3801923B2
JP3801923B2 JP2002022581A JP2002022581A JP3801923B2 JP 3801923 B2 JP3801923 B2 JP 3801923B2 JP 2002022581 A JP2002022581 A JP 2002022581A JP 2002022581 A JP2002022581 A JP 2002022581A JP 3801923 B2 JP3801923 B2 JP 3801923B2
Authority
JP
Japan
Prior art keywords
tungsten silicide
gas
reaction chamber
cvd reaction
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002022581A
Other languages
English (en)
Other versions
JP2002280326A (ja
Inventor
宰永 安
宇城 李
晩錫 姜
▲ヒー▼錫 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002280326A publication Critical patent/JP2002280326A/ja
Application granted granted Critical
Publication of JP3801923B2 publication Critical patent/JP3801923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C23C16/0218—Pretreatment of the material to be coated by heating in a reactive atmosphere
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はタングステンシリサイド形成方法に関するものであり、より詳細にはポリシリコン上にジクロロシラン(Dichlorosilane)をシランソースガスとして使用し、タングステンシリサイドを形成するにおいて、ポリシリコン層とタングステンシリサイド層との間の界面でボイド生成を防止することができるタングステンシリサイド形成方法に関するものである。
【０００２】
【従来の技術】
一般的に、ＤＲＡＭ（DYNAMIC RANDOM ACCESS MEMORY）などのような半導体メモリ装置で導電層にポリシリコンとタングステンシリサイドの多層構造を広く使用している。これはポリシリコン層の高抵抗特性をタングステンシリサイドの低抵抗特性と混合することにより、ワードラインの電気導電性を向上させるためのものである。
【０００３】
このようなタングステンシリサイド層の蒸着は、一般にフッ化タングステン（ＷＦ6）ガスをモノシラン（ＳｉＨ4）ガス、水素（Ｈ2）ガス、またはシリコン（Ｓｉ）に還元するＣＶＤ方法を使用する。
【０００４】
従来のフッ化タングステン（ＷＦ6）をモノシラン（ＳｉＨ4）に還元し、ポリシリコン上にタングステンシリサイドを形成する方法では、蒸着されるタングステンシリサイド層に蓄積されたフッ素（Fluorine）濃度が、例えば、１．０Ｅ２０ａｔｏｍ／ｃｃ以上に高くに示される。
【０００５】
このように、タングステンシリサイド内に蓄積された高い濃度のフッ素は、ボロン（Ｂ）などの拡散を促進させ素子特定低下を誘発させる。特に、ゲート電極に使用するときには、トランジスターのスレッショルド電圧をシフトさせ、酸化ゲートの厚みを増加させる問題を起こす。
【０００６】
また、蒸着されたタングステンシリサイド層は、ステップカバーレージおよび接着特性が不良である。これを改善させるために、ポストアニーリング工程が従われる場合には、タングステンシリサイド層のクラッキング(cracking)およびデラミネーション(delamination)などの欠陥を発生させる。
【０００７】
したがって、モノシランを使用するとき発生される様々な問題点を解決するために最近、タングステンシリサイド形成ときに還元ガスにジクロロシラン（ＳｉＨ2Ｃｌ2）（ＤＣＳ；Dichlorosilane）を使用する技術が使用されている。
【０００８】
フッ化タングステン（ＷＦ6）をジクロロシラン（ＤＣＳ）に還元する場合には、タングステンシリサイド層内に蓄積されたフッ素濃度がモノシランに還元する場合に比べ約１．０Ｅ３倍程度減少され、ステップカバーレージも向上され、ポリシリコンとの接着特性も向上させる。
【０００９】
しかし、フッ化タングステン（ＷＦ6）をジクロロシラン（ＤＣＳ）に還元し形成したタングステンシリサイド層の特性が上述したように、いろいろ側面で向上されるが、ポリシリコン／タングステンシリサイドの多層構造でパターニング後、再酸化工程が要求されるゲート電極に使用ときには、ポリシリコン層にボイドが生成される。このようなボイドは、素子の信頼性を低下させる原因になると分析されている。
【００１０】
【発明が解決しようとする課題】
本発明の目的は、フッ化タングステン（ＷＦ６）をジクロロシラン（ＤＣＳ）に還元し、タングステンシリサイドを形成する場合において、タングステンシリサイドを形成する前にポリシリコン表面を３族または５族水素化合物ガスで前処理することにより、ポリシリコン層にボイド生成を抑制することができるタングステンシリサイド形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記の目的を達成するための本発明の方法は、ＣＶＤ反応チャンバ内でポリシリコンが塗布されたウェーハ上にタングステンシリサイド層を形成する方法において、ＣＶＤ反応チャンバ内に３族または５族水素化合物ガスを流入し、ポリシリコンの表面を３族または５族水素化合物ガスに前処理する。続いて、ＣＶＤ反応チャンバ内にシランソースガスとタングステンソースガスを流入しタングステンシリサイド層を蒸着する。
【００１２】
本発明で、３族または５族水素化合物ガスはＰＨ3（PHOSPHINE）、Ｂ2Ｈ6（DIBORANE）、ＡｓＨ3及びこれらの混合物からなる群から選択されるものを使用する。ＮＭＯＳの場合には、５族水素化合物を使用し、ＰＭＯＳの場合には３族水素化合物を使用する。
【００１３】
ここで、シランソースガスはジクロロシラン（ＳｉＨ2Ｃｌ2）ガスを使用し、タングステンソースガスはフッ化タングステン（ＷＦ6）ガスを使用する。
【００１４】
従って、前処理によりポリシリコン表面に３族または５族水素化合物が吸着され、次段階で流入されるジクロロシラン（ＤＣＳ）と表面反応によりクロリン（CHLORINE）がポリシリコン層内に蓄積されることを防止する。
【００１５】
本発明の前処理段階で水素化合物ガスにＨｅまたはＡｒなどの不活性ガスを混合し使用することも可能である。
【００１６】
本発明で、水素化合物ガスの流入時間は約１乃至１２０秒程度、流入流量は１乃至５００ｓｃｃｍ程度、基板温度は約１００乃至７００℃程度に維持する。望ましくは、流入時間は１０秒以上、流入流量は２０乃至２００ｓｃｃｍ程度、温度は４００℃以上にすることが望ましい。
【００１７】
続いて、基板がローディングされたチャンバ内にジクロロシラン（ＤＣＳ）とフッ化タングステン（ＷＦ6）ガスの混合比は初期タングステンシリサイド核生成ときには、約１００：１〜５００：１程度、望ましくは１００：１〜３００：１にする。このとき、ジクロロシラン（ＤＣＳ）から分解されたクロリンは表面に吸着された水素が反応し、ＨＣｌに形成され除去されるので、ポリシリコン層内に染み入ることが抑制される。
【００１８】
ここで、キャリアガスには、アルゴンまたは窒素などの非活性ガスを共に混合し使用する。蒸着されるタングステンシリサイドのグレーンサイズ修正のためにＰＨ3ガスなどを流すこともする。
【００１９】
次に、ジクロロシラン（ＤＣＳ）ガスとフッ化タングステン（ＷＦ6）ガスの混合ガスを流し、フッ化タングステン（ＷＦ6）ガスの量は増し、ジクロロシラン（ＤＣＳ）ガスの量は減らす。その混合比率は１０：１〜１００：１程度にする。これにより、Ｗ／Ｓｉの組成比調節が可能であり、Ｗ／Ｓｉの組成比が蒸着された膜質の厚み方向に均一な薄膜を製造することができる。このように、タングステンシリサイド（ＷＳｉｘ）の核を形成する段階を経ると、ポリシリコン上にタングステンシリサイドを蒸着するとき、ポリシリコン厚みの変動、一般に厚み減少を抑制することができる。
【００２０】
蒸着工程で基板温度は、５００〜７００℃程度であり、望ましくは５７０〜６５０℃、圧力は０．５〜１０Ｔｏｒｒ、望ましくは０．７〜９．５Ｔｏｒｒを使用する。
【００２１】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい実施形態をより詳細に説明する。
【００２２】
まず、本発明の理解のために従来技術の問題点について、図１を参照し説明する。
【００２３】
図１はＤＲＡＭ装置のゲート電極層の構造を示す。ゲート電極層は基板１０上にゲート酸化膜１２、ポリシリコン層１４、タングステンシリサイド層１６、窒化膜１８、酸化膜２０を順次に積層した後、パターニングし形成する。ここで、ポリシリコン層１４とタングステンシリサイド層１６の二層構造がゲート導電層に提供され、窒化膜１８と酸化膜２０の二層構造はマスク層に提供される。
【００２４】
図１で、ゲート電極層のパターニング後、再酸化（re-oxidation）工程を実施する。このとき、以前工程でタングステンシリサイド層を形成するために使用したジクロロシラン（ＤＣＳ）に含まれたクロリンが大体にポリシリコン層１４上部に蓄積され、再酸化工程ときにポリシリコン層１４からタングステンシリサイド層１６にシリコンがアウトデイフュジョン（out-diffusion）されボイド２２が生成される。このとき、ポリシリコン層上部に蓄積されたクロリンがボイド２２の核生成を容易にする。
【００２５】
本発明では、ボイド２２生成を確認するために図１に示したように、単結晶シリコンウェーハ１０上に熱酸化工程を進行し、ゲート酸化膜１２を約１００Å程度形成する。以後、ドーピングポリシリコン層１４を低圧化学気相蒸着法（ＬＰＣＶＤ）に約１，０００Å程度形成する。続いて、フッ化タングステン（ＷＦ6）とジクロロシラン（ＤＣＳ）ガスの混合ガスを流入し、ポリシリコン層１４上にタングステンシリサイド層１６を形成する。続いて、マスク層に使用するために窒化膜１８及び酸化膜２０を約３，０００Å程度に形成する。
【００２６】
このように、形成された積層上にフォトレジスト塗布、露光現像過程を経て、ゲート電極層を限定しドライエッチング工程により下部層をエッチングし、ゲート電極層をパターニングする。
【００２７】
図２に示したように、以後、約８５０℃程度に約６０乃至１００分程度にＯ2雰囲気で酸化工程を進行する。酸化工程を進行すると、ゲート電極層の側面壁に熱酸化膜２４が形成される。
【００２８】
続いて、図３に示したように、ウェットエッチング工程を使用しマスク層１８、２０を先にエッチングし、続いて、図４に示したようにタングステンシリサイド層１６を選択的にエッチングし除去する。
【００２９】
露出されたポリシリコン層１４の表面をＳＥＭ／ＴＥＭ／ＡＦＭなどの分析方法により観察すると、多量のボイド２２が生成されていることが分かる。
【００３０】
上述したように、従来の方法はタングステンシリサイド蒸着ときに、初期にジクロロシラン（ＤＣＳ）を多量に流入した関係の反応過程で生成されたクロリン成分が大体に、ポリシリコン層上部内に蓄積される。後続工程の再酸化工程ときにタングステンシリサイド層を通じてアウトデイフュジョンが起って、ボイド２２が生成される。このとき、蓄積されたクロリンがボイド核生成を促進させる役割を有するので、さらに多くの量のボイド２２が生成される。
【００３１】
このように、ポリシリコン層１４に生成されたボイドは素子の信頼性を低下させ、不良発生の原因になり、収率を低下させることになる。
【００３２】
図５乃至図１０を参照して本発明によるＤＲＡＭのゲート電極形成工程を説明すると、つぎのとおりである。
【００３３】
図５を参照すると、シリコン基板１０上に素子分離層を形成し、基板１０表面に５０乃至１００Å程度のゲート酸化膜１２を形成し、その上に不純物がドーピングされたポリシリコン層１４を約１，０００Å厚みに形成する。
【００３４】
図６を参照すると、このようにポリシリコン層１４が形成されたウェーハをタングステンシリサイド反応チャンバ内にローディングし、本発明によるタングステンシリサイド工程（図１１を参照し後述する）により、タングステンシリサイド層１６をポリシリコン層１４上に約１，０００Å厚みに蒸着する。
【００３５】
図７を参照すると、タングステンシリサイド層１６上に窒化膜１８をＣＶＤ方法により約１，５００Å厚みに塗布し、その上に熱酸化膜（ＨＴＯ）２０を約５００Å厚みに塗布する。窒化膜１８と酸化膜２０は、後続セルフアラインコンタクト（ＳＡＣ：SELF ALIGN CONTACT）工程ときにマスク層に提供される。
【００３６】
図８を参照すると、ゲート電極パターンを形成するために、ゲートフォトレジストパターン３０を形成する。このゲートフォトレジストパターン３０をエッチングマスクに使用し、酸化膜２０、窒化膜１８、タングステンシリサイド１６、ポリシリコン１４を順次にエッチングし、図９のゲートパターンを形成する。
【００３７】
図１０を参照すると、ゲートパターンを形成した後、エッチング工程により露出されたシリコン基板１０上のゲート酸化膜１２が除去される。後続イオン注入工程、欠陥回復やＧＧＯ（Graded Gate Oxide）のために再酸化工程を経る。
【００３８】
図１１を参照すると、本発明によるタングステンシリサイド蒸着工程は、次のとおりである。
【００３９】
反応チャンバ内にウェーハをローディングし、反応チャンバ内の圧力を９．５Ｔｏｒｒに維持し、基板の温度を６１０℃に維持しながらアルゴンガスＡｒ−１及びＡｒ−２を各々２００ｓｃｃｍ流量に６０秒程度流入する（Ｓ３０）。
【００４０】
続いて、圧力および温度条件は同一条件に維持し、ＰＨ3ガスを１２０ｓｃｃｍ流量に約６０秒間流入する（Ｓ３２）。これに水素化合物がポリシリコン表面に吸着される。
【００４１】
次に、温度は同一条件に維持し、圧力は約４．５Ｔｏｒｒに減圧させ、Ａｒ−１ ２０ｓｃｃｍ、ＤＣＳ３００ｓｃｃｍ、ＰＨ3６０ｓｃｃｍの混合ガスを約１０秒間流入する。この時、ＤＣＳガスから分解されたクロリンはポリシリコン層の表面に付けている水素基と反応しＨＣｌに除去される（図１２参照）。だから、クロリンがポリシリコン内に蓄積されることを防止することができる。
【００４２】
続いて、約４０秒間Ａｒ−１ガス、ＤＣＳガス及びＰＨ3ガスの流量はそのまま維持しながら、ＷＦ6ガスの流量を１ｓｃｃｍ流入し、ポリシリコン層の表面にタングステンシリサイド核を形成する（Ｓ３４）。このときにも、ＤＣＳガスから分解されたクロリンはポリシリコン層の表面に吸着された残り水素基と反応しＨＣｌに除去される。
【００４３】
続いて、Ａｒ−１ １５０ｓｃｃｍ、Ａｒ−２ ２００ｓｃｃｍ、ＷＦ６ ７ｓｃｃｍ、ＤＣＳ ８５ｓｃｃｍの比率に約４０秒間流入し、予め形成されたタングステンシリサイド核を中心にタングステンシリサイド層が表面に蒸着され成長になる（Ｓ３６）。
【００４４】
次に、Ａｒ−１ガス ２００ｓｃｃｍ、Ａｒ−２ガス ２００ｓｃｃｍを５秒間流入し、次５秒間はガスの流入なしに待機する。
【００４５】
上述したように、ポリシリコン層上にシリコンソースにＤＣＳガスを使用し、タングステンシリサイド蒸着ときにポリシリコン表面をＰＨ3ガスに前処理することが本発明の核心である。
【００４６】
このような、再酸化工程ときにポリシリコン層からタングステンシリサイド層を通じてシリコンのアウトデイフュジョン現象が発生され、ポリシリコン層上部にボイドが生成される。このとき、ポリシリコン層にクロリンが含有されている場合に、クロリンがボイド核生成を助けてボイド生成を促進させる。
【００４７】
しかし、上述したように本発明では水素化合物によりポリシリコン層の表面を前処理することにより、クロリンがポリシリコン層内に蓄積されることを抑制させることができる。従って、ボイド核生成を助けるクロリン成分が殆どないために、再酸化工程ときにポリシリコン層でボイド生成が抑制される。
【００４８】
再酸化工程以後には、通常に１次ソースドレーンイオン注入工程が進行され、ゲートパターンの側壁に側壁スペーサが形成し、これをイオン注入マスクに使用し、ソースドレーンがイオンを注入しＬＤＤ（LIGHTLY DOPED DRAIN）構造のセルトランジスターを形成する。
【００４９】
次表１は上述した本発明によるタングステンシリサイド蒸着工程の望ましい実施形態の工程条件を整理したものである。
【表１】
Figure 0003801923
【００５０】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できるであろう。
【００５１】
【発明の効果】
上述したような本発明によると、ポリシリコン表面にＤＣＳ及びＷＦ6混合ガスを流入しタングステンシリサイドを蒸着する前に３族または５族水素化合物ガスに前処理することにより、ポリシリコン層にＤＣＳから分解されたクロリンが染み込んで蓄積されることを抑制することにより、ポリシリコン層内のクロリン濃度を大幅減少させることができる。
【００５２】
従って、後続再酸化工程ときに蓄積されたクロリンによりポリシリコン層にボイドが生成されることを抑制することができ、素子の信頼性を向上させることができる。
【００５３】
また、水素化合物前処理過程を経て、ポリシリコン層内に３族（ＰＭＯＳの場合）または５族（ＮＭＯＳの場合）不純物が拡散される効果を得ることができ、キャリアの空乏層の厚みを減らすことができ、素子の電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】 ポリシリコンおよびタングステンシリサイドの多層構造を有したゲート電極層の断面図である。
【図２】 従来のタングステンシリサイド蒸着工程によるボイド生成を観察するための工程を示した図である。
【図３】 従来のタングステンシリサイド蒸着工程によるボイド生成を観察するための工程を示した図である。
【図４】 従来のタングステンシリサイド蒸着工程によるボイド生成を観察するための工程を示した図である。
【図５】 本発明によるタングステンシリサイド蒸着工程を適用したゲート電極層形成工程を示した図である。
【図６】 本発明によるタングステンシリサイド蒸着工程を適用したゲート電極層形成工程を示した図である。
【図７】 本発明によるタングステンシリサイド蒸着工程を適用したゲート電極層形成工程を示した図である。
【図８】 本発明によるタングステンシリサイド蒸着工程を適用したゲート電極層形成工程を示した図である。
【図９】 本発明によるタングステンシリサイド蒸着工程を適用したゲート電極層形成工程を示した図である。
【図１０】 本発明によるタングステンシリサイド蒸着工程を適用したゲート電極層形成工程を示した図である。
【図１１】 本発明によるタングステンシリサイド蒸着工程の流れ図である。
【図１２】 本発明によるタングステンシリサイド蒸着工程の前処理工程の前処理過程の反応メカニズムを説明するための図である。
【符号の説明】
１０ 基板
１２ ゲート酸化膜
１４ ポリシリコン層
１６ タングステンシリサイド層
１８ 窒化膜
２０ 酸化膜
２２ ボイド

Claims (13)

  1. ＣＶＤ反応チャンバ内でポリシリコンが塗布されたウェーハ上にタングステンシリサイド層を形成する方法において、
    前記ＣＶＤ反応チャンバ内にＰＨ ３ 、Ｂ 2 Ｈ ６ 、ＡｓＨ ３ 及びこれらの混合物からなる群から選択される少なくとも一つのガスを流入し、前記ポリシリコンの表面を前記ＰＨ ３ 、Ｂ 2 Ｈ ６ 、ＡｓＨ ３ 及びこれらの混合物からなる群から選択される少なくとも一つのガスで前処理する段階と、
    前記ＣＶＤ反応チャンバ内にジクロロシラン（ＳｉＨ 2 Ｃｌ 2 ）ガスとフッ化タングステン（ＷＦ ６ ）ガスを流入しタングステンシリサイド層を蒸着する段階と、
    を備えることを特徴とするタングステンシリサイド形成方法。
  2. 前記前処理段階で、前記水素化合物ガスにＨｅまたはＡｒの不活性ガスを混合し使用することを特徴とする請求項１に記載のタングステンシリサイド形成方法。
  3. 前記ＣＶＤ反応チャンバ内に前記水素化合物ガスの流入は１乃至１２０秒維持することを特徴とする請求項１に記載のタングステンシリサイド形成方法。
  4. 前記ＣＶＤ反応チャンバ内に前記水素化合物ガスの流入は１０秒以上維持することを特徴とする請求項１に記載のタングステンシリサイド形成方法。
  5. 前記ＣＶＤ反応チャンバ内に流入される水素化合物ガスの容積は、１乃至５００ｓｃｃｍであることを特徴とする請求項１に記載のタングステンシリサイド形成方法。
  6. 前記ＣＶＤ反応チャン内に流入される水素化合物ガスの容積は、２０乃至２００ｓｃｃｍであることを特徴とする請求項１に記載のタングステンシリサイド形成方法。
  7. 前記ＣＶＤ反応チャンバ内に水素化合物ガスの流入ときに、前記ウェーハの温度は、１００乃至７００℃に維持することを特徴とする請求項１に記載のタングステンシリサイド形成方法。
  8. 前記ＣＶＤ反応チャンバ内に水素化合物ガスの流入ときに前記ウェーハの温度は、４００℃以上に維持することを特徴とする請求項１に記載のタングステンシリサイド形成方法。
  9. ＣＶＤ反応チャンバ内でポリシリコンが塗布されたウェーハ上にタングステンシリサイド層を形成する方法において、
    前記ＣＶＤ反応チャンバ内にＰＨ ３ 、Ｂ 2 Ｈ ６ 、ＡｓＨ ３ 及びこれらの混合物からなる群から選択される少なくとも一つのガスを流入し、前記ポリシリコンの表面を前記ＰＨ ３ 、Ｂ 2 Ｈ ６ 、ＡｓＨ ３ 及びこれらの混合物からなる群から選択される少なくとも一つのガスで前処理する段階と、
    前記ＣＶＤ反応チャンバ内にジクロロシラン（ＳｉＨ 2 Ｃｌ 2 ）ガスとフッ化タングステン（ＷＦ ６ ）ガスを体積比１００：１乃至５００：１に流入し、タングステンシリサイド核を形成する段階と、
    前記ＣＶＤ反応チャンバ内にジクロロシラン（ＳｉＨ 2 Ｃｌ 2 ）ガスとフッ化タングステン（ＷＦ ６ ）ガスを体積比１０：１乃至１００：１に流入し、タングステンシリサイド層を蒸着する段階と、
    を備えることを特徴とするタングステンシリサイド形成方法。
  10. 前記ＣＶＤ反応チャンバ内にウェーハ温度は５００乃至７００℃に維持することを特徴とする請求項９に記載のタングステンシリサイド形成方法。
  11. 前記ＣＶＤ反応チャンバ内にウェーハ温度は、５７０乃至６１０℃に均一に維持することを特徴とする請求項９に記載のタングステンシリサイド形成方法。
  12. 前記ＣＶＤ反応チャンバ内に水素化合物ガスの流入ときにチャンバの圧力は、前記タングステンシリサイド核生成及び蒸着段階ときのチャンバ圧力より高く維持することを特徴とする請求項９に記載のタングステンシリサイド形成方法。
  13. 前記ＣＶＤ反応チャンバ内に水素化合物ガスの流入時間は、１０秒以上維持することを特徴とする請求項９に記載のタングステンシリサイド形成方法。
JP2002022581A 2001-02-06 2002-01-30 タングステンシリサイド形成方法 Expired - Fee Related JP3801923B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-005513 2001-02-06
KR10-2001-0005513A KR100430473B1 (ko) 2001-02-06 2001-02-06 텅스텐 실리사이드 형성방법

Publications (2)

Publication Number Publication Date
JP2002280326A JP2002280326A (ja) 2002-09-27
JP3801923B2 true JP3801923B2 (ja) 2006-07-26

Family

ID=19705363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002022581A Expired - Fee Related JP3801923B2 (ja) 2001-02-06 2002-01-30 タングステンシリサイド形成方法

Country Status (4)

Country Link
US (1) US6534400B2 (ja)
JP (1) JP3801923B2 (ja)
KR (1) KR100430473B1 (ja)
TW (1) TW594836B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447031B1 (ko) * 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
DE10134461B4 (de) * 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
WO2011013811A1 (ja) * 2009-07-31 2011-02-03 株式会社 アルバック 半導体装置の製造装置及び半導体装置の製造方法
KR101604054B1 (ko) * 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476759A (en) * 1987-09-17 1989-03-22 Seiko Instr & Electronics Tungsten silicide film and manufacture thereof
JPH05182925A (ja) * 1991-12-30 1993-07-23 Sony Corp 半導体装置の製造方法及び半導体装置の製造装置
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
KR19990002649A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 제조 방법
JPH11200050A (ja) * 1998-01-14 1999-07-27 Mitsubishi Electric Corp タングステンシリサイド膜の形成方法、半導体装置の製造方法、及び半導体ウェーハ処理装置
JP2000150416A (ja) * 1998-09-01 2000-05-30 Tokyo Electron Ltd タングステンシリサイド膜及びその成膜方法
KR100310254B1 (ko) * 1999-06-28 2001-11-01 박종섭 반도체메모리장치의 워드라인 형성방법
KR100688481B1 (ko) * 2000-10-26 2007-03-08 삼성전자주식회사 텅스텐 실리사이드층 형성 방법

Also Published As

Publication number Publication date
TW594836B (en) 2004-06-21
KR20020065144A (ko) 2002-08-13
US20020137315A1 (en) 2002-09-26
JP2002280326A (ja) 2002-09-27
US6534400B2 (en) 2003-03-18
KR100430473B1 (ko) 2004-05-10

Similar Documents

Publication Publication Date Title
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
KR102197537B1 (ko) 표면 조성을 제어함에 의한 텅스텐 성장 조정
US8314021B2 (en) Method for fabricating semiconductor device with buried gates
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US5940733A (en) Method of making polysilicon/tungsten silicide multilayer composite on an integrated circuit structure
US20070238316A1 (en) Method for manufacturing a semiconductor device having a nitrogen-containing gate insulating film
US20010002071A1 (en) Boron incorporated diffusion barrier material
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
US9275865B2 (en) Plasma treatment of film for impurity removal
US7411254B2 (en) Semiconductor substrate
JPH08124876A (ja) 高融点金属膜の成膜方法
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP3801923B2 (ja) タングステンシリサイド形成方法
US20030157797A1 (en) High throughput process for the formation of a refractory metal nucleation layer
TW202035759A (zh) 金屬矽化物的選擇性沉積以及選擇性氧化物移除
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
TWI851643B (zh) 用於形成具有低漏電流的含矽硼膜之方法
JP2004335799A (ja) 金属膜成膜方法および金属配線形成方法
JPH08250507A (ja) 半導体膜の堆積方法
JPH05102080A (ja) 半導体装置の製造方法
KR20030050656A (ko) 텅스텐막의 형성 방법
KR20070081265A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees