KR20020075056A - 텅스텐 실리사이드막의 형성방법 - Google Patents

텅스텐 실리사이드막의 형성방법 Download PDF

Info

Publication number
KR20020075056A
KR20020075056A KR1020010015225A KR20010015225A KR20020075056A KR 20020075056 A KR20020075056 A KR 20020075056A KR 1020010015225 A KR1020010015225 A KR 1020010015225A KR 20010015225 A KR20010015225 A KR 20010015225A KR 20020075056 A KR20020075056 A KR 20020075056A
Authority
KR
South Korea
Prior art keywords
gas
tungsten silicide
tungsten
reaction chamber
source gas
Prior art date
Application number
KR1020010015225A
Other languages
English (en)
Other versions
KR100447031B1 (ko
Inventor
원제형
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2001-0015225A priority Critical patent/KR100447031B1/ko
Priority to GB0206450A priority patent/GB2373514B/en
Priority to US10/101,776 priority patent/US6573180B2/en
Priority to CNB021079706A priority patent/CN1204608C/zh
Priority to JP2002081568A priority patent/JP2002313748A/ja
Priority to DE10213287A priority patent/DE10213287B4/de
Publication of KR20020075056A publication Critical patent/KR20020075056A/ko
Application granted granted Critical
Publication of KR100447031B1 publication Critical patent/KR100447031B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45512—Premixing before introduction in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

염소기에 의핸 손상을 방지할 수 있는 텅스텐 실리사이드막의 형성방법이 개시되어 있다. 그 위에 폴리실리콘막이 형성된 반도체 기판을 플라즈마 화학 기상 증착 장치의 반응 챔버 내에 위치시킨다. 반응 챔버 내에 실리콘 소스가스, 텅스텐 소스가스 및 염소(Cl) 기를 환원시키기 위한 수소화합물 가스를 유입하여 폴리실리콘막 상에 텅스텐 실리사이드막을 증착한다. 수소화합물 가스에 의해 실리콘 소스가스의 Cl 기를 염화수소(HCl)로 환원시켜 배기 가스와 함께 제거하므로, 염소와 실리콘이 결합한 SiClx 결정에 의한 비주얼 불량 및 하부의 폴리실리콘막의 이상 성장을 방지할 수 있다.

Description

텅스텐 실리사이드막의 형성방법{Method of forming tungsten silicide film}
본 발명은 텅스텐 실리사이드막의 증착방법에 관한 것으로, 보다 상세하게는 다이클로로실란(dichlorosilane; DCS)을 이용한 텅스텐 실리사이드(WSix)막의 증착방법에 관한 것이다.
반도체 장치가 고집적화 됨에 따라 칩 상에 형성되는 패턴의 크기가 작아질 뿐만 아니라 패턴들 간의 간격도 점점 좁아지고 있다. 과거에는 폴리실리콘이 게이트 전극 및 비트라인과 같은 배선 재료로 매우 유용한 물질이었으나, 패턴들이 점점 작아짐에 따라 폴리실리콘의 비저항이 너무 커서 RC 시간 지연 및 IR 전압 강하 등이 증가하였다. 이에 따라, 폴리실리콘과 유사한 특성을 가지면서 그보다 수∼수십배 낮은 비저항을 갖는 폴리사이드(polycide), 즉 폴리실리콘과 고융점 금속 실리사이드(refractory metal silicide)의 복합층이 초고집적(VLSI) 회로의 게이트 전극이나 비트라인 등의 배선 전극으로 사용되고 있다.
텅스텐(W), 몰리브덴(Mo), 티타늄(Ti) 및 탄탈륨(Ta)과 같은 고융점 금속의 실리사이드는 VLSI 회로의 제조에 사용되는 저 저항 배선 물질로 적당하다. 실리사이드는 고농도로 도핑된 폴리실리콘과 결합하여 폴리사이드 구조의 게이트 전극을 형성한다. 고융점 금속 실리사이드를 증착하는 바람직한 방법은 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD) 방법이다. 특히, 텅스텐 실리사이드는 폴리실리콘과 결합하여 사용하는데 있어서 셀프-패시베이션(self-passivation), 습식 화학제(wet chemical)에 대한 안정성(stability), 표면 거칠기(surface roughness), 접착성(adhesion), 산화성(oxidation) 및 재현성(reproducibility) 등의 특성이 우수한 것으로 알려져 있다.
텅스텐 실리사이드(WSix) 박막은 모노실란(SiH4) 및 텅스텐 헥사플루오라이드(WF6)를 전조(precursor) 가스로 사용하여 반도체 기판 상에 저압 화학 기상 증착(LPCVD) 방법으로 증착되어 왔다. 그러나, 이 공정은 여러 가지 문제를 갖고 있는데, 그 중의 하나는 텅스텐 실리사이드가 단차진 형상 위에서 등각(conformal)으로 증착되지 않는다는 것이다. 또 다른 문제점은 증착된 텅스텐 실리사이드 박막 내의 잔류 불소 함유량이 높아 소자의 성능에 치명적인 영향을 미친다는 것이다. 예를 들어, 반도체 웨이퍼가 어닐링 동안 약 850℃ 이상의 온도에 노출되면, 여분의 불소 이온들이 그 하부의 폴리실리콘막을 통해 하부 실리콘 산화막으로 이동된다. 이에 따라, 실리콘 산화막의 유효 두께가 증가하게 되어 이러한 층을 갖는 반도체 소자의 전기적 특성이 변하게 된다.
이에 따라, 모노실란(SiH4) 대신에 다이클로로실란(DCS; SiH2Cl2)을 사용하여 텅스텐 실리사이드막을 증착하는 개량된 공정이 제안되었다. 다이클로로실란을 사용하여 증착된 텅스텐 실리사이드막(이하, DCS 텅스텐 실리사이드막이라 한다)은 모노실란을 사용하여 증착된 텅스텐 실리사이드막(이하, MS 텅스텐 실리사이드막이라 한다)보다 낮은 불소 함유량 및 우수한 단차 도포성을 갖는다.
이와 같이 DCS 텅스텐 실리사이드막은 MS 텅스텐 실리사이드막에 비해 많은 장점을 갖고 있어 워드라인(즉, 게이트 전극)이나 비트라인 등의 배선 물질로 주목받고 있으나, 다이클로로실란 가스를 텅스텐 헥사플루오라이드(WF6) 가스와 반응시키는 과정에서 박막의 내부 및 표면에 염소(Cl)기가 잔존되어 많은 문제점들을 초래하게 된다.
도 1은 종래의 DCS 텅스텐 실리사이드막 증착방법을 설명하기 위한 플로우 차트이다.
도 1를 참조하면, 그 위에 폴리실리콘막이 형성되어 있는 실리콘 웨이퍼, 즉 반도체 기판을 플라즈마 화학 기상 증착(plasma-enhanced chemical vapor deposition; PECVD) 장치의 반응 챔버 내에 로딩시킨다(S1 단계). 이어서, 텅스텐 헥사플루오라이드(WF6) 가스와 다이클로로실란(SiH2Cl2) 가스를 반응 챔버에 유입하여 상기 폴리실리콘막의 표면에 텅스텐 실리사이드 핵을 형성한다(S3 단계). 계속해서, 압력 1.2torr, 증착시간 17초, 온도 620℃의 반응조건 하에서 텅스텐 헥사플루오라이드 가스 13sccm 및 다이클로로실란 가스 180sccm를 반응 챔버에 유입하면, 상기 텅스텐 실리사이드 핵을 중심으로 상기 폴리실리콘막의 표면에 텅스텐 실리사이드막(WSix)이 증착된다(S5 단계). 그 후, 스트레스 완화를 위해 모노실란(SiH4) 가스 300sccm을 반응 챔버에 유입하여 약 10초간 포스트-플러싱(post-flushing)을 실시한다(S7 단계).
도 2a는 DCS 텅스텐 실리사이드막의 증착시 텅스텐 실리사이드막과 폴리실리콘막 내의 염소 프로파일을 도시한 그래프이고, 도 2b는 어닐링 후 텅스텐 실리사이드막과 폴리실리콘막 내의 염소 프로파일을 도시한 그래프이다.
일반적으로, DCS 텅스텐 실리사이드막은 MS 텅스텐 실리사이드막에 비해 약 200℃ 이상 높은 620℃에서 증착되며, 6각형 상(hexagonal phase)과 4면체 사이트(tetrahedral site)가 공존하는 주상(columnar) 구조를 갖고 있다. 또한, 1개의 텅스텐과 8개의 실리콘이 공유 결합하는 바디-센터드 큐빅(body-centered cubic) 구조를 갖고 있으며, 결합에 관여하지 않은 과잉의 실리콘(Si)들이 스태킹 폴트(stacking fault)로 작용한다. 이 스태킹 폴트로 작용하는 실리콘(Si)이 다이클로로실란 가스로부터 해리된 염소(Cl)와 결합하여 염화실리콘(SiClx) 결정을 형성한다. 염소는 실리콘과 결합하기 위해 Si-H 결합 또는 Si-Si 결합을 끊게 되고, 다시 여분의 실리콘이 염소와 재결합하게 된다. 따라서, 연속적인 분리와 결정 결합의 도미노 현상이 텅스텐 실리사이드막으로부터 그 하부의 폴리실리콘막으로 확산되면서, 도 2a에 도시한 바와 같이 텅스텐 실리사이드막과 폴리실리콘막의 계면 부위에 SiClx 결정의 형태로 염소들이 집중된다.
또한, 약 800℃의 어닐링 후에는 텅스텐 실리사이드막이 4면체 사이트의 결정구조로 안정적인 화학량적 조성비(stoichiometry)를 갖기 때문에, 상대적으로 실리콘이 풍부한 폴리실리콘막 쪽으로 SiClx 결정으로 판단되는 염소량이 증가된다(도 2b 참조).
이와 같이 DCS 텅스텐 실리사이드막의 증착공정에 의하면, 박막의 내부 및 그 하지층인 폴리실리콘막의 표면에 SiClx 결정이 다량 잔존하게 되어 상기 SiClx 결정에 의한 빛의 산란으로 은하수 현상(즉, 광학 현미경으로 보면 반짝 반짝 빛나는 점의 집합)이 발발하여 비주얼(visual) 불량이 초래된다. 이러한 비주얼 불량은 후속의 사진식각 공정에 영향을 미치게 되어 사진식각 공정을 원활하게 수행하지 못하는 불량의 원인으로 작용하게 된다.
또한, DCS 텅스텐 실리사이드막의 내부와 폴리실리콘막의 내부 및 표면에 다량 함유되어 있는 염소들은 SiClx 결정의 형태로 확산되면서 폴리실리콘막의 이상 성장을 유발하게 된다.
즉, 폴리실리콘막의 결정화 온도는 약 530∼550℃인데, 통상적으로 폴리실리콘막은 증착 초기에는 비정질 상태로 증착되고 후속의 DCS 텅스텐 실리사이드막 증착시 620℃의 반응 챔버 내에서 폴리실리콘막의 결정화가 진행된다. 이때, DCS 텅스텐 실리사이드막 내의 여분의 실리콘들이 염소와 결합하여 SiClx 결정을 형성하는데, 연속적인 분리와 결정 결합의 도미노 현상에 의해 텅스텐 실리사이드막으로부터 그 하부의 폴리실리콘막으로 SiClx 결정들이 확산된다. 이러한 SiClx 결정들로 인해 Si-Si 결합 또는 Si-H 결합이 끊겨진 실리콘들도 폴리실리콘막 쪽으로 확산되면서 폴리실리콘막의 성장 및 결정화를 유발하게 된다. 특히, DCS 텅스텐 실리사이드막의 증착 후 실시하는 모노실란(SiH4) 포스트-플러싱은 텅스텐 실리사이드막 내에 여분의 실리콘들을 계속적으로 공급하게 된다. 따라서, DCS 텅스텐 실리사이드 증착 및 SiH4포스트-플러쉬 단계가 완료된 후, 여분의 실리콘들의 확산에 의해 비정질 상태의 폴리실리콘막의 성장과 결정화가 국부적으로 진행되어 그 위의 텅스텐 실리사이드막을 부분적으로 뚫고 나오는 크랙 현상, 즉 헤이즈(Haze) 현상이 발생하게 된다.
본 발명의 목적은 다이클로로실란 가스를 이용하여 텅스텐 실리사이드막을 증착할 때 염소에 의해 발생하는 비주얼 불량 및 하부의 폴리실리콘막의 이상 성장을 방지할 수 있는 텅스텐 실리사이드막의 형성방법을 제공하는데 있다.
도 1은 종래의 DCS 텅스텐 실리사이드막 증착방법을 설명하기 위한 플로우 차트이다.
도 2a는 DCS 텅스텐 실리사이드막의 증착시 텅스텐 실리사이드막과 폴리실리콘막 내의 염소 프로파일을 도시한 그래프이고, 도 2b는 어닐링 후 텅스텐 실리사이드막과 폴리실리콘막 내의 염소 프로파일을 도시한 그래프이다.
도 3은 본 발명을 수행하기 위한 플라즈마 화학 기상 증착 장치의 개략도이다.
도 4는 본 발명의 제1 실시예에 의한 텅스텐 실리사이드막의 증착방법을 설명하기 위한 플로우 차트이다.
도 5는 본 발명의 제2 실시예에 의한 텅스텐 실리사이드막의 증착방법을 설명하기 위한 플로우 차트이다.
도 6은 본 발명의 제2 실시예에 의한 텅스텐 실리사이드막 및 폴리실리콘막 내의 염소 프로파일을 도시한 그래프이다.
도 7은 본 발명의 제3 실시예에 의한 텅스텐 실리사이드막의 증착방법을 설명하기 위한 플로우 차트이다.
<도면의 주요 부분에 대한 부호의 설명>
16 : 혼합 가스18 : 반도체 기판
20 : 서셉터21 : 히터
22 : 혼합 챔버23 : 반응 챔버
24 : 샤워 헤드30 : 압력 제어부
34 : 블로우36 : 여과기
38 : 불활성 캐리어 가스40, 41, 42 : 반응가스
44, 46 : 전극48 : RF 파워
상기한 본 발명의 목적을 달성하기 위하여 본 발명은, 그 위에 폴리실리콘막이 형성된 반도체 기판을 플라즈마 화학 기상 증착 장치의 반응 챔버 내에 위치시키는 단계; 및 상기 반응 챔버 내에 실리콘 소스가스, 텅스텐 소스가스 및 염소(Cl) 기를 환원시키기 위한 수소화합물 가스를 유입하여 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 증착하는 단계를 구비하는 것을 특징으로 하는 텅스텐실리사이드막의 형성방법을 제공한다.
본 발명의 상기 목적은 그 위에 폴리실리콘막이 형성된 반도체 기판을 플라즈마 화학 기상 증착 장치의 반응 챔버 내에 위치시키는 단계; 상기 반응 챔버 내에 염소(Cl) 기를 환원시키기 위한 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면을 프리-플러싱(pre-flushing)하는 단계; 상기 반응 챔버 내에 실리콘 소스가스, 텅스텐 소스가스 및 상기 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면에 텅스텐 실리사이드 핵을 형성하는 단계; 상기 반응 챔버 내에 상기 실리콘 소스가스 및 상기 텅스텐 소스가스를 유입하여 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 증착하는 단계를 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법에 의해 달성될 수도 있다.
또한, 본 발명의 상기 목적은 그 위에 폴리실리콘막이 형성된 반도체 기판을 플라즈마 화학 기상 증착 장치의 반응 챔버 내에 위치시키는 단계; 상기 반응 챔버 내에 염소(Cl) 기를 환원시키기 위한 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면을 프리-플러싱하는 단계; 상기 반응 챔버 내에 실리콘 소스가스, 텅스텐 소스가스 및 상기 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면에 텅스텐 실리사이드 핵을 형성하는 단계; 및 상기 반응 챔버 내에 상기 실리콘 소스가스, 상기 텅스텐 소스가스 및 상기 수소화합물 가스를 유입하여 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 증착하는 단계를 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법에 의해 달성될 수도 있다.
본 발명에 의하면, PECVD 장치의 반응 챔버 내에 텅스텐헥사플루오라이드(WF6) 가스와 다이클로로실란(SiH2Cl2) 가스를 유입하여 텅스텐 실리사이드막을 증착할 때 수소화합물 가스, 바람직하게는 B2H6, PH3, AsH3또는 NH3가스를 함께 유입함으로써 상기 수소화합물 가스에 의해 다이클로로실란 가스로부터 해리된 염소(Cl) 기를 염화수소(HCl)로 환원시켜 배기 가스와 함께 제거한다. 따라서, 상기 텅스텐 실리사이드막의 내부에서 염소와 실리콘이 결합하여 SiClx 결정을 형성하는 것을 방지함으로써, SiClx 결정에 의한 비주얼 불량 및 하부의 폴리실리콘막의 이상 성장을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 3은 본 발명을 수행하기 위한 플라즈마 화학 기상 증착(PECVD) 장치의 개략도로서, 냉벽 형태(cool wall type)의 CVD 장치를 나타낸다.
도 3을 참조하면, 상기 장치는 반응 챔버(23), 상기 반응 챔버(23) 내에 위치하며 그 위에 실리콘 웨이퍼와 같은 반도체 기판(18)이 놓여지는 서셉터(susceptor)(20), 상기 서셉터(20)의 아래에 위치하며 상기 기판(18)을 일정 온도로 가열하기 위한 히터(21), 상기 반응 챔버(23)에 압력을 가하고 상기 압력을 제어하기 위한 압력 제어부(30), 상기 반응 챔버(23) 내에 반응 가스들(40, 41, 42)을 제공하기 위한 가스 라인들, 및 RF 파워(48)를 구비한다.
상기 히터(21)는 바람직하게는 할로겐 램프로 구성된다.
상기 압력 제어부(30)는 진공 펌프(도시하지 않음)를 포함한다.
상기 가스 라인들은 가스의 흐름과 양을 조절하기 위한 밸브들 및 가스유량제어부(mass flow controller; MFC)를 가지며, 상기 밸브들을 통해 반응 가스들이 혼합 챔버(22) 내로 주입된다.
상기 혼합 챔버(22) 내에서 혼합된 반응 가스들(40, 41, 42)과 불활성 캐리어 가스(38)는 샤워 헤드(24)를 통해 상기 반응 챔버(23) 내로 주입된다. 이때, 샤워 헤드(24)를 통해 주입된 반응 가스들은 RF 파워(48)와 연결된 두 개의 전극(44, 46)에 의해 글로우 방전되어 플라즈마 가스로 변한다. 플라즈마로 변환된 혼합 가스(16)는 기판(18)의 표면에서 서로 결합되어 증착된다. 미반응된 가스는 블로우(34)를 통해 여과기(36)로 가고, 상기 여과기(36)에서 여과된 후 배기 라인(37)을 통해 밖으로 배출된다.
도 4는 본 발명의 제1 실시예에 의한 텅스텐 실리사이드막의 증착방법을 설명하기 위한 플로우 차트이다.
이하, 도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 의한 텅스텐 실리사이드막의 증착방법을 설명하고자 한다.
도 3 및 도 4를 참조하면, 먼저 그 최상부층에 폴리실리콘막이 형성된 반도체 기판(18)을 PECVD 장치의 로드락 챔버(도시하지 않음)의 카세트에 로딩시킨 후, 상기 로드락 챔버 내의 압력을 200mtorr까지 펌핑하여 로드락 챔버의 내부를 진공 상태로 유지시킨다. 이어서, 로봇 팔과 같은 이송 수단을 통해 상기 기판(18)을 반응 챔버(23) 내의 서셉터(20) 위로 이동시킨다(S1 단계).
이어서, 히터(21)를 통해 상기 기판(18)을 약 450∼700℃, 바람직하게는 약500∼600℃의 온도로 가열하고, 상기 압력 제어부(30)를 통해 반응 챔버(23) 내의 압력을 1000∼1500mtorr 정도로 유지한다. 이때, 상기 기판(18)의 온도는 그 위에 형성되어질 막의 균일도, 막의 성장 속도 등에 중요한 영향을 미친다. 특히, 텅스텐 실리사이드막의 증착 온도가 올라가면 박막 내의 염소 함량이 증가한다. 염소 함량이 증가할수록 텅스텐 실리사이드막의 표면 장력이 약해지는데, 이 표면 장력은 막의 단차 도포성에 영향을 끼치므로 기판(18)의 온도를 정확하게 제어하는 것이 중요하다. 또한, 반응 가스들(40, 41, 42)이 플라즈마 가스로 수월하게 해리되거나 이온화되기 위해서는 상기 반응 챔버(23) 내의 압력을 진공 압력으로 낮추어야 한다. 이는 높은 압력에서는 반응 가스들(40, 41, 42)이 플라즈마 가스로 변환하는 것이 힘들어져서 막 증착이 이루어지지 않기 때문이다.
계속해서, 텅스텐 소스가스(40) 13sccm, 실리콘 소스가스(42) 180sccm 및 수소화합물 가스(41) 10sccm을 불활성 캐리어 가스(38)와 함께 혼합 챔버(22) 내에서 혼합시킨 후, 이 혼합 가스(16)를 샤워 헤드(24)를 통해 반응 챔버(23) 내로 유입시킨다(S12 단계). 이때, 상기 온도 조건을 고려하여 막의 조성비가 WSix (x=2)가 되도록 실리콘 소스가스(42)의 주입량을 조절한다. 바람직하게는, 상기 텅스텐 소스가스(40), 상기 실리콘 소스가스(42) 및 상기 수소화합물 가스(41)는 1:14:1의 비율로 공급한다. 본 실시예에 의하면, 상기 실리콘 소스가스(42)는 150∼200sccm으로 제공되고, 상기 텅스텐 소스가스(40)는 5∼20sccm으로 제공되고, 상기 수소화합물 가스(41)는 5∼100sccm으로 제공된다.
바람직하게는, 상기 텅스텐 소스가스(40)는 텅스텐 헥사플루오라이드(WF6) 가스이고, 상기 실리콘 소스가스(42)는 다이클로로실란(SiH2Cl2) 가스이다. 또한, 상기 실리콘 소스가스(42)로 다이메틸다이클로로실란(DMDCS) 또는 트라이메틸클로로실란(TMCS) 가스를 사용할 수도 있다. 상기 불활성 캐리어 가스(38)는 아르곤(Ar), 질소(N2) 또는 헬륨(He) 가스이다.
상기 수소화합물 가스(41)는 텅스텐 실리사이드막이 증착되는 동안 상기 다이클로로실란 가스(42)로부터 해리되어 발생하는 염소 기가 실리콘과 결합하여 SiClx 결정을 형성하거나 염소 기들이 상호 작용하는 것을 방지하는 역할을 한다. 즉, 상기 수소화합물 가스(41)는 다이클로로실란 가스(42)로부터 발생한 염소 기를 염화수소(HCl)로 환원시켜 배기 가스와 함께 배출되도록 한다. 상기 수소화합물 가스(41)로는 NH3, B2H6, PH3및 AsH3의 군에서 선택된 어느 하나를 사용한다. 바람직하게는, 텅스텐 실리사이드막 내에서 도판트로 작용할 수 있는 보론(B), 인(Ph) 또는 비소(As)를 포함하는 수소화합물 가스를 사용한다. 상기 수소화합물 가스(41)로 B2H6가스를 사용할 경우, B2H6가스의 보론(B)이 텅스텐 실리사이드막 내에서 p형 도판트로 작용하여 낮은 페르미 레벨(Fermy level), 즉 어셉터 레벨(acceptor level)을 형성하여 홀(hole) 농도를 증가시킨다. 그 결과, 텅스텐 실리사이드막의 비저항을 낮출 수 있다. 또한, 상기 수소화합물 가스(41)로 PH3가스를 사용할 경우에는 상기 PH3가스의 인(Ph)이 텅스텐 실리사이드막 내에서 n형 도판트로 작용하여전자의 농도를 증가시켜 텅스텐 실리사이드막의 비저항을 낮추게 된다.
이어서, RF 파워(48)를 통해 상기 반응 챔버(23)에 RF 전원을 인가한다. 그러면, 두 개의 전극(44, 46)을 통해 반응 챔버(23) 내에 주입된 혼합 가스(16)가 글로우 방전되어 해리되거나 이온화된다. 해리되거나 이온화된 혼합 가스(16)는 기판(18)의 표면 위에서 서로 결합되어 텅스텐 실리사이드막을 증착한다(S14 단계). 이때, 다이클로로실란 가스(42)로부터 해리되어 발생한 염소 기가 수소화합물 가스(41), 예컨대 B2H6가스에 의해 염화수소(HCl)로 환원되어 상기 텅스텐 실리사이드막 내에 잔존하지 못하게 된다.
이어서, 상기 RF 전원을 오프시킨 후, 약 70초 내지 120초 동안 상기 반응 챔버(23) 내에 상기 수소화합물 가스(41), 예컨대 B2H6가스 120sccm를 공급하여 상기 텅스텐 실리사이드막의 표면을 포스트-플러싱한다(S16 단계). 상기 포스트-플러쉬 단계는 스트레스를 완화시키고 상기 텅스텐 실리사이드막의 표면에 염소 기가 결합되는 것을 막기 위하여 시행한다.
상기 반응 챔버(23) 내의 압력을 20mtorr까지 펌핑하여 반응 챔버(23)의 내부를 고진공 상태로 만든 후, 이송 수단을 통해 상기 기판(18)을 로드락 챔버로 이동시킨다. 상술한 단계를 거쳐 모든 웨이퍼들이 로드락 챔버 내의 카세트에 들어오면, 로드락 챔버 내의 압력이 760torr가 될 때까지 로드락 챔버에 연결된 벤트 라인(vent line)을 통해 질소(N2) 또는 아르곤(Ar)과 같은 벤트 가스(vent gas)를 공급한다. 그러면, 로드락 챔버가 벤팅되어 웨이퍼들이 PECVD 장치로부터제거된다(S18 단계).
상술한 본 발명의 제1 실시예에 의하면, 텅스텐 실리사이드막을 증착하는 단계에서 염소 기를 환원시킬 수 있는 수소화합물 가스를 유입한다. 따라서, 다이클로로실란 가스로부터 해리되어 발생한 염소 기가 수소화합물 가스, 예컨대 B2H6가스에 의해 염화수소(HCl)로 환원된 후 배기 가스와 함께 배출되므로, 텅스텐 실리사이드막 내에서 염소와 실리콘이 결합하여 SiClx 결정을 형성하는 것을 방지할 수 있다. 이에 따라, 상기 SiClx 결정에 의한 비주얼 불량(즉, 은하수 현상)과, 상기 SiClx 결정의 확산 현상에 의해 유발되는 하부의 폴리실리콘막의 이상 성장(즉, 헤이즈 현상) 문제들을 해결할 수 있다.
또한, 텅스텐 실리사이드막 내에서 도판트로 작용할 수 있는 보론이나 인을 함유하는 B2H6가스 또는 PH3가스를 사용함으로써 텅스텐 실리사이드막의 비저항을 모노실란(SiH4) 계의 텅스텐 실리사이드막보다 낮출 수 있다.
도 5는 본 발명의 제2 실시예에 의한 텅스텐 실리사이드막의 증착방법을 설명하기 위한 플로우 차트이다.
도 5를 참조하면, 먼저 그 최상부층에 폴리실리콘막이 형성된 반도체 기판을 PECVD 반응 챔버의 서셉터 위에 위치시킨다(S20 단계). 이어서, 상기 기판을 약 450∼700℃, 바람직하게는 약 500∼600℃의 온도로 가열하고, 상기 반응 챔버 내의 압력을 1000∼1500mtorr 정도로 유지한다.
상기 압력 및 온도 조건을 유지하면서, 수소화합물 가스, 예컨대 B2H6가스를약 120sccm의 유량으로 약 60초 동안 반응 챔버 내에 유입하여 상기 폴리실리콘막의 표면을 프리-플러싱한다(S22 단계). 상기 프리-플러쉬 단계는 스트레스 완화 및 핵형성(nucleation) 촉진을 위한 단계로서, 본 실시예에 의하면 B2H6가스로 프리-플러쉬함으로써 상기 폴리실리콘막의 표면에 B2H6을 흡착시킨다.
이어서, 텅스텐 헥사플루오라이드(WF6) 1sccm, 다이클로로실란(SiH2Cl2) 300sccm, B2H660sccm 및 아르곤(Ar) 20sccm의 혼합 가스를 반응 챔버 내에 유입한 후, RF 전원을 인가하여 상기 혼합 가스의 플라즈마 반응을 일으켜 상기 폴리실리콘막의 표면에 약 200Å 이내의 텅스텐 실리사이드 핵을 형성한다(S24 단계). 그러면, 상기 다이클로로실란 가스로부터 해리되어 발생한 염소 기가 상기 폴리실리콘막의 표면에 달라붙어 있는 수소 기와 반응하여 염화수소(HCl)로 환원되어 배기 가스와 함께 배출된다. 따라서, 염소가 상기 폴리실리콘막 내로 축적되는 것을 방지할 수 있다.
이어서, 텅스텐 헥사플루오라이드 가스 13sccm, 다이클로로실란 가스 180sccm 및 아르곤 가스 200sccm을 반응 챔버 내로 유입하고, 플라즈마 반응에 의해 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 약 1000Å의 두께로 증착한다(S26 단계).
이어서, 상기 RF 전원을 오프시킨 후, 약 70초 내지 120초 동안 상기 반응 챔버 내에 B2H6가스 120sccm를 공급하여 상기 텅스텐 실리사이드막의 표면을 포스트-플러싱한다(S28계). 상기 포스트-플러쉬 단계는 스트레스를 완화시키고 텅스텐 실리사이드막의 표면에 염소 기가 결합되는 것을 막기 위하여 시행한다.
이어서, 상기 기판을 PECVD 장치의 로드락 챔버로 이송한 후, 로드락 챔버를 벤팅하여 상기 기판을 PECVD 장치로부터 제거한다(S30 단계).
도 6은 본 발명의 제2 실시예에 의한 텅스텐 실리사이드막 및 폴리실리콘막 내의 염소 프로파일을 도시한 그래프이다. 여기서, 그래프 A는 종래의 DCS-텅스텐 실리사이드막 증착 방법에 있어서 텅스텐 실리사이드막 및 폴리실리콘막 내부의 염소 프로파일을 나타낸다. 그래프 B는 수소화합물 가스로 PH3가스를 사용하고 상기 PH3가스로 프리-플러싱을 한 후 PH3가스를 텅스텐 헥사플루오라이드 및 다이클로로실란 가스와 혼합하여 핵형성 단계를 20초 동안 실시한 경우에 있어서 텅스텐 실리사이드막 및 폴리실리콘막 내부의 염소 프로파일을 나타낸다.
도 6으로부터 알 수 있듯이, PH3가스로 프리-플러싱을 한 후 PH3가스를 유입하여 핵형성을 실시한 경우(A) 텅스텐 실리사이드막과 폴리실리콘막의 계면 양쪽에서 모두 염소 농도가 감소하였다. 즉, PH3프리-플러쉬 단계에서 폴리실리콘막의 표면에 PH3을 흡착시킨 후 핵형성을 실시하면, 다이클로로실란 가스로부터 발생된 염소 기가 상기 폴리실리콘막의 표면에 달라붙어 있는 수소 기와 반응하여 염화수소(HCl)로 환원된다. 따라서, 염소가 상기 폴리실리콘막 내로 축적되는 것이 방지되므로 폴리실리콘막의 내부 및 표면에서 염소 농도가 감소하게 된다.
도 7은 본 발명의 제3 실시예에 의한 텅스텐 실리사이드막의 증착방법을 설명하기 위한 플로우 차트이다.
도 7를 참조하면, 먼저 그 최상부층에 폴리실리콘막이 형성된 반도체 기판을 PECVD 반응 챔버의 서셉터 위에 위치시킨다(S50 단계). 이어서, 상기 기판을 약 450∼700℃, 바람직하게는 약 500∼600℃의 온도로 가열하고, 상기 반응 챔버 내의 압력을 1000∼1500mtorr 정도로 유지한다.
상기 압력 및 온도 조건을 유지하면서, 수소화합물 가스, 예컨대 B2H6가스를 약 120sccm의 유량으로 약 60초 동안 반응 챔버 내에 유입하여 상기 폴리실리콘막의 표면을 프리-플러싱한다(S52 단계). 상기 프리-플러쉬 단계는 스트레스 완화 및 핵형성(nucleation) 촉진을 위한 단계로서, 본 실시예에 의하면 B2H6가스로 프리-플러쉬함으로써 상기 폴리실리콘막의 표면에 B2H6을 흡착시킨다.
이어서, 텅스텐 헥사플루오라이드(WF6) 1sccm, 다이클로로실란(SiH2Cl2) 300sccm, B2H660sccm 및 아르곤(Ar) 20sccm의 혼합 가스를 반응 챔버 내에 유입한 후, RF 전원을 인가하여 상기 혼합 가스의 플라즈마 반응을 일으켜 상기 폴리실리콘막의 표면에 약 200Å 이내의 텅스텐 실리사이드 핵을 형성한다(S54 단계). 그러면, 상기 다이클로로실란 가스로부터 분리된 염소 기가 상기 폴리실리콘막의 표면에 달라붙어 있는 수소 기와 반응하여 염화수소(HCl)로 환원되어 배기 가스와 함께 배출된다. 따라서, 염소가 상기 폴리실리콘막 내로 축적되는 것을 방지할 수 있다.
이어서, 텅스텐 헥사플루오라이드 가스 13sccm, 다이클로로실란 가스 180sccm, B2H6가스 10sccm 및 아르곤 가스 200sccm을 반응 챔버 내로 유입하고, 플라즈마 반응에 의해 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 약 1000Å의 두께로 증착한다(S56 단계). 그러면, 상기 다이클로로실란 가스로부터 해리되어 발생한 염소 기가 B2H6가스에 의해 염화수소(HCl)로 환원되어 배기 가스와 함께 배출되므로 상기 텅스텐 실리사이드막 내에 잔존하지 못하게 된다. 또한, 상기 B2H6가스의 보론(B)이 텅스텐 실리사이드막 내에 p형 도판트로 작용하여 홀(hole) 농도를 증가시키므로, 텅스텐 실리사이드막의 비저항을 낮출 수 있다.
이어서, 상기 RF 전원을 오프시킨 후, 약 70초 내지 120초 동안 상기 반응 챔버 내에 B2H6가스 120sccm를 공급하여 상기 텅스텐 실리사이드막의 표면을 포스트-플러싱한다(S58계). 상기 포스트-플러쉬 단계는 스트레스를 완화시키고 텅스텐 실리사이드막의 표면에 염소 기가 결합되는 것을 막기 위하여 시행한다.
이어서, 상기 기판을 PECVD 장치의 로드락 챔버로 이송한 후, 로드락 챔버를 벤팅하여 상기 기판을 PECVD 장치로부터 제거한다(S60 단계).
상술한 바와 같이 본 발명에 의하면, PECVD 장치의 반응 챔버 내에 텅스텐 헥사플루오라이드(WF6) 가스와 다이클로로실란(SiH2Cl2) 가스를 유입하여 텅스텐 실리사이드막을 증착할 때 수소화합물 가스, 바람직하게는 B2H6, PH3, AsH3또는 NH3가스를 함께 유입함으로써 상기 수소화합물 가스에 의해 다이클로로실란 가스의 염소(Cl) 기를 염화수소(HCl)로 환원시켜 배기 가스와 함께 제거한다. 따라서, 상기 텅스텐 실리사이드막의 내부에서 염소와 실리콘이 결합하여 SiClx 결정을 형성하는 것을 방지함으로써, SiClx 결정에 의한 비주얼 불량 및 SiClx 결정의 확산으로 인해 발생되는 하부의 폴리실리콘막의 이상 성장 문제를 해결할 수 있다.
또한, 상기 수소화합물 가스로 B2H6, PH3또는 AsH3가스를 사용하면, 상기 가스의 보론, 인 또는 비소가 텅스텐 실리사이드 내에서 p형 또는 n형 도판트로 작용하여 홀 농도 또는 전자 농도를 증가시키게 된다. 따라서, 텅스텐 실리사이드막의 비저항을 기존의 모노실란(SiH4) 가스를 이용하여 증착된 텅스텐 실리사이드막보다 낮출 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 그 위에 폴리실리콘막이 형성된 반도체 기판을 플라즈마 화학 기상 증착 장치의 반응 챔버 내에 위치시키는 단계; 및
    상기 반응 챔버 내에 실리콘 소스가스, 텅스텐 소스가스 및 염소(Cl) 기를 환원시키기 위한 수소화합물 가스를 유입하여 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 증착하는 단계를 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  2. 제1항에 있어서, 상기 실리콘 소스가스는 다이클로로실란(SiH2Cl2), 다이메틸다이클로로실란(DMDCS) 및 트라이메틸클로로실란(TMCS)의 군에서 선택된 어느 하나인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  3. 제1항에 있어서, 상기 텅스텐 소스가스는 텅스텐 헥사플루오라이드(WF6) 가스인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  4. 제1항에 있어서, 상기 수소화합물은 B2H6, PH3, AsH3및 NH3의 군에서 선택된 어느 하나인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  5. 제1항에 있어서, 상기 텅스텐 소스가스, 상기 실리콘 소스가스 및 상기 수소화합물 가스는 1:14:1의 비율로 공급하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  6. 제1항에 있어서, 상기 텅스텐 실리사이드막은 450∼700℃의 온도 및 1000∼1500mtorr의 압력에서 증착하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  7. 제1항에 있어서, 상기 텅스텐 실리사이드막을 증착하는 단계 후, 상기 반응 챔버 내에 상기 수소화합물 가스를 유입하여 상기 텅스텐 실리사이드막의 표면을 포스트-플러싱하는 단계를 더 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  8. 제1항에 있어서, 상기 플라즈마 화학 기상 증착 장치는 냉벽형 CVD 장치인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  9. 그 위에 폴리실리콘막이 형성된 반도체 기판을 플라즈마 화학 기상 증착 장치의 반응 챔버 내에 위치시키는 단계;
    상기 반응 챔버 내에 염소(Cl) 기를 환원시키기 위한 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면을 프리-플러싱하는 단계;
    상기 반응 챔버 내에 실리콘 소스가스, 텅스텐 소스가스 및 상기 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면에 텅스텐 실리사이드 핵을 형성하는 단계; 및
    상기 반응 챔버 내에 상기 실리콘 소스가스 및 상기 텅스텐 소스가스를 유입하여 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 증착하는 단계를 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  10. 제9항에 있어서, 상기 실리콘 소스가스는 다이클로로실란(SiH2Cl2), 다이메틸다이클로로실란(DMDCS) 및 트라이메틸클로로실란(TMCS)의 군에서 선택된 어느 하나인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  11. 제9항에 있어서, 상기 텅스텐 소스가스는 텅스텐 헥사플루오라이드(WF6) 가스인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  12. 제9항에 있어서, 상기 수소화합물은 B2H6, PH3, AsH3및 NH3의 군에서 선택된 어느 하나인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  13. 제9항에 있어서, 상기 텅스텐 소스가스, 상기 실리콘 소스가스 및 상기 수소화합물 가스는 1:14:1의 비율로 공급하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  14. 제9항에 있어서, 상기 텅스텐 실리사이드막을 증착하는 단계 후, 상기 반응 챔버 내에 상기 수소화합물 가스를 유입하여 상기 텅스텐 실리사이드막의 표면을 포스트-플러싱하는 단계를 더 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  15. 그 위에 폴리실리콘막이 형성된 반도체 기판을 플라즈마 화학 기상 증착 장치의 반응 챔버 내에 위치시키는 단계;
    상기 반응 챔버 내에 염소(Cl) 기를 환원시키기 위한 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면을 프리-플러싱하는 단계;
    상기 반응 챔버 내에 실리콘 소스가스, 텅스텐 소스가스 및 상기 수소화합물 가스를 유입하여 상기 폴리실리콘막의 표면에 텅스텐 실리사이드 핵을 형성하는 단계; 및
    상기 반응 챔버 내에 상기 실리콘 소스가스, 상기 텅스텐 소스가스 및 상기 수소화합물 가스를 유입하여 상기 폴리실리콘막 상에 텅스텐 실리사이드막을 증착하는 단계를 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  16. 제15항에 있어서, 상기 실리콘 소스가스는 다이클로로실란(SiH2Cl2), 다이메틸다이클로로실란(DMDCS) 및 트라이메틸클로로실란(TMCS)의 군에서 선택된 어느 하나인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  17. 제15항에 있어서, 상기 텅스텐 소스가스는 텅스텐 헥사플루오라이드(WF6) 가스인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  18. 제15항에 있어서, 상기 수소화합물은 B2H6, PH3, AsH3및 NH3의 군에서 선택된 어느 하나인 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  19. 제15항에 있어서, 상기 텅스텐 소스가스, 상기 실리콘 소스가스 및 상기 수소화합물 가스는 1:14:1의 비율로 공급하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  20. 제15항에 있어서, 상기 텅스텐 실리사이드막은 450∼700℃의 온도 및 1000∼1500mtorr의 압력에서 증착하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
  21. 제15항에 있어서, 상기 텅스텐 실리사이드막을 증착하는 단계 후, 상기 반응 챔버 내에 상기 수소화합물 가스를 유입하여 상기 텅스텐 실리사이드막의 표면을포스트-플러싱하는 단계를 더 구비하는 것을 특징으로 하는 텅스텐 실리사이드막의 형성방법.
KR10-2001-0015225A 2001-03-23 2001-03-23 텅스텐 실리사이드막의 형성방법 KR100447031B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2001-0015225A KR100447031B1 (ko) 2001-03-23 2001-03-23 텅스텐 실리사이드막의 형성방법
GB0206450A GB2373514B (en) 2001-03-23 2002-03-19 Method for forming a tungsten silicide layer
US10/101,776 US6573180B2 (en) 2001-03-23 2002-03-21 PECVD method of forming a tungsten silicide layer on a polysilicon layer
CNB021079706A CN1204608C (zh) 2001-03-23 2002-03-22 硅化钨层的形成方法
JP2002081568A JP2002313748A (ja) 2001-03-23 2002-03-22 タングステンシリサイド膜の形成方法
DE10213287A DE10213287B4 (de) 2001-03-23 2002-03-25 Verfahren zur Ausbildung einer Wolframsilizidschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0015225A KR100447031B1 (ko) 2001-03-23 2001-03-23 텅스텐 실리사이드막의 형성방법

Publications (2)

Publication Number Publication Date
KR20020075056A true KR20020075056A (ko) 2002-10-04
KR100447031B1 KR100447031B1 (ko) 2004-09-07

Family

ID=19707310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0015225A KR100447031B1 (ko) 2001-03-23 2001-03-23 텅스텐 실리사이드막의 형성방법

Country Status (6)

Country Link
US (1) US6573180B2 (ko)
JP (1) JP2002313748A (ko)
KR (1) KR100447031B1 (ko)
CN (1) CN1204608C (ko)
DE (1) DE10213287B4 (ko)
GB (1) GB2373514B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
DE10134461B4 (de) * 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
KR100884852B1 (ko) * 2003-08-11 2009-02-23 도쿄엘렉트론가부시키가이샤 성막 방법
KR20050063027A (ko) * 2003-12-19 2005-06-28 주식회사 하이닉스반도체 반도체소자의 게이트 형성방법
KR100652427B1 (ko) * 2005-08-22 2006-12-01 삼성전자주식회사 Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
KR100851236B1 (ko) * 2007-03-06 2008-08-20 피에스케이 주식회사 배기장치 및 이를 포함하는 기판처리장치, 그리고 배기방법
JP2010093637A (ja) * 2008-10-09 2010-04-22 Nec Electronics Corp 遅延回路
US8785310B2 (en) * 2012-01-27 2014-07-22 Tokyo Electron Limited Method of forming conformal metal silicide films
KR20190137988A (ko) 2018-06-04 2019-12-12 안재규 인테리어 화분형 투척소화기
KR102119415B1 (ko) 2018-09-12 2020-06-26 안재규 다용도 투척형 소화기

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692343A (en) * 1985-08-05 1987-09-08 Spectrum Cvd, Inc. Plasma enhanced CVD
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
JP2599560B2 (ja) * 1992-09-30 1997-04-09 インターナショナル・ビジネス・マシーンズ・コーポレイション ケイ化タングステン膜形成方法
US5558910A (en) * 1992-12-22 1996-09-24 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
JPH07176484A (ja) * 1993-06-28 1995-07-14 Applied Materials Inc 窒化アルミニューム面を有するサセプタをサセプタの浄化後珪化タングステンで処理することによって半導体ウエハ上に珪化タングステンを一様に堆積する方法
KR100209931B1 (ko) * 1996-06-21 1999-07-15 김영환 반도체 소자의 실리사이드 형성방법
EP0841690B1 (en) 1996-11-12 2006-03-01 Samsung Electronics Co., Ltd. Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
JP3635843B2 (ja) 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
KR19980077336A (ko) * 1997-04-18 1998-11-16 김영환 반도체소자의 도전배선 형성방법
KR19990002649A (ko) * 1997-06-20 1999-01-15 김영환 반도체 소자의 제조 방법
US5946599A (en) * 1997-07-24 1999-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor IC device
JPH1176759A (ja) * 1997-09-08 1999-03-23 Nec Corp 室内の揮発性有機物の除去方法および装置
US6130145A (en) 1998-01-21 2000-10-10 Siemens Aktiengesellschaft Insitu doped metal policide
KR19990074929A (ko) * 1998-03-16 1999-10-05 윤종용 반도체 장치의 실리사이드층 형성방법
JP2000150416A (ja) * 1998-09-01 2000-05-30 Tokyo Electron Ltd タングステンシリサイド膜及びその成膜方法
JP4581159B2 (ja) 1998-10-08 2010-11-17 ソニー株式会社 半導体装置およびその製造方法
JP2001196326A (ja) 2000-01-11 2001-07-19 Tokyo Electron Ltd タングステンシリサイド膜の成膜方法及びゲート電極／配線の作製方法
DE10063717C1 (de) 2000-12-20 2002-02-21 Infineon Technologies Ag Verfahren zur Abscheidung dünner Schichten durch Chemical Vapor Deposition
KR100430473B1 (ko) * 2001-02-06 2004-05-10 삼성전자주식회사 텅스텐 실리사이드 형성방법

Also Published As

Publication number Publication date
DE10213287A1 (de) 2002-10-02
US20020137336A1 (en) 2002-09-26
GB2373514B (en) 2003-07-16
CN1204608C (zh) 2005-06-01
GB0206450D0 (en) 2002-05-01
GB2373514A (en) 2002-09-25
DE10213287B4 (de) 2006-09-07
US6573180B2 (en) 2003-06-03
KR100447031B1 (ko) 2004-09-07
JP2002313748A (ja) 2002-10-25
CN1377064A (zh) 2002-10-30

Similar Documents

Publication Publication Date Title
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
US6524952B1 (en) Method of forming a titanium silicide layer on a substrate
US6326690B2 (en) Method of titanium/titanium nitride integration
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US6193813B1 (en) Utilization of SiH4 soak and purge in deposition processes
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US20090081868A1 (en) Vapor deposition processes for tantalum carbide nitride materials
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
US7411254B2 (en) Semiconductor substrate
US7358188B2 (en) Method of forming conductive metal silicides by reaction of metal with silicon
US6284650B1 (en) Integrated tungsten-silicide processes
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
US7989339B2 (en) Vapor deposition processes for tantalum carbide nitride materials
EP0591086A2 (en) Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
KR100430473B1 (ko) 텅스텐 실리사이드 형성방법
KR20040016696A (ko) 반도체장치의 전극형성방법 및 장치
JPH05102080A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee