JP2599560B2 - ケイ化タングステン膜形成方法 - Google Patents

ケイ化タングステン膜形成方法

Info

Publication number
JP2599560B2
JP2599560B2 JP5230908A JP23090893A JP2599560B2 JP 2599560 B2 JP2599560 B2 JP 2599560B2 JP 5230908 A JP5230908 A JP 5230908A JP 23090893 A JP23090893 A JP 23090893A JP 2599560 B2 JP2599560 B2 JP 2599560B2
Authority
JP
Japan
Prior art keywords
tungsten silicide
wafer
reaction chamber
silicide film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5230908A
Other languages
English (en)
Other versions
JPH06283453A (ja
Inventor
トーマス・リチヤード・ゴウ
リチヤード・ジヨン・レベル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06283453A publication Critical patent/JPH06283453A/ja
Application granted granted Critical
Publication of JP2599560B2 publication Critical patent/JP2599560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0272Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置製造方法に関
し、特に化学気相成長法を利用して半導体ウエハを製造
する方法について、ジクロロシラン(dichlorosilane (S
iH2 Cl2又はDCS))を使用して六フッ化タングステン( tu
ngsten hexafluoride (WF6))を還元することにより、ケ
イ化タングステンを( tungsten silicide (WSix))を化
学気相成長させる方法に適用して好適なものである。
【0002】
【従来の技術】ケイ化タングステン(WSix)は低抵抗率で
相互接続できるため、集積回路には重要な物質である。
ケイ化タングステンは一般的にポリサイドとして使用さ
れ、ドープされたポリシリコン層上にケイ化タングステ
ン膜を堆積させる。例えば、このポリサイド構造はMOSF
ETデバイスのゲート又は記憶装置のビットライン若しく
はワードラインを形成するのに使用される。さらに、ケ
イ化タングステンを使用することによって他の幾つかの
利点が得られる。即ち、HFのようなウエットエッチン
グ液による化学的破壊を阻止すると共に、温度の安定性
及び酸化処理の性能を向上させることができる。
【0003】
【発明が解決しようとする課題】現在ケイ化タングステ
ン膜の主な形成方法はコールドウォール化学気相成長(C
VD)反応装置でWF6及びシラン(SiH4)のガス混合物を使用
する化学気相成長法である。WSixの化学気相成長法に
は、スパッタリング及び蒸着のような他の堆積技術より
も幾つかの利点がある。利点には、WSix膜のSi及びWの
比率を広範囲に亘って制御する能力及び低コスト、低欠
陥処理で高純度のWSix膜を堆積させる能力が含まれる。
しかしながら、WF6及びシランのガス混合物を使用するW
Sixの化学気相成長法では、フッ素濃度の高い(例えば10
20atm/cm3以上の濃度)WSix膜を形成してしまう。
【0004】フッ素濃度の高い膜は堆積されたWSix膜に
取り込まれたフッ素が集積回路(又は半導体装置)の他の
部分に拡散し、集積回路の性能が損なわれるという欠点
を有する。例えば、ポリサイドゲート構造のWSix膜のフ
ッ素が下層のゲート酸化物に拡散し、このゲート酸化物
と反応すると、集積回路のポリサイドゲートの下に配置
されたゲート酸化物の性能が低下する。この反応により
ゲート酸化物は厚くなり、最初の厚さよりも一段と厚く
なる。特に、一段と小さいジオメトリデバイスに使用さ
れる薄いゲート(例えば 150Å以下の厚さのゲート)の場
合、ゲート酸化物の厚みを制御することは困難であるた
め、ゲート酸化物が厚くなることは望ましくない。
【0005】WF6及びSiH4のガス混合物を用いた場合の
化学的性質上の他の問題は堆積されたケイ化タングステ
ン膜の整合性が乏しいということである。さらに、この
化学的性質を用いて堆積されたWSix膜においては、特
に、線幅の狭い領域又は最端に分布している上層領域に
パターン化された膜がクラッキングして層割れを生じる
可能性がある。
【0006】上述したWF6及びSiH4のガス混合物の化学
的性質を用いる代わりに他のガスを利用してWSix膜を生
成することができる。この他のガスを利用する方法にお
いては、WF6及びSiH2Cl2でなるガス混合物をコールドウ
ォールCVD反応装置に供給してWSix膜を生成させる。WF6
及びSiH2Cl2の化学的性質により、フッ素濃度が低く、
整合性が良好で、クラッキング及び層割れの可能性が低
下したWSix膜の堆積が可能となる。しかしながら、特に
ウエハの直径が 125mm以上の場合、処理の不安定性及び
ウエハの膜の不均一性により、この化学的性質を利用す
ることはできない。DCSはシランよりもさらに分解が難
しいので、通常堆積温度はシランを基にした処理の場合
よりも高温でなければならない。必ずしもそうではない
が、通常一段と高い温度で堆積されたWSix膜の均一性は
低下するため、これは欠点となる。また、WSix膜が生成
される表面での核発生が不十分であるために堆積が定ま
らず、ウエハ温度が約 400℃以下の場合、この化学的性
質を用いたWSix膜の堆積は安定しない。
【0007】従って、フッ素濃度が低く、Si及びWの比
率が比較的広範囲でもウエハの均一性及びプロセスに対
する安定性を保持するWSix膜が得られ、実質的に400℃
以下のウエハ温度でも安定性のあるWSix膜を堆積させる
ことができるように改善されたWSix膜堆積プロセスが必
要である。さらに、良好な整合性を示し、クラッキング
及び層割れを低下させたこのようなWSix膜堆積プロセス
が必要である。
【0008】
【課題を解決するための手段】本発明はジクロロシラン
(SiH2 Cl2)及びシラン、水素又はこれらの混合物でなる
還元剤を使用して六フッ化タングステン(WF6)を還元す
ることを含む、ケイ化タングステンの化学気相成長法を
提供する。本発明の方法によると、WSix膜は低圧及び約
400℃以下のウエハ温度で処理が行われるCVD反応装置
で形成される。好適な実施例においては、WSix膜が堆積
する前に薄い核発生層が最初に堆積される。また、本発
明はCVD反応装置に供給されたシラン及び水素の割合を
変化させることにより、堆積されたWSix膜の抵抗率を調
整する方法を提供する。
【0009】堆積されたWSix膜はフッ素濃度が低く、ウ
エハの均一性及び処理の安定性に優れている。さらに、
実質上 400℃以下のウエハ温度でも安定性のあるWSix
を堆積させることができる。
【0010】
【実施例】本発明は化学気相成長を利用して、半導体ウ
エハ上にケイ化タングステン層を形成する方法を提供す
る。本発明の方法によると、WF6、DCS及び還元剤として
のシラン(SiH4)、水素又はこれらの混合物でなるガス混
合物を低温で処理が行われる従来の低圧CVDコールドウ
ォール反応装置に供給することによって、ケイ化タング
ステン膜が形成される。堆積されたケイ化タングステン
膜は一般式WSix(ここでXは堆積に用いられた特定の処理
条件に依存する実数である)により与えられ、化学的組
成は変化する。
【0011】本発明に対し、従来の技術においては、安
定性のあるWSix膜はWF6及びシランのガス混合物又はWF6
及びDCSのガス混合物のどちらか一方のみを使用して形
成され、その両方を使用することはない。本発明はWF6
及びDCSに加えて上述した還元剤を利用して安定性のあ
るWSix膜を堆積させる。
【0012】使用されるCVD反応装置の形式は従来のCVD
反応装置のいずれでもよい。例えば、抵抗加熱された G
enus 6000 バッチ−ウエハ( 200mm)CVDシステム又は放
射加熱された Varian 5101シングル−ウエハ( 125mm)CV
Dシステム(この特定のモデルは現在製造されていない)
を使用してもよい。しかしながら、使用されるCVD反応
装置の構造が特定のものであることは、本発明を実施す
る上で重要ではない。本発明は最も低温のコールドウォ
ール低圧CVD反応装置で実施できる。例えば、放射又は
抵抗によって発生されたエネルギー以外の手段によって
加熱されたCVD反応装置を使用することができる。さら
に、本発明はプラズマ能力を有するCVDシステムで使用
することができる。
【0013】本発明の好適な実施例によると、半導体ウ
エハ上にケイ化タングステン層を堆積させるため、ウエ
ハはCVD反応装置のチャンバ内のサセプタ又はチャック
上に置かれる。その後サセプタを例えば約 400〜 600℃
の温度まで加熱する。サセプタの本体は比較的高い熱伝
導率を有するので、その温度は簡単に監視され制御する
ことができる。
【0014】注意すべきは、他の実施例においては、サ
セプタのない形式のCVD反応装置を使用してもよいこと
である。この反応装置においてはサセプタを用いず、ウ
エハが放射加熱される。本発明の実施はどの方法におい
てもサセプタを有するCVDシステムに限定されるもので
はない。
【0015】ウエハをCVD反応装置に配置した後、ガス
混合物が反応装置に供給されると同時に、反応室内は例
えば約 250〜 400ミリトルの低圧力に保持される。しか
しながら、本発明は約1トルまでの圧力で行うことが出
来る。ガス混合物は通常ウエハが加熱された後に供給さ
れる。CVD反応装置の反応室に幾つかの種類のガスを流
出させることによってガス混合物は形成される。反応装
置に供給されたガスはWF6、DCS及び還元剤としてのシラ
ン、水素又はこれらの混合物でなる。また、通常これら
のガスの動きを助けるために希釈剤が加えられる。ガス
混合物の組成及びガス混合物を構成する各ガス成分の流
出量は高範囲で変化し得る。好適な実施例及び他の実施
例で使用された一般的なガスの流出量は以下の例で記述
する。
【0016】通常、DCSガスは約 140〜 600sccmであ
る。好適な実施例において、これは約20〜30%高く又は
低く変化する。しかしながら、一般的にDCSの流量は他
の実施例の場合、使用する特定のプロセス及び装置次第
で、高範囲で増減させることができる。DCSガス及び他
のガスの絶対的な流量は以下に述べるようにCVD反応装
置に供給されるこれらのガスの流出量の比率ほど重要で
はない。
【0017】CVD反応装置に供給されるガスの体積比は
便宜上、DCSのガスの流出量を通常の基準点として使用
して述べられている。例えば、WF6の流量が 3.5sccm及
びDCSの流量が 140sccmの場合、WF6の割合はDCSの流出
量の 2.5%である。
【0018】好適な実施例において、反応装置に流出す
る還元剤の体積比はDCSガスの流出量に比して小さい。
つまり、還元剤が実質的にシランのみでなる場合、反応
装置に供給される還元剤の割合は体積比でDCSガスの流
出量より約 0.5〜10%が望ましい。しかしながら、他の
実施例においては、シランの割合は通常約50%以上にす
ることができる。
【0019】還元剤が実質的に水素のみでなる場合、反
応装置に供給される還元剤の割合は体積比でDCSガスの
流出量の約50〜90%が望ましい。しかしながら、一般に
この割合は20〜 100%又はそれ以上で変化し得る。
【0020】好適な実施例において、シラン及び水素で
なるガス混合物が還元剤として用いられる場合、CVD反
応装置に供給されるDCSガスの流出量に対する還元剤の
体積比は約 1〜70%であり、この体積比は還元剤中で使
用される水素に対するシランの特定の比率に依存する。
【0021】還元剤がシラン及び水素の混合物からなる
場合、本発明の方法に従って形成されたWSix膜の特性は
以下に詳細に述べるように、実質的にシランのみ又は実
質的に水素のみでなる還元剤を用いて形成された膜が示
す特性の中間の特性を示す。しかしながら、本発明はシ
ラン及び水素の混合物からなるいかなる還元剤にも適用
出来、このような混合物を用いて形成された膜の特性は
膜に用いられるシラン及び水素の実際の割合を変更する
ことによって変化する。
【0022】反応装置に供給されるWF6の割合はDCSの流
出量の約 1〜10%であることが望ましい。しかしなが
ら、フッ素による汚染が制限要因とならない場合、この
割合をさらに高くすることができる。
【0023】好適な実施例において、上述のようにCVD
反応装置に供給されるガスの流出量に加えて、WSix膜の
形成の間、アルゴンのような希釈剤が少量、反応装置に
供給される。希釈剤がアルゴンの場合、アルゴンを供給
する割合はDSCの流出量の約10〜50%である。他の実
施例においては、希釈剤の割合をさらに高くして使用し
てもよい。
【0024】好適な実施例においては、CVD反応装置の
サセプタを加熱するため、サセプタの上に配置されたウ
エハも同様に加熱される。しかしながら、CVD反応装置
内で起こるサセプタ及びウエハの接触が不十分なため、
通常ウエハの温度はサセプタ温度より大幅に低くなる。
このようにサセプタ及びウエハの接触が不十分なのは、
サセプタの上面の先端及びウエハの下面の先端だけが固
体同士の接触であるからである。その結果として、ウエ
ハ及びサセプタ間の界面のほとんどはCVD反応装置自体
に含まれるガス混合物で満たされる。
【0025】CVD反応装置は実質的に真空に近い状態の
低圧で扱われるため、サセプタ及びウエハの界面のガス
混合物の密度はその熱伝導率と同様に非常に低い。従っ
て、サセプタ及びウエハ間で生ずる熱伝達のほとんどは
サセプタ又はウエハのどちらかの本体より実質上低い伝
導率のガス層を通じて起こる。この状態はサセプタから
ウエハへの均一な熱伝達を妨げ、サセプタ及びウエハの
界面に大きな温度傾斜を生じさせる。この温度傾斜のた
めに、ウエハの表面及びサセプタの表面の間の表面温度
差は通常約30〜 100℃であり、ウエハの温度よりもサセ
プタの温度の方が高い。ウエハ及びサセプタの温度差の
変化が大きいのはこの温度差が使用する特定のCVD反応
装置及び処理条件に大きく依存するからである。従っ
て、例えばサセプタの温度が約 400〜 600℃で温度差が
100℃の場合、対応するウエハの表面温度は約 300〜 5
00℃となる。
【0026】他の反応装置の設計も可能である。上述し
たように他の実施例においては、サセプタを使用せずに
放射加熱を用いたCVD反応装置を使用してもよい。ま
た、CVD反応装置システムの加熱方法にはいくつかの方
法がある。始めに述べたように、これらの反応装置は放
射加熱又は抵抗加熱がなされてもよい。さらに、いくつ
かのシステムでは、ウエハをサセプタにクランプするか
又はウエハを裏側からガスによって加熱することにより
ウエハへの熱伝達を改善する。これらの反応装置の設計
方法は処理中に観察される特定の熱伝達特性に影響を及
ぼす。しかしながら、これらの他の方法は本発明を実施
するにあたってはそれ程重要なことではなく、本発明の
範囲内にある。
【0027】ケイ化タングステン膜はウエハの加熱され
た表面に堆積する。好適な実施例においては、WSix膜は
約 300〜 550℃、更に好適には約400℃以下のウエハ温
度で堆積される。しかしながら、他の実施例において
は、約 250℃以下のウエハ温度でWSix膜を堆積してもよ
い。本発明を従来の技術と比較すると、WF6及びDCSのみ
のガス混合物(即ち本発明による還元剤を添加しない)を
使用して安定したWSix膜を堆積するためのウエハの最小
温度は通常約 400℃で、本発明で達成することができる
ウエハ温度よりも非常に高い。
【0028】本発明による半導体ウエハの上面上に形成
されたケイ化タングステン膜はウエハ上に前もって形成
されたいくつかの下層上に形成してもよい。例えば、下
層はポリサイドゲートに使用するようなポリシリコン又
はシリコン、酸化シリコン若しくは窒化シリコンのよう
な他の層でもよい。本発明の方法は通常集積回路に見ら
れる種々の下層上にケイ化タングステン膜を形成する。
【0029】以下図面について、本発明の一実施例を詳
述する。
【0030】図1〜3は本発明の方法により形成されたWS
ix膜のいくつかの特性を示すグラフである。さらに、図
1〜3は従来例であるWF6及びDCSのみのガス混合物を使用
して形成されたWSix膜に見られるこれらの特性を比較し
ている。
【0031】図1は化学的性質の異なる3つのガスを使用
して堆積させた場合についての、ウエハ温度の関数とし
てのケイ化タングステン膜の成長率を示すグラフであ
る。成長率をグラフの縦軸に示し、ウエハの表面に堆積
されたWSix膜の重さを堆積時間(分)ごとにミリグラムで
表す(即ちmg/min)。堆積中のウエハ温度を横軸に示す。
成長率は所定の堆積時間中のWSix膜堆積前後のウエハの
重さを測定することにより算出される。
【0032】図1に関して、線10はWF6及びDCSのみのガ
ス混合物を使用する従来の技術のプロセスについての成
長率及びウエハ温度の関係を示し、図中にDCSで示す。
約 400℃以下の温度の場合、従来の技術のプロセスでは
堆積が乱れる。これに対して、本発明の方法によると、
線12はWF6、DCS及び実質的にシランでなる還元剤を使用
する処理についての成長率を示す。線12は図中にDCS+S
iH4で示される。本発明の方法を使用すると、従来の技
術のプロセスで実施できる最小温度(400℃)以下の温度
でも実質的に安定なWSix膜を堆積することができる。
【0033】線14はWF6、DCS及び実質的に水素でなる還
元剤を使用する処理についての成長率を示し、図中にDC
S+H2で示す。この場合も、本発明の方法を使用する
と、線10によって示される従来の技術のプロセスで実施
できる最小温度(400℃)以下の温度でも実質的にWSix
を堆積することができる。
【0034】図2は化学的性質の異なる3つのガスを使用
してケイ化タングステン膜を堆積させた場合について
の、ウエハ温度の関数としての堆積されたケイ化タング
ステン膜の均一性を示すグラフである。堆積された膜の
均一性を、堆積されたWSix膜のシート抵抗(Rs)の標準偏
差を用いて測定する。標準偏差の単位はパーセントであ
る。シート抵抗は従来の4探針プローブを使用して測定
する。
【0035】図2に関して、線20はWF6及びDCSのみを用
いる従来の技術のプロセスについての均一性を示す。こ
れに対して、線22はWF6、DCS及び実質的にシランでなる
還元剤を用いる処理について、本発明の方法により達成
された均一性を示す。線22は標準偏差が線20よりも実質
的に低くなっていることに着目されたい。線24は実質的
に水素でなる還元剤を用いた処理に関し、本発明により
達成された均一性を示す。この場合も、線24は標準偏差
が線20よりも実質的に低くなっていることに着目された
い。
【0036】図3は化学的性質の異なる3つのガスを使用
してケイ化タングステン膜を堆積させた場合について
の、ウエハ温度の関数としての堆積されたケイ化タング
ステン膜の抵抗率を示すグラフである。縦軸に示された
抵抗率はシート抵抗及び堆積されたWSix膜の重さの積を
計算することにより求められた正規化されたバルク抵抗
率として測定される。この正規化されたバルク抵抗率は
堆積された膜の密度と共に変化する定数によるWSix膜の
バルク抵抗率に関するものである。堆積されたWSix膜の
シリコンの割合が温度に伴って変化するため、膜の密度
は温度に伴って大幅に変化する。例えば、図3の正規化
されたバルク抵抗率0.8 は約 750μΩcmのバルク抵抗率
に相当し、特定のウエハ温度及び堆積された膜の化学的
性質に依存している。
【0037】図3に関して、線30はWF6及びDCSのみを用
いる従来の技術のプロセスの正規化されたバルク抵抗率
を示す。線32はWF6、DCS及び実質的にシランでなる還元
剤を用いる本発明によって形成されたWSix膜の抵抗率を
示す。線34は実質的に水素でなる還元剤を用いて形成さ
れた膜の抵抗率を示す。所定の堆積温度で、CVD反応装
置に供給されたガス混合物のシランの割合が増加するに
従って堆積されたWSix膜の抵抗率が増加する。
【0038】上述のように本発明の方法を用いると、フ
ッ素濃度が低く、Si及びWの比率が比較的広範囲でもウ
エハ内の均一性及び処理の安定性を有するWSix膜を形成
することができる。さらに、実質的に 400℃以下のウエ
ハ温度で、良好な整合性を示し、かつ層割れが減少した
安定性のあるWSix膜を堆積することができる。一段と低
い堆積温度を用いる本発明の重要な利点は、堆積された
WSix膜の均一性が増すことである。
【0039】本発明の重要な他の利点は線32に示すよう
に、所定の抵抗率を有するWSix膜が線30で示す従来の技
術のプロセスで可能であった温度よりも一段と低い温度
で堆積することができることである。図2に関して、ウ
エハの堆積温度が低下するに従って、堆積された膜の均
一性が増すことがわかる。これを線22及び24で示す。
【0040】本発明は所定のウエハ温度についてケイ化
タングステンの抵抗率を調整する方法を提供する。WSix
膜の抵抗率はシリコン及びタングステンの比率(Si及びW
の比率)を変えることによって調整される。シリコンの
導電率がタングステンの導電率より小さいため、WSix
内のシリコンの割合が増加するに従って、その抵抗率は
増加する。従って、Si及びWの比率が増加するに従っ
て、膜の抵抗率は増加する。
【0041】本発明の方法によると、CVD反応装置に供
給されるガス混合物中のシラン及び水素の相対的な割合
を変えることによって、Si及びWの比率を変化させるこ
とができる。即ち、WSix膜の抵抗率を増加させたい場
合、ガス混合物中のシランの割合を増加させる。シラン
の割合を変化させることによりWSix膜のSi及びWの比率
が増加する。
【0042】他方、抵抗率を低下させたい場合、ガス混
合物中の水素の割合を増加させる。堆積されたWSix膜中
のシリコンが少なくなるため、水素の割合を変化させる
ことによりSi及びWの比率が減少する。
【0043】CVD反応装置に供給されるガス混合物中の
シラン及び水素の両方の割合を同時に調整することがで
きることが重要である。堆積されたWSix膜の抵抗率を調
整することにより、上述したようなシランのみ又は水素
のみに調整して得られる効果を組合せることができる。
本発明の適用範囲にはこれらの組合せが含まれる。
【0044】本発明の方法によると、薄い核発生層を使
用してWSix膜を堆積させてもよいし、核発生層を使用せ
ずにWSix膜を堆積させてもよい。好適な実施例において
は、WSix膜の薄い核発生層を使用して堆積が行われる。
核発生層の目的は、その上に堆積されたWSix膜をさらに
均一に成長させることである。核発生層を形成するため
に、2ステップのプロセスが使用される。核発生層は第1
のステップで形成され、得ようとするWSix膜の残りの厚
さは第2のステップで核発生層の上に堆積される。本発
明においては、核発生層の組成は化学量論的組成におい
て最初の上層のWSix膜とは異なる(即ちSi及びWの比率が
異なる)。しかしながら、注意すべきは本発明の他の実
施例においては、核発生層は異なる組成を有することが
できることである。
【0045】第1のステップにおいて、WF6、DCS及びシ
ラン、水素又はこれらの混合物でなる還元剤より構成さ
れる第1のガス混合物をCVD反応装置に供給することによ
って核発生層が形成される。第1のガス混合物は、第1の
期間中、例えば約30〜60秒間反応装置に供給される。第
2のステップにおいて、WF6、DCS及びシラン、水素又は
これらの混合物でなる還元剤より構成される第2のガス
混合物がCVD反応装置に供給される。第2のガス混合物は
第2の期間中、例えば約 120〜 300秒間反応装置に供給
される。
【0046】好適な実施例においては、第1の期間後す
ぐに第2の期間が続く(即ち第2の期間は実質的に遅れず
に第1の期間に続く)。しかしながら、他の実施例におい
ては、この2つの期間の間に多少の遅れがあってもよ
い。さらに、一段と厚い核発生層が必要である場合、第
1の期間をさらに長くすることができる。第2の期間は約
500 秒以下に制限されるが、通常は500 秒より長くな
る。一般的に第1及び第2の期間の長さは共に、膜に対す
る過度のストレスを回避する等の外部要因によってのみ
制限される。
【0047】ガス混合物中のシランの割合を一段と高く
すると、形成される集積回路のフッ素による汚染が増加
する傾向がある。しかしながら、これが制限されない場
合、第1のガス混合物中のDCSに対するシランの割合は第
2のガス混合物中よりも大きくなるので、核発生層内のS
i及びWの比率は第2の期間中に堆積されたWSix膜より一
段と高くなる。Si及びWの比率が一段と高いWSix膜は、
膜に対するストレスが一段と低下し、付着力が改善され
る。従って核発生層としての使用に適している。さら
に、ガス混合物中のシランの割合が高いと処理に対する
安定性が増し、WSix核発生層を容易に堆積できる。しか
し、他の実施例においては、シランの割合は一定に保持
されるか又は第2のガス混合物中よりも第1のガス混合物
中の方を少なくすることができる。
【0048】好適な実施例において、WSix膜の堆積の間
薄い核発生層を使用すると、WF6の割合は第1の期間から
第2の期間で増加する(即ち、第2のガス混合物のWF6の割
合は第1のガス混合物中より高い)。さらに、WF6の割合
は第1の期間中DCSの流出量の約 0.4〜 1%の間であるこ
とが望ましい。第2の期間においてはWF6の割合が約1〜1
0%であることが望ましい。しかしながら、他の実施例
においては、WF6の割合は第1の期間から第2の時間で一
定か又は減少してもよい。
【0049】本発明の方法は、上述したようなガス混合
物の組成の変化に制限されるものではない。他の実施例
においては、ガス混合物の他の成分の割合を第1の期間
及び第2の時間で増加又は減少させることができる。例
えば、DCSの割合を第1の時間から第2の時間で増加させ
てもよく、アルゴンや窒素のような希釈剤の割合をこの
2つの時間の間で変化させることができる。
【0050】さらに他の実施例においては、薄い核発生
層を使用せずにWSix膜を堆積させてもよい。本発明を実
施する場合、核発生層を使用する必要はない。以下の例
に示すように、WF6、DCS及びシラン、水素又は実質上一
定の割合を有するこれらの混合物でなる還元剤より構成
されるガス混合物を、単一の期間中CVD反応装置に供給
することにより、本発明により得られた利点を有するWS
ix膜を形成することができる。
【0051】さらに本発明を以下の例に示す。これらの
例は本発明を説明するためのものであり、この例におい
て使用する詳細は本発明の適用範囲を制限するものでは
ない。
【0052】(例1) 直径 125mmのシリコンウエハは、その上に前もって形成
されたポリシリコン層を有する。このポリシリコン層を
有するシリコンウエハは酸化シリコン層又は窒化シリコ
ン層上に形成される。このシリコンウエハを250 ミリト
ルの圧力に保持された単一ウエハ、低圧CVDの反応室内
に配置し、 400℃乃至 520℃まで変化するサセプタ上に
クランプさせた。このサセプタの温度は、約 330℃乃至
450℃のウエハの温度に相当する。 140sccmのジクロロ
シラン、5 〜15sccmのシラン、 3.5sccmの六フッ化タン
グステン及び35sccmのアルゴンでなるガスの混合物を反
応室内に供給し、約120秒間ウエハ表面に接触させる。
これにより、厚さ1770〜2670Åの範囲で均一なケイ化タ
ングステンが生成した。図1〜3のDCS+SiH4の曲線はシ
ランの流出量が15sccmの場合の結果を示している。次表
は、ウエハの温度 370〜 450℃におけるシランの流出量
5sccm及び15sccmの場合の一般的な結果を比較してい
る。
【0053】
【表1】 ウエハの温度(℃) 370 370 450 450 SiH4の流出量(sccm) 5 15 5 15 堆積速度(Å/分) 970 1100 1330 1500 抵抗率(μΩcm) 400 570 1010 1530 均一性(標準偏差%) 4.12 4.48 4.84 5.32。
【0054】(例2) 直径 125mmのシリコンウエハは、その上に前もって形成
されたポリシリコン層を有する。このポリシリコン層を
有するシリコンウエハは酸化シリコン層又は窒化シリコ
ン層上に形成される。このシリコンウエハを400 ミリト
ルの圧力に保持された単一ウエハ、低圧CVDの反応室内
に配置し、 400℃乃至 550℃まで変化するサセプタ上に
クランプさせた。このサセプタの温度は、約 330℃乃至
480℃のウエハの温度に相当する。 140sccmのジクロロ
シラン、 100sccmの水素及び 3.5sccmの六フッ化タング
ステンでなるガスの混合物を反応室内に供給し、約120
秒間ウエハ表面に接触させる。図1〜3のDCS+H2の曲線
はこの例の結果を示している。
【0055】(例3) 直径 200mmのシリコンウエハは、その上に前もって形成
されたポリシリコン層を有する。このポリシリコン層を
有するシリコンウエハは酸化シリコン層又は窒化シリコ
ン層上に形成される。このシリコンウエハを300ミリト
ルの圧力に保持された複数ウエハ、低圧CVDの反応室内
に配置し、 450℃乃至 560℃まで変化するサセプタ上に
クランプさせた。このサセプタの温度は、約 350℃乃至
460℃のウエハの温度に相当する。2ステップの核発生
層プロセスを用いた第1のステップにおいては、 500scc
mのジクロロシラン、30sccmのシラン、 4sccmの六フッ
化タングステン及び 200sccmのアルゴンでなる第1のガ
スの混合物を反応室内に供給し、約30秒間の第1の時間
の間ウエハ表面に接触させる。これにより、ケイ化タン
グステンの薄い核発生層を生成した。続いてすぐに、第
2のステップにおいては、 500sccmのジクロロシラン、1
0〜30sccmのシラン、15sccmの六フッ化タングステン及
び 200sccmのアルゴンでなる第2のガスの混合物を反応
室内に供給し、約300 秒間の第2の期間の間ウエハ表面
に接触させる。これにより、合計の厚さ1840〜2630Åの
範囲で均一なケイ化タングステンが生成した(ここで、
合計の厚さはWSix核発生層の厚さ及び上層のWSix膜の厚
さを加えたものに等しい)。次表は、このプロセスを使
用して得られた一般的な結果を示す。
【0056】
【表2】 ウエハの温度(℃) 360 360 430 430 SiH4の流出量(sccm) 10 30 10 30 堆積速度(Å/分) 370 390 470 530 抵抗率(μΩcm) 330 390 800 1010 均一性(標準偏差%) 3.57 3.60 4.51 4.08。
【0057】(例4) 直径 200mmのシリコンウエハは、その上に前もって形成
されたポリシリコン層を有する。このポリシリコン層を
有するシリコンウエハは酸化シリコン層又は窒化シリコ
ン層上に形成される。このシリコンウエハを300 ミリト
ルの圧力に保持された複数ウエハ、低圧CVDの反応室内
に配置し、 500℃のサセプタ上にクランプさせた。この
サセプタの温度は、約 400℃のウエハの温度に相当す
る。核発生層を用いる2ステップの堆積プロセスを使用
した。第1のステップにおいては、 600sccmのジクロロ
シラン、40sccmのシラン、 4sccmの六フッ化タングステ
ン及び200sccmのアルゴンでなる第1のガスの混合物を反
応室内に供給し、約30秒間の第1の期間の間ウエハ表面
に接触させる。これにより、ケイ化タングステンの薄い
核発生層を生成した。続いてすぐに、第2のステップに
おいては、 600sccmのジクロロシラン、20sccmのシラ
ン、15sccmの六フッ化タングステン及び 200sccmのアル
ゴンでなる第2のガスの混合物を反応室内に供給し、約3
00 秒間の第2の期間の間ウエハ表面に接触させる。これ
により、合計の厚さ約2400Åの均一なケイ化タングステ
ンが生成した。
【0058】本発明の方法について詳細に説明したが、
本発明はここで記載された特定の事項に制限されるもの
ではない。それどころか、本発明は請求項で定義したよ
うに、本発明の精神及び範囲内に含まれるような他の方
法及び同様の方法を包含するものである。例えば、他の
実施例において、本発明は金属ハロゲン化物、DCS及び
シラン、水素又はこれらの混合物でなる還元剤より構成
されるガス混合物を用いて、TiSiy又はMoSizのような金
属ケイ化物を化学気相成長させる場合に使用することが
できる。
【0059】
【発明の効果】上述のように本発明によれば、半導体ウ
エハが配置された反応室内に、金属ハロゲン化物、ジク
ロロシラン及びシラン、水素又はこれらの混合物でなる
還元剤から構成されるガス混合物を供給することによ
り、フッ素濃度が低く、ウエハの均一性及び処理の安定
性に優れた安定性のある金属ケイ化物膜を簡易かつ確実
に形成することができる。
【図面の簡単な説明】
【図1】図1は、3つの化学的性質の異なるガスを使用し
て堆積させた場合についてのウエハ温度の関数としての
ケイ化タングステンの成長率を示すグラフである。
【図2】図2は、3つの化学的性質の異なるガスを使用し
て堆積させた場合についてのウエハ温度の関数としての
ケイ化タングステンの均一性を示すグラフである。
【図3】図3は、3つの化学的性質の異なるガスを使用し
て堆積させた場合についてのウエハ温度の関数としての
ケイ化タングステンの抵抗率を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチヤード・ジヨン・レベル アメリカ合衆国、ヴアーモント州05483、 シエルドン、ボツクス2255エー、アー ル・デイー1(番地なし) (56)参考文献 特開 平2−66173(JP,A)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】反応室内の半導体ウエハ上にケイ化タング
    ステン膜を形成する方法において、 前記半導体ウエハを400℃を越えない温度に保って、六
    フッ化タングステン、ジクロロシラン及び還元剤として
    のシランでなりシランが全体の0.5乃至10%を占めるガ
    ス混合物を前記反応室に供給するステップと、 前記半導体ウエハ上にケイ化タングステン膜を堆積させ
    るステップと、 を含むことを特徴とするケイ化タングステン膜形成方
    法。
  2. 【請求項2】前記反応室を250乃至400ミリトルの圧力に
    保つことを特徴とする請求項1記載のケイ化タングステ
    ン膜形成方法。
  3. 【請求項3】前記反応室内にサセプタを配置し、前記サ
    セプタを400乃至600℃の温度に保つステップを含む請求
    項1又は2記載のケイ化タングステン膜形成方法。
  4. 【請求項4】前記反応室はコールドウォール化学気相成
    長反応装置であることを特徴とする請求項1、2又は3記
    載のケイ化タングステン膜形成方法。
  5. 【請求項5】反応室内の半導体ウエハ上にケイ化タング
    ステン膜を形成する方法において、 前記半導体ウエハを400℃を越えない温度に保って、六
    フッ化タングステン、ジクロロシラン及び還元剤として
    の水素でなり水素がジクロロシランに対する体積比で全
    体の50乃至90%を占めるガス混合物を前記反応室に供給
    するステップと、 前記半導体ウエハ上にケイ化タングステン膜を堆積させ
    るステップと、 を含むことを特徴とするケイ化タングステン膜形成方
    法。
  6. 【請求項6】前記反応室を250乃至400ミリトルの圧力に
    保つことを特徴とする請求項5記載のケイ化タングステ
    ン膜形成方法。
  7. 【請求項7】前記反応室内にサセプタを配置し、前記サ
    セプタを400乃至600℃の温度に保つステップを含む請求
    項5又は6記載のケイ化タングステン膜形成方法。
  8. 【請求項8】前記反応室はコールドウォール化学気相成
    長反応装置であることを特徴とする請求項5、6又は7記
    載のケイ化タングステン膜形成方法。
  9. 【請求項9】反応室内の半導体ウエハ上にケイ化タング
    ステン膜を形成する方法において、 前記半導体ウエハを400℃を越えない温度に保って、六
    フッ化タングステン、ジクロロシラン並びに還元剤とし
    てのシラン及び水素の混合物でなるガス混合物を前記反
    応室に供給するステップと、 前記半導体ウエハ上にケイ化タングステン膜を堆積させ
    るステップと、 を含み、 前記ガス混合物の供給に先立って、ジクロロシランに対
    する水素の比率を、前記ケイ化タングステン膜に所望の
    抵抗率が得られる値に選択するステップを更に含むこと
    を特徴とするケイ化タングステン膜形成方法。
  10. 【請求項10】反応室内の半導体ウエハ上にケイ化タン
    グステン膜を形成する方法において、 前記半導体ウエハを400℃を越えない温度に保って、六
    フッ化タングステン、ジクロロシラン並びに還元剤とし
    てのシラン、水素又はこれらの混合物でなる第1のガス
    混合物を前記反応室に供給するステップと、 第1の期間中前記ウエハ上に核発生層を堆積させるステ
    ップと、 前記半導体ウエハを400℃を越えない温度に保って、六
    フッ化タングステン、ジクロロシラン並びに還元剤とし
    てのシラン、水素又はこれらの混合物でなる第2のガス
    混合物を前記反応室に供給するステップと、 第2の期間中前記核発生層を覆って前記ウエハ上にケイ
    化タングステン膜を堆積させるステップと、 を含み、 前記第2のガス混合物中のジクロロシランに対する六フ
    ッ化タングステンの割合は前記第1のガス混合物中の対
    応する割合より大きく、 前記第1のガス混合物中のジクロロシランに対するシラ
    ンの割合は前記第2のガス混合物中の対応する割合より
    大きく、 前記第1の期間は前記第2の期間より短く且つ前記第2の
    期間は前記第1の期間に実質的な遅れなく続くことを特
    徴とするケイ化タングステン膜形成方法。
JP5230908A 1992-09-30 1993-08-24 ケイ化タングステン膜形成方法 Expired - Lifetime JP2599560B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95478392A 1992-09-30 1992-09-30
US07/954783 1992-09-30

Publications (2)

Publication Number Publication Date
JPH06283453A JPH06283453A (ja) 1994-10-07
JP2599560B2 true JP2599560B2 (ja) 1997-04-09

Family

ID=25495925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5230908A Expired - Lifetime JP2599560B2 (ja) 1992-09-30 1993-08-24 ケイ化タングステン膜形成方法

Country Status (2)

Country Link
EP (1) EP0591086A3 (ja)
JP (1) JP2599560B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
KR0161735B1 (ko) * 1995-06-30 1999-02-01 김주용 반도체 소자의 제조방법
US5849629A (en) * 1995-10-31 1998-12-15 International Business Machines Corporation Method of forming a low stress polycide conductors on a semiconductor chip
US7078342B1 (en) 1996-07-16 2006-07-18 Micron Technology, Inc. Method of forming a gate stack
US7041548B1 (en) 1996-07-16 2006-05-09 Micron Technology, Inc. Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof
WO1998040188A1 (en) 1997-03-12 1998-09-17 Pita Witehira A method of engine manufacture
US6358844B1 (en) * 2000-06-01 2002-03-19 Taiwan Semiconductor Manufacturing, Company, Ltd Tungsten deposition process with dual-step nucleation
US6506252B2 (en) 2001-02-07 2003-01-14 Emcore Corporation Susceptorless reactor for growing epitaxial layers on wafers by chemical vapor deposition
KR100447031B1 (ko) * 2001-03-23 2004-09-07 삼성전자주식회사 텅스텐 실리사이드막의 형성방법
DE10115228B4 (de) 2001-03-28 2006-07-27 Samsung Electronics Co., Ltd., Suwon Steuerung des anormalen Wachstums bei auf Dichlorsilan (DCS) basierenden CVD-Polycid WSix-Filmen
DE10134461B4 (de) 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
US9816184B2 (en) 2012-03-20 2017-11-14 Veeco Instruments Inc. Keyed wafer carrier

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183199A (ja) * 1985-02-12 1986-08-15 Fujitsu Ltd チタンシリサイドの選択成長方法
DE3772659D1 (de) * 1986-06-28 1991-10-10 Ulvac Corp Verfahren und vorrichtung zum beschichten unter anwendung einer cvd-beschichtungstechnik.
US4800105A (en) * 1986-07-22 1989-01-24 Nihon Shinku Gijutsu Kabushiki Kaisha Method of forming a thin film by chemical vapor deposition
JPS6328868A (ja) * 1986-07-22 1988-02-06 Ulvac Corp Cvd法
JPS6328867A (ja) * 1986-07-22 1988-02-06 Ulvac Corp Cvd法
JPH01191447A (ja) * 1988-01-26 1989-08-01 Fujitsu Ltd 半導体装置の製造方法
JPH07100860B2 (ja) * 1988-09-01 1995-11-01 日電アネルバ株式会社 タングステンシリサイド膜の形成方法
US4966869A (en) * 1990-05-04 1990-10-30 Spectrum Cvd, Inc. Tungsten disilicide CVD
KR930006720B1 (ko) * 1991-09-20 1993-07-23 현대전자산업 주식회사 반도체 소자의 콘택홀 매립방법

Also Published As

Publication number Publication date
EP0591086A2 (en) 1994-04-06
EP0591086A3 (en) 1994-09-21
JPH06283453A (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
KR100696143B1 (ko) 기판위에 두꺼운 질화 티타늄층을 성막하는 방법
US5780360A (en) Purge in silicide deposition processes dichlorosilane
US4766006A (en) Low pressure chemical vapor deposition of metal silicide
KR0174543B1 (ko) 반도체 웨이퍼 상에 텅스텐 층을 증착시키는 방법
US5407698A (en) Deposition of tungsten
US5558910A (en) Uniform tungsten silicide films produced by chemical vapor deposition
US5500249A (en) Uniform tungsten silicide films produced by chemical vapor deposition
EP0599991B1 (en) Process for forming low resistivity titanium nitride films
US6936549B2 (en) Chemical vapor deposition using organometallic precursors
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US6326690B2 (en) Method of titanium/titanium nitride integration
US4504521A (en) LPCVD Deposition of tantalum silicide
KR100871006B1 (ko) 얇은 텅스텐 실리사이드층 증착 및 게이트 금속 집적화
JP2001291682A (ja) 化学気相堆積により形成された窒化チタン膜のプラズマ処理
CN102265383A (zh) 用于沉积具有降低电阻率及改良表面形态的钨膜的方法
JP2002124488A (ja) W(co)6からのタングステン膜の堆積方法
JP4126165B2 (ja) マルチデポジションsacvdリアクタ
JP2599560B2 (ja) ケイ化タングステン膜形成方法
US5997950A (en) Substrate having uniform tungsten silicide film and method of manufacture
JP3469420B2 (ja) Cvd成膜方法
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JPH09260306A (ja) 薄膜形成方法
JPH10209073A (ja) バリア膜の形成方法
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
KR940010158B1 (ko) 플라즈마 화학증착법에 의한 텅스텐 박막 증착방법