JPH01191447A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01191447A
JPH01191447A JP1658388A JP1658388A JPH01191447A JP H01191447 A JPH01191447 A JP H01191447A JP 1658388 A JP1658388 A JP 1658388A JP 1658388 A JP1658388 A JP 1658388A JP H01191447 A JPH01191447 A JP H01191447A
Authority
JP
Japan
Prior art keywords
film
substrate
gas
insulating film
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1658388A
Other languages
English (en)
Inventor
Yoshimi Shiotani
喜美 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1658388A priority Critical patent/JPH01191447A/ja
Publication of JPH01191447A publication Critical patent/JPH01191447A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 半導体装置の製造方法のうち、タングステンシリサイド
からなる電極配線の形成方法に関し、絶縁膜の劣化を防
いで、且つ、コンタクト抵抗を低下させることを目的と
し、 六弗化タングステン(WF6)とモノシラン(SiH4
)またはジシラン(Si2 H6)との反応によって下
層のタングステンシリサイドを被着し、次に、六弗化タ
ングステン(WF6)とジグロールシラン(SiH2C
12)との反応によって上層のタングステンシリサイド
を被着して、該2層膜からなるタングステンシリサイド
(WSix)を形成する工程が含まれることを特徴とす
る。
[産業上の利用分野〕 本発明は半導体装置の製造方法のうち、タングステンシ
リサイドからなる電極配線の形成方法に関する。
IC,LSIなどの半導体装置においては、多数の素子
間を接続する電極配線が形成されており、その電極配線
の材料として、現在、タングステンシリサイドなどの高
融点金属シリサイドが使用されている。
しかし、タングステンシリサイドなどの高融点金属シリ
サイド膜は素子特性への悪影響のないことが望まれる。
[従来の技術] さて、ICが高集積化されて配線が長くなってくると、
配線層の抵抗分による動作遅延が問題となって、更に導
電性の良い電極配線が要望され、そのような高導電性電
極配線の材料として、タングステンシリサイド(WSi
x ) 、モリブデンシリサイド(MoSix ) 、
チタンシリサイド(TiSix )などの高融点金属シ
リサイドが使用されるようになっている。且つ、このよ
うな電極配線はそのまま延在して、例えば、ゲート電極
として利用されている。
更に、高融点金属シリサイドのうちで良く使用されるの
はタングステンシリサイドで、W S i x膜からな
るゲート電極が形成されており、第2図はそのゲート電
極2の断面図を示し、本例はドープド多結晶シリコン膜
21(導電性多結晶シリコン膜)とW S i x膜2
2を積層した複合膜ゲート電極構造で、1は半導体基板
、3はゲート絶縁膜、4はフィールド絶縁膜、5はソー
ス・ドレイン領域である。
ここに、ゲート電極を複合膜構造としている理由は、W
Six膜を直接ゲート絶縁膜上に形成すると、W S 
i x膜がゲート絶縁膜と反応して、タングステン(W
)がゲート絶縁膜に入り込んで絶縁破壊を起こしたり、
また、ゲート絶縁膜からゲート電極(WSix膜)が剥
離する等の問題が起こる。
また、ゲート電極は表面酸化する必要があり、WSix
膜のみのゲート電極を酸化処理すると、膜中のシリコン
(St)が酸化され、WSix膜はタングステンリンチ
になって、ストレスが増大して剥がれ易くなる。更に、
タングステンも酸化されるようになり、絶縁性も悪くな
る。従って、上記のような複合電極配線にすると、酸化
処理時にW S i x膜にシリコンが補充されて、高
融点金属の酸化膜が生成されにくくなり、5i02膜の
生成が主体になって、絶縁性が良くなる。このような理
由によって、複合膜電極配線の構造が採られており、ま
た、ゲート電極部分だけでなく、一般の配線も同様の複
合膜構造が用いられて、これを俗称、ポリサイドと呼ん
でいる。
[発明が解決しようとする問題点] ところが、このような複合膜構造のゲート電極としてド
ープド多結晶シリコン膜21を被着した後、化学気相成
長(CV D)法によってW S i x膜22を成長
する工程において、このW S t x膜を六弗化タン
グステン(WF6)とモノシラン(SiH4)またはジ
シラン(Si2Hs )との反応ガスによって被着させ
ると、そのW S i x膜の中に多数の弗素(F)ガ
スが含まれていて、例えば、分解温度325℃では10
”/cJ程度の弗素ガスが含まれる。この弗素ガスが次
工程の熱処理などによって拡散してゲート絶縁膜を劣化
させる欠点がある。なお、ここに、分解温度とは被着基
板を加熱する温度と同意味である。
従って、上記ガスの代わりに、六弗化タングステン<W
F6)とジグロールシラン(SiH2Cl2)とを反応
させてWSix膜を被着させると、弗素ガス含有の少な
い膜が得られる。しかし、一方、この膜は多くの塩素(
CI)ガスを含む欠点があって、その塩素ガスはコンタ
クト抵抗を増加させる悪影響がある。
本発明はこのような問題点を軽減させ、絶縁膜の劣化を
防いで絶縁品質を維持し、且つ、コンタクト抵抗を低下
させることを目的としたWSix膜の形成方法を提案す
るものである。
〔問題点を解決するための手段〕
その目的は、六弗化タングステン(W F s 、)と
モノシラン(SiH4)またはジシラン(Si2 Hs
)との反応によって下層のタングステンシリサイドを被
着し、次に、六弗化タングステン(W F 6)とジグ
ロールシラン(SiH2C12)との反応によって上層
のタングステンシリサイドを被着して、該2層膜からな
るタングステンシリサイド(W S iX)を形成する
工程が含まれる製造方法によって達成される。
〔作用〕
即ち、本発明は下層として塩素ガスを含まないコンタク
ト性の良いW S i xを被着し、上層として弗素ガ
ス含有の少ないW S i xを被着して、コンタクト
抵抗を低下させ、且つ、絶縁膜の劣化を防いで、W S
 i x膜によるICへの悪影響を減少させる。
[実施例] 以下、図面を参照して実施例によって詳細に説明する。
第1図[81〜(d+は本発明にかかるゲート電極の形
成方法の工程順断面図を示している。
第1図(al参照;フィールド絶縁膜4およびゲート絶
縁膜3を設けた半導体基板1上に、公知のCVD法によ
って膜厚2000人のドープド多結晶シリコン膜21を
被着する。
第1図(bl参照−次いで、基板を約325°Cに加熱
し、水素ガスをキャリアガスにして六弗化タングステン
(WF6)とモノシラン(SiH4)との反応ガスを1
:2程度の割合で流入し、基板上で両反応ガスを熱分解
して、膜厚500人程度のW S i x膜22゛を被
着する。なお、このCVD法による成長法において、モ
ノシラン(SiH4)の代わりに、同じ水化物のジシラ
ン(Si2 H6)を用いても良い。
第1図(C)参照;次いで、基板を約500℃に加熱し
、同様の水素ガスをキャリアガスにして六弗化タングス
テン(WF6)とジグロールシラン(SiH2C12)
との混合ガスを流入し熱分解して、膜厚1500人程度
のW S i x膜22″を被着する。
第1図(d)参照;しかる後、ドープド多結晶シリコン
膜21. WSix膜22 ’ + WSix膜22″
およびゲート絶縁膜3をパターンニングして、ゲート電
極2を形成する。
このようなW S i x膜の形成方法によれば、ドー
プド多結晶シリコン膜21と接触する部分(下層)の薄
いW S i x膜22′は塩素(CI)ガスが含まれ
ないために、コンタクト抵抗が少なく導電性が良くなる
。また、上層のW S i x膜22′′は塩素(CI
)ガスを含んでいるが、弗素(F)ガス含有が少ないか
らゲート絶縁膜の劣化が減少する。即ち、本発明にかか
るWSix膜の形成方法はコンタクト抵抗が低下して導
電性を向上し、絶縁膜の膜質が劣化しない構・成で、半
導体装置の品質向上に役立つ方法である。
上記の例は多結晶シリコン膜とW S i x膜とから
なる複合膜構造(ポリサイド構造)のゲート電極を形成
する実施例であるが、その他の基板をシリコンとした電
極配線も同様にして形成できて、同様の効果が得られる
ことは勿論である。
[発明の効果] 以上の説明から明らかなように、本発明によれば、タン
グステンシリサイド膜を用いたICなどの半導体装置に
おいて、その高品質化、高信頼化に顕著に貢献するもの
である。
【図面の簡単な説明】
第1図(al〜(d)は本発明にかかる形成方法の工程
順断面図、 第2図は従来のゲート電極の断面図である。 図において、 1は半導体基板、   2はゲート電極、3はゲート絶
8M膜、 4はフィールド絶縁膜、 5はソース・ドレイン領域、 21はドープド多結晶シリコン膜、 22、22 ’ 、 22 ”はタングステンシリサイ
ド膜4二%EIJ(+=pp5 nK73にσ)TJf
’71 #t$ @第1図 、?、ケ’−h電& 反未硝γ°゛−L電殆め醇旬図 第2図

Claims (1)

    【特許請求の範囲】
  1.  六弗化タングステン(WF_6)とモノシラン(Si
    H_4)またはジシラン(Si_2H_6)との反応に
    よつて下層のタングステンシリサイドを被着し、次に、
    六弗化タングステン(WF_6)とジグロールシラン(
    SiH_2Cl_2)との反応によつて上層のタングス
    テンシリサイドを被着して、該2層膜からなるタングス
    テンシリサイド(WSix)を形成する工程が含まれて
    なることを特徴とする半導体装置の製造方法。
JP1658388A 1988-01-26 1988-01-26 半導体装置の製造方法 Pending JPH01191447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1658388A JPH01191447A (ja) 1988-01-26 1988-01-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1658388A JPH01191447A (ja) 1988-01-26 1988-01-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01191447A true JPH01191447A (ja) 1989-08-01

Family

ID=11920300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1658388A Pending JPH01191447A (ja) 1988-01-26 1988-01-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01191447A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0591086A2 (en) * 1992-09-30 1994-04-06 International Business Machines Corporation Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
JPH07283411A (ja) * 1993-11-16 1995-10-27 Hyundai Electron Ind Co Ltd 半導体素子のゲート電極の形成方法
JP2000022095A (ja) * 1998-06-30 2000-01-21 Hyundai Electron Ind Co Ltd 半導体素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0591086A2 (en) * 1992-09-30 1994-04-06 International Business Machines Corporation Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
EP0591086A3 (en) * 1992-09-30 1994-09-21 Ibm Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
JPH06283453A (ja) * 1992-09-30 1994-10-07 Internatl Business Mach Corp <Ibm> 半導体装置製造方法
JPH07283411A (ja) * 1993-11-16 1995-10-27 Hyundai Electron Ind Co Ltd 半導体素子のゲート電極の形成方法
JP2000022095A (ja) * 1998-06-30 2000-01-21 Hyundai Electron Ind Co Ltd 半導体素子及びその製造方法

Similar Documents

Publication Publication Date Title
US6940172B2 (en) Chemical vapor deposition of titanium
US7402512B2 (en) High aspect ratio contact structure with reduced silicon consumption
US5240739A (en) Chemical vapor deposition technique for depositing titanium silicide on semiconductor wafers
US6255209B1 (en) Methods of forming a contact having titanium formed by chemical vapor deposition
US4619038A (en) Selective titanium silicide formation
US5223455A (en) Method of forming refractory metal film
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
US20060202283A1 (en) Metal silicide adhesion layer for contact structures
US6433434B1 (en) Apparatus having a titanium alloy layer
JP2592844B2 (ja) 高融点金属膜の形成方法
JPH01191447A (ja) 半導体装置の製造方法
JPH05129231A (ja) 電極配線
JPH09260306A (ja) 薄膜形成方法
JP2932484B2 (ja) 高融点金属多層膜形成法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JP2728047B2 (ja) 半導体装置およびその製造方法
JPH07221097A (ja) 半導体装置およびその製造方法
KR100321738B1 (ko) 반도체 소자의 금속배선 형성방법
JPH01206623A (ja) 半導体装置の製造方法
JPH04324636A (ja) 半導体装置およびその製造方法
JPS61248447A (ja) 配線層の形成方法
KR20010008609A (ko) 반도체장치의 다층 텅스텐 폴리사이드구조의 게이트전극 형성방법
JPS60245256A (ja) 半導体装置
JPS6342171A (ja) 半導体装置
JPH11243189A (ja) 集積回路においてゲートレベル相互接続を形成する方法、ゲートレベル相互接続集積回路及びゲートレベル相互接続内のふっ素濃度の全体的なレベルを制御する方法