JP2932484B2 - 高融点金属多層膜形成法 - Google Patents

高融点金属多層膜形成法

Info

Publication number
JP2932484B2
JP2932484B2 JP786389A JP786389A JP2932484B2 JP 2932484 B2 JP2932484 B2 JP 2932484B2 JP 786389 A JP786389 A JP 786389A JP 786389 A JP786389 A JP 786389A JP 2932484 B2 JP2932484 B2 JP 2932484B2
Authority
JP
Japan
Prior art keywords
film
refractory metal
multilayer film
melting point
metal multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP786389A
Other languages
English (en)
Other versions
JPH02188921A (ja
Inventor
裕司 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP786389A priority Critical patent/JP2932484B2/ja
Publication of JPH02188921A publication Critical patent/JPH02188921A/ja
Application granted granted Critical
Publication of JP2932484B2 publication Critical patent/JP2932484B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置製造工程における、高融点金属
多層膜の形成方法に関する。
〔発明の概要〕
本発明は、半導体装置製造工程における、高融点金属
多層膜の形成方法に関し、さらに詳しくは、下地の絶縁
膜との密着性に優れた、信頼性の高い高融点金属膜の形
成方法に関する。
〔従来の技術〕
半導体装置の高集積度化の進展に伴い、ブランケット
CVD法によるタングステン等の高融点金属膜は、次世代L
SIの配線材料やゲート電極材料、さらにはエッチプロセ
スと併用して高アスペクト比のコンタクトホールへの埋
め込みプラグ形成用材料等として注目を集めている。こ
れは、ブランケットCVD法によるタングステン等の高融
点金属膜のシート抵抗値が小さく、耐熱性にとみ、加え
て良好な断差被覆性能を有しているためである。
しかしながら、このブランケットCVD法によるタング
ステン等の高融点金属膜は、下地の酸化シリコン(Si
O2)等の絶縁膜との密着性が極端に悪く、推積膜厚を実
用上充分な、例えば数千Åの厚さに推積すると剥離を生
ずるため、実用化が遅れていた。
そこで、ブランケットCVD法によるタングステン等の
高融点金属膜と下地絶縁膜との間に高融点金属のシリサ
イド膜を形成して密着性を改善する方法が提案されてい
る(例えば、第30回半導体集積回路技術シンポジウム、
講演番号7、電気化学協会電子材料委員会主催、1978年
7月)。この従来技術を第2図に基づき説明する。
シリコン等の半導体基板4を熱酸化して酸化シリコン
(SiO2)等の絶縁膜3を形成し、次に高融点金属非晶質
シリサイド膜5を1400Åの厚さに形成した。このとき、
ソースガスとして六フッ化タングステン(WF6)とシラ
ン(SiH4)の混合ガスを、キャリアガスとして水素を用
い、基板温度360℃、チャンバ内圧力0.25Torrの減圧CVD
法によった。次に、ブランケットCVD法による高融点金
属膜1を形成した。このとき、ソースガスはWF6,キャリ
アガスは水素であり、同じく基板温度360℃、チャンバ
内圧力0.25Torrの減圧CVD法を用いた。以上の工程によ
り、高融点金属多層膜が形成された。
〔発明が解決しようとする課題〕
上述した従来技術による高融点金属多層膜の形成法に
よれば、膜形成直後の状態(以下、as−depo.という)
では下地と絶縁膜との密着性は改善され、剥離が生じる
ことはない。しかし、この後の工程で、例えば不純物の
熱拡散等の熱処理を加えたあとの状態(以下、as−anne
alという)では、下地絶縁膜との剥離が発生する場合が
見られ、信頼性に欠けるきらいがあった。
この理由としては、ソースガスとしてWF6とSiH4の混
合ガスを用いて減圧CVD法によりWSixのごとき高融点金
属シリサイド膜を形成すると、as−depo.時の高融点金
属シリサイド膜は非晶質であり、しかも膜内の残留応力
が大きいことがあげられる。このas−depo.時の高融点
金属シリサイド膜は、as−anneal時では、多結晶の高融
点金属シリサイド膜に相変化を起こし、この非晶質から
多結晶への相変化に付随しておこる体積変化および残留
応力変化が原因となり、下地絶縁膜と高融点金属シリサ
イド膜の剥離が発生すると考えられる。
従って本発明の課題は、as−depo.時はもとより、as
−anneal時でも下地絶縁膜との密着性に優れた高融点金
属多層膜の形成法を提供することである。
〔課題を解決するための手段〕
絶縁膜上に高融点金属多層膜を形成するにあたり、as
−depo.時において既に多結晶構造の高融点金属シリサ
イド膜を形成し、続けて従来と同様の方法によりブラン
ケットCVD法による高融点金属膜を形成する。
as−depo.において既に多結晶構造の高融点金属シリ
サイド膜は、例えばジクロルシラン(SiH2Cl2)とWF6
ごとき高融点金属ハロゲン化物の混合ガスをソースガス
とし、減圧CVD法により形成することができる。
高融点金属多層膜のうち、高融点金属多結晶シリサイ
ド膜の占める厚さの割合は、5%以上30%以下が好まし
い。5%未満では密着性改善の効果が薄く、30%を超え
ると高融点金属多層膜全体のシート抵抗値が上昇してく
るので、低抵抗配線材料、電極材料等としての性能が低
下する。
本発明に用いられる高融点金属およびそのシリサイド
としては、タングステン(W)の他にモリブデン(M
o)、タンタル(Ta)、チタン(Ti)等およびそのシリ
サイドであるMoSix、TaSix、TiSix等を挙げることがで
きる。
〔作用〕
as−depo.時において既に多結晶構造の高融点金属シ
リサイド膜は、この後の熱処理工程においても、非晶質
から多結晶への相変化が起きないので、これに付随する
体積変化、残留応力変化がない。このため、as−depo.
時において既に多結晶構造の高融点既シリサイド膜は、
as−depo.時にもとより、as−anneal時においても下地
絶縁膜との密着性に優れ、剥離が生ずることがない。
〔実施例〕
以下、本発明の実施例を図面に基づき説明する。
第1図は本発明の実施例による高融点金属多層膜を示
す断面図である。まず、例えばテル・ヴァリアン(株)
社製Varian5103のごときマルチチャンバ方式のCVD装置
のチャンバの一つに、SiO2のごとき絶縁膜3を形成し
た、例えばシリコンのごとき半導体基板4をセットす
る。
ソースガスとして例えばWF62.5sccmおよびSiH2Cl2200
sccmの混合ガス、キャリアガスとしてアルゴン(Ar)を
10sccm流し、例えばチャンバ内圧力0.15Torr、半導体基
板温度680℃での減圧CVD法により、例えばWSixのごとき
高融点金属多結晶シリサイド膜2を800Åの厚さに析出
および成長させる。
次に同じ装置の別のチャンバにて、高融点金属多結晶
シリサイド膜2上に直ちにブランケットCVDによるタン
グステンのごとき高融点金属膜1を3200Åの厚さに析出
および生成される。このとき、ソースガスとして例えば
WF650sccm、キャリアガスとしてH2300sccmの混合ガスを
流し、チャンバ内圧力を同じく0.15Torr、半導体基板温
度450℃の条件によった。
以上の工程により、下地の絶縁膜との密着性に優れ
た、例えばWSixおよびWよりなる合計4000Åの厚さをも
つ高融点金属多層膜が形成された。
本実施例による高融点金属多層膜は、この後に続く例
えば不純物の熱拡散等の熱処理工程においても下地絶縁
膜との剥離が認められず、as−anneal時においても信頼
性にとんだ優れた密着性を示した。
一方、比較のため、ソースガスとしてWF6とSiH4の混
合ガス、キャリアガスとしてH2を用いてW等の高融点金
属シリサイド膜を形成する従来法による高融点金属多層
膜を形成したところ、as−depo.時は下地絶縁と密着し
ているが、as−anneal時では剥離が認められた。
なお、第3図aおよびbは、as−depo.時のWSix膜の
X線回析図を示す。第3図aは本発明の実施例によるWS
ix膜であり、第3図bは従来例によるWSix膜である。
第3図aより明らかなように、ソースガスとしてWF6
とSiH2Cl2の混合ガスを用いた本発明の実施例によるWSi
x膜はas−dope.時において既に多結晶構造である。これ
に対し、ソースガスとしてWF6とSiH4の混合ガスとを用
いる従来例によるWSix膜はハローパターンを示し、as−
depo.時において非晶質構造であることが明らかであ
る。
本実施例においては、高融点金属シリサイド膜の一例
として、WSixをとりあげ説明したが、他のモリブデンシ
リサイド(MoSix)、タンタルシリサイド(TaSix)、チ
タンシリサイド(TiSix)等を用いることもできる。こ
の場合、ソースガスとして、SiH2Cl2とそれぞれのシリ
サイドに対応する六フッ化モリブデン(MoF6)、五フッ
化タンタル(TaF5)のごとき高融点金属ハロゲン化物の
混合ガスを用いればよい。次に同じくそれぞれのシリサ
イドに対応する高融点金属ハロゲン化物をソースガス、
H2をキャリアガスとし、ブランケットCVD法により、各
高融点金属膜を析出および成長させることにより、下地
絶縁膜との密着性に優れた高融点金属多層膜を形成する
ことができる。
いずれの場合においても、高融点金属多層膜全体の膜
厚に占める高融点金属多結晶シリサイド膜の厚さの割合
は、5%未満では下地絶縁膜との密着改善の効果が薄
く、30%を超えると高融点金属多層膜全体のシート抵抗
値が増加する結果を得た。即ち、高融点金属多層膜全体
の膜厚に占める高融点金属多結晶シリサイド膜の厚さの
割合は、5%以上30%以下が好ましい結果を得た。
〔発明の効果〕
以上詳述したように、絶縁膜上に高融点金属多層膜を
形成するにあたり、as−depo.時において既に多結晶構
造をもつ高融点金属シリサイド膜をまず形成し、続けて
従来と同様の方法でブランケットCVD法により高融点金
属膜を形成することにより、下地絶縁膜との密着性に優
れた高融点金属多層膜を得ることが可能となった。
この形成法によれば、as−depo.時における密着性は
もとより、例えば不純物の熱拡散のごとき熱処理工程を
加えた後の、即ちas−anneal時においての密着性にも優
れ、剥離を生ずることがない。
前記したas−depo.時において既に多結晶構造を示す
高融点金属多層膜は、従来のCVD装置をそのまま用い、
ソースガスの一部をSiH4からSiH2Cl2に変更するだけで
容易に形成することも本発明の特徴の一つである。
以上、本発明による高融点金属多層膜形成法は、下地
絶縁膜との密着性に優れ、信頼性に富んだ配線材料やゲ
ート電極材料、さらには埋め込みプラグ形成用材料等へ
応用することが可能であり、LSI等の半導体装置製造工
程における寄与が大きい。
【図面の簡単な説明】
第1図は、本発明の実施例による高融点金属多層膜を示
す断面図、第2図は従来の高融点金属多層膜の一例を示
す断面図、第3図はas−depo.時におけるタングステン
ンシリサイド(WSix)膜のX線回析図を示す。第3図a
は本発明の実施例によるWSix膜であり、第3図bは従来
例によるWSix膜である。 1……高融点金属膜 2……高融点金属多結晶シリサイド膜 3……絶縁膜 4……半導体基板 5……高融点金属非晶質シリサイド膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁膜上に高融点金属シリサイド膜および
    高融点金属膜を順次形成してなる高融点金属多層膜の形
    成法であって、 前記高融点金属シリサイド膜が、形成直後の状態で多結
    晶構造であることを特徴とする高融点金属多層形成法。
JP786389A 1989-01-18 1989-01-18 高融点金属多層膜形成法 Expired - Fee Related JP2932484B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP786389A JP2932484B2 (ja) 1989-01-18 1989-01-18 高融点金属多層膜形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP786389A JP2932484B2 (ja) 1989-01-18 1989-01-18 高融点金属多層膜形成法

Publications (2)

Publication Number Publication Date
JPH02188921A JPH02188921A (ja) 1990-07-25
JP2932484B2 true JP2932484B2 (ja) 1999-08-09

Family

ID=11677488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP786389A Expired - Fee Related JP2932484B2 (ja) 1989-01-18 1989-01-18 高融点金属多層膜形成法

Country Status (1)

Country Link
JP (1) JP2932484B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124950A (ja) * 1990-12-14 1994-05-06 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製法
JP2958716B2 (ja) * 1991-03-06 1999-10-06 ヤマハ株式会社 集積回路の配線構造
JP2744746B2 (ja) * 1993-04-02 1998-04-28 アプライド マテリアルズ インコーポレイテッド タングステンシリサイドの成膜方法および成膜装置
JP2802262B2 (ja) * 1995-06-26 1998-09-24 現代電子産業株式会社 半導体素子のキャパシター製造方法

Also Published As

Publication number Publication date
JPH02188921A (ja) 1990-07-25

Similar Documents

Publication Publication Date Title
US6284316B1 (en) Chemical vapor deposition of titanium
CN101154576A (zh) 形成具有低电阻的钨多金属栅极的方法
JP3175721B2 (ja) 半導体装置の製造方法
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
JPH10284717A (ja) 半導体デバイスの製造方法
JPH1197383A (ja) 半導体デバイスの電極保護膜の形成方法
JP2932484B2 (ja) 高融点金属多層膜形成法
US6433434B1 (en) Apparatus having a titanium alloy layer
JPH05129231A (ja) 電極配線
JPH10209156A (ja) 半導体装置及びその形成方法
JPH09260306A (ja) 薄膜形成方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
US5946599A (en) Method of manufacturing a semiconductor IC device
KR19990006062A (ko) 반도체 소자의 비트라인 및 그 제조방법
KR20040001861A (ko) 금속게이트전극 및 그 제조 방법
JP3085745B2 (ja) 半導体装置の製造方法
KR20040016696A (ko) 반도체장치의 전극형성방법 및 장치
JP3295108B2 (ja) 半導体装置の製造方法
JP2803676B2 (ja) 半導体装置の製造方法
JPH05129300A (ja) 金属又は金属シリサイドの薄膜形成方法及び半導体装置の製造方法
JPH1070124A (ja) 半導体素子の導電配線形成方法
KR100905780B1 (ko) 게이트 구조물 및 그의 제조방법
KR100529382B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0513364A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees