JP2592844B2 - 高融点金属膜の形成方法 - Google Patents

高融点金属膜の形成方法

Info

Publication number
JP2592844B2
JP2592844B2 JP62171218A JP17121887A JP2592844B2 JP 2592844 B2 JP2592844 B2 JP 2592844B2 JP 62171218 A JP62171218 A JP 62171218A JP 17121887 A JP17121887 A JP 17121887A JP 2592844 B2 JP2592844 B2 JP 2592844B2
Authority
JP
Japan
Prior art keywords
substrate
film
gas
tungsten
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62171218A
Other languages
English (en)
Other versions
JPS6417866A (en
Inventor
仁 伊藤
孝彦 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP62171218A priority Critical patent/JP2592844B2/ja
Priority to DE3752277T priority patent/DE3752277T2/de
Priority to EP87117894A priority patent/EP0298155B1/en
Priority to KR1019880008568A priority patent/KR910006971B1/ko
Publication of JPS6417866A publication Critical patent/JPS6417866A/ja
Priority to US07/885,901 priority patent/US5223455A/en
Application granted granted Critical
Publication of JP2592844B2 publication Critical patent/JP2592844B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) この発明は、半導体装置の製造方法に関わり、特に高
融点金属膜の形成方法に関する。
(従来の技術) 半導体装置の高集積化は、構成素子の微細化によって
もたらされている。例えば、現在IMDRAM256KSRAMは1〜
1.2μmの設計基準で作られ、デバイスは今後、更に微
細なサブミクロンの設計基準で作られようとしている。
しかし、この微細化のために、半導体装置の製造プロ
セスにいろいろな問題が生じている。例えば、配線を例
に取ると、設計基準の縮小化により配線幅は小さくな
り、かつ、配線長そのものは増大する一方である。しか
も、能動素子数の増大により電気的に接続しなければな
らない箇所が増大し、かつ、個々の接続孔のアスベクト
比(=コンタクト深さ/コンタクト幅)は、増大する一
方である。このため、通常のAl・1%Siによる配線で
は、配線が切れるオープン不良、接続孔底部で段切れ、
コンタクト抵抗の増大、エレクトロ・マイグレーション
などが続発し、信頼性の高い配線を形成するのが困難に
なりつつある。
これらの問題を解決するため、新しい配線材料及び新
しい配線構造が求められている。例えば、コンタクト抵
抗の増大を防止するため、高融点金属やチタン窒化膜
(TiN)/チタン(Ti)構造の拡散障壁層をアルミニウ
ム(Al)或はAl・Si合金とシリコン(Si)基板との間に
設けたり、高融点金属膜による配線を試みられたりして
いる。このように、配線のための新しい材料としては、
現在高融点金属膜あるいはそれらのシリサイド膜が有力
である。つまりタングステン(W)、チタン(Ti)、モ
リブデン(Mo)などの高融点金属膜あるいはそれらのシ
リサイド膜をコンタクトの拡散障壁層として用いたり、
電界効果型トランジスタ(FET)のゲート電極に用いた
りする試みがある。これらの高融点金属膜あるいはそれ
らのシリサイド膜を形成するためにあたっては、高速ス
パッタリング法で形成される場合が多かったが、近年、
気相成長法(Chemical Vapor Deposition,(CVD)で形
成することが試みられている。この方法を用いて数Torr
の減圧下でこれらの薄膜を形成した場合(減圧CVD法)
反応ガスのいわゆる「回り込み」現象が起こり、アスベ
クト比の大きな溝の底部にも基板表面の平坦部と同じ均
一な膜厚の高融点金属膜を形成できる。このため、上
記、微細なデザイン・ルールで設計され、ピッチの小さ
い配線ラインとスペースを持ち、狭小な接続孔を持つ超
LSIのメタライゼーションにとって、減圧CVD法は、きわ
めて有効な薄膜形成方法といえる。
又、特に、一回のCVD工程でタングステン(W)を基
板上の特定の領域にしか形成しない、いわゆるタングス
テン(W)の選択CVD法は、半導体装置の製造プロセス
を簡略化し、自己整合的に電気的に信頼性の高いW膜を
形成できるため、実用上長所の多い薄膜形成方法として
注目されている。
タングステン膜の選択CVD法とは、タングステンのハ
ロゲン化物(通常は、六フッ化タングステンを用いる)
と水素(H2)ガスとの混合ガスを原料ガスとして、CVD
法によりシリコン、アルミニウム及びその合金あるいは
タングステンなどの高融点金属などの上にのみ選択的に
W膜を形成し、シリコン酸化膜などの絶縁膜上には形成
しないタングステン膜の形成方法をいう。
通常、このようなタングステンの選択CVD法ではある
程度の堆積速度は得られるものの、膜質は、良好でない
ために配線として使用できない場合が多かった。
また安定な堆積速度が得られる温度範囲は限られてい
る。例えばコールドウォルタイプの反応炉でランプ加熱
する場合300℃〜340℃程度、通常、厳密に温度を一定に
保つのは難しく、(誤差範囲が広いため)前記温度範囲
を外れた場合、堆積速度の制御が困難となる。
一方、従来よく用いられるWF6−H2系によるタングス
テンの選択CVD法では、堆積初期過程ではかならず、タ
ングステンの堆積がシリコン等の基板物質によるWF6
還元反応で生じるため、タングステンの堆積は基板物質
の消費いわゆる「食い込み」を招き、著しい場合は、例
えば、シリコン基板の拡散層の形成された部分にタング
ステンを堆積しようとすると、前記拡散層の破壊を生じ
る場合も度々みられた。このように、WF6−H2系の選択C
VD法では基板物質の消費を再現性よく抑制することは難
しく、また、通常のCVD法で良好に選択性を保ち、か
つ、実用的な堆積速度でW膜を厚く形成することは困難
であるため、実用的ではなかった。
この他WF6−SiH4系のガスを用いたタングステン膜の
選択CVDの場合、WF6−H2系よりも堆積速度は早いが、選
択性膜質はやはり実用的なものではなかった。
(発明が解決しようとする問題点) 本発明は、従来の高融点金属膜の化学的気相成長法、
または、高融点金属膜の選択的気相成長法の問題を解決
し、選択性よく高速に良好な高融点金属膜を形成する方
法を提供することを目的とする。
〔発明の構成〕
(問題点を解決するための手段) 本発明は上記した従来の高融点金属膜の形成における
問題点を解決するために反応容器内にタングステン
(W)、チタン(Ti)、タンタル(Ta)などの高融点金
属のハロゲン化物からなるガス群より選ばれた少なくと
も1種類のガス(流量Q1)と、モノシラン、ジシランま
たはこれらのハロゲン化物からなるガス群より選ばれた
少なくとも1種類のガス(流量Q2)とを導入し、基板温
度Tが250≦T≦350℃のとき流量比R=Q2/Q1≦3、350
≦T≦600℃のときR≦1.5となる条件で、前記反応容器
内に配置された基板上の特定の領域に化学的気相成長法
により選択的に高融点金属膜を形成することを特徴とす
る高融点金属膜の形成方法を提供する。
(作用) モノシラン、ジシランまたはそれらのハロゲン化物ガ
スによる高融点金属のハロゲン化物ガスの還元反応にお
いて、高融点金属のハロゲン化物ガスの流量Q1とモノシ
ラン、ジシランまたはそれらのハロゲン化物ガスの流量
Q2との間の流量比R=Q2/Q1が、250≦T(基板温度)≦
350℃のときR≦3、350≦T≦600℃のときR≦1.5とな
るようにした。このように条件設定することにより、タ
ングステンの基板物質側への「食い込み」がなく、か
つ、選択性にすぐれ、かつ、高速に良好なタングステン
膜の堆積が可能になる。
(実施例) 次に、本発明による実施例を図面を用いて説明する。
第1図は本発明による第1の実施例を説明するための工
程断面図である。まず、第1図(a)に示すように、p
型シリコン基板(1)上で素子分離を行い、Asをイオン
注入した後、活性化し、n+拡散層(2)として形成す
る。さらに、シリコン酸化膜(3)を堆積し、通常の光
露光法等を用いて、電極を前記拡散層(2)と接続する
ためのコンタクト孔(4)を形成する。ここで基板の表
面は、シリコン表面(n+拡散層)の露出した部分とシリ
コン酸化膜(3)の露出した部分が存在している。
かかる基板を適宜、化学的処理あるいは物理的処理を
施して、清浄なシリコン表面およびシリコン酸化膜表面
としたのち、通常の拡散炉型の減圧CVD炉にいれて、ア
ルゴンを0〜2000cc/minまたは水素を200〜3000cc/min
流し、200〜600℃の所定温度に基板を加熱する。しかる
後に、水素(H2)ガスの流量を適宜堆積条件、例えば4l
/min以下に設定して、安定した後、ジクロルシラン(Si
H2Cl2)を1〜200cc/min流す。このとき、上記温度域
で、ジクロルシランが分解して、基板上に堆積すること
はなかった。
しかる後に、水素及びSiH2Cl2を流したまま更にWF6
0.1〜100cc/min添加すると、第1図(b)に示すように
コンタクト孔(4)底部のシリコン上に選択的にタング
ステン(5)が、堆積速度100〜15000Å/minで堆積し
た。このとき、シリコン酸化膜(3)上にタングステン
が形成されることはなく、選択性は完全であった。
このタングステンの選択堆積は、WF6とSiH2Cl2との表
面反応で形成されるため、従来例で説明したようにWF6
とH2の混合ガス系を用いると生じるタングステンが下地
基板側に食い込むいわゆる「食い込み」現象が著しく抑
制され、接合破壊が生じることがなかった。
この実施例では、ジクロルシラン(SiH2Cl2)を用い
たが、このガスの代わりにシラン、ジシラン、あるいは
これらのハロゲン化物ガスを用いても同様の効果が得ら
れた。
また、この実施例のように(i)H2ガスを導入した場
合と、(ii)H2ガスの代わりにArガスを導入した場合と
を比べた。(ii)のようにH2ガスを導入せずにArガスを
導入した場合、優れた選択性で高速に良好なタングステ
ン膜を堆積することができた。一方、(i)のようにH2
ガスを導入した場合には、堆積速度は若干落ちたが、一
定の堆積速度をより得やすく、膜質は極めて良好なもの
であることがわかった。
さらに選択性について分析した所選択性はWF6の流量Q
1′とSiH2Cl2の流量Q2′に依存し、Q1′を増加すると選
択性は向上するが、W膜の堆積速度は小さくなる。逆に
Q2′を増加すると堆積速度は大きくなるが、選択性は劣
化し基板表面全面にW膜が形成されるようになることが
わかった。
この選択性のとれるQ1′,Q2′の範囲は、温度、圧
力、流量比に強く依存し、まず、流量比は、 Q2/Q1≦3 で良好な選択性がとれた。しかし、堆積温度Tが高くな
ると、Q2/Q1>2で特に基板中心側で選択性がくずれる
場合もみられ、堆積温度が250℃≦T≦350℃、350≦T
≦600℃でわけると前者ではQ2/Q1≦3、後者ではQ2/Q1
≦1.5にすると選択性がとれた。堆積圧力も選択性に影
響を与える重要な因子であり、前記条件では0.01〜5Tor
rの全圧で選択性がとれたが、より低圧側のほうが優れ
た効果があった。
第2図は、本発明による第2の実施例を示す工程断面
図である。まずp型シリコン基板(6)の上にシリコン
酸化膜(7)を8000Å形成し、しかる後に高速マグネト
ロンパッタリングの化成スパッタリングでチタン窒化膜
(TiN)(8)を1000Å形成した。しかる後に通常の光
露光法でチタン窒化膜(8)をパターニングした(第2
図(a))。
かかる基板を第1の実施例と同様に通常の拡散炉型の
減圧CVD炉にいれて、アルゴンを0〜2000cc/minまたは
水素を200〜300cc/min流し、200〜600℃の所定温度に基
板を加熱する。しかる後に水素ガスの流量を適宜堆積条
件、例えば4l/min以下に設定して、安定した後、SiH2Cl
2ガスを1〜1000cc/min流す。このとき、上記温度域でS
iH2Cl2が分解して、基板上に堆積することはみられなか
った。
しかる後に、水素ガス及びSiH2Cl2ガスを流したまま
更にWF6を0.1〜100cc/min添加すると、タングステン膜
(9)がチタン窒化膜(8)上にのみ、堆積速度100〜2
000A/minで堆積した(第2図(b))。通常のWF6とH2
の混合ガス系を用いると、上記のような堆積条件では、
TiN上ではタングステン膜は堆積しないが、或は、堆積
してもTiN上ではなく、基板表面の全面にタングステン
膜が堆積してしまった。
これは、次の理由によると考えられる。つまり、WF2
とH6との反応は、下地すなわち基板上への水素の吸着解
離が同反応を支配しやすい過程にあるが、水素の吸着解
離はタングステン(W)などの金属表面では容易に生じ
易いのに対し一般に、共有結合性の強い下地材質上では
生じにくいため、金属やシリコンの酸化膜や窒化膜上で
はWの堆積反応が生じにくいためてある。これに対し
て、WF6とSiH2Cl2との反応では、SiH2Cl2の吸着解離過
程は水素のそれと比較して解離速度が大きく、更にその
解離からは、Si、H、Clが生成するが、WF6の還元にはS
iが最も大きく寄与し、H、Clは、反応速度を抑制し、
制御し易くする効果があるためである。
第3図は、本発明による第3の実施例を示す工程断面
図である。p型シリコン基板(10)上で素子分離を行
い、As等のイオンを注入した後、活性化し、n+拡散層
(11)を形成する。その後、二酸化シリコン膜(12)を
堆積し、更に、通常の光露光法を用いて、パターン転写
したのち、反応性イオンスパッタリング法等により露出
したシリコン酸化膜を触刻して接続孔(13)を形成し、
適当な乾式及び湿式処理した(第3図(a))。しかる
後に、反応性スパッタリング法等によりチタン窒化膜
(TiN)(14)を前記接続孔(13)および二酸化シリコ
ン膜(12)上に形成する(第3図(b))。再び、通常
の光露光法と反応性スパッタリング法とを用いて、接続
孔(13)底部と側壁にTiN膜(14)を残す(第3図
(c))。かかる基板を減圧CVD炉に入れて、第2の実
施例と同じくタングステン(15)をTiN上に選択的に堆
積すると、接続孔がタングステン(15)で埋められ平坦
な基板表面が形成される(第3図(d))。
なお、本実施例では、高融点金属のハロゲン化物とし
て、六フッ化タングステンの場合を示したが、高融点金
属としてはタングステンの他に、チタン、タンタル、モ
リブデンでもよいし、更に、これらの塩化物でも効果が
あった。
添加するモノシランあるいはジシランのハロゲン化物
としては、SiH2Cl2の他にSiCl4、SiH2F2、SiF4、Si2H4C
l2、Si2H2Cl4、Si2Cl6、Si2H4F2、Si2H2F4、Si2F6でも
効果があった。
さらに、本発明は本発明方法によりMOSトランジスタ
のソース、ドレイン、ゲート領域上に例えば、高融点金
属膜を1000Å程度被着してバリアメタルとして用いるこ
ともできる。この場合、この高融点金属膜は、コンタク
ト部分の低抵抗化が図れるという効果が得られる。
〔発明の効果〕
本発明によれば、化学的気相成長法により、前記反応
容器内に配置された基板上の特定領域に、良好な高融点
金属膜を優れた選択性で高速に選択形成することができ
る。
【図面の簡単な説明】
第1図は本発明による第1の実施例を示す工程断面図、
第2図及び第3図は、本発明による他の実施例を示す工
程断面図である。 1……シリコン基板、2……n+拡散層、3……シリコン
酸化膜、4……コンタクト孔、5……タングステン膜、
6……シリコン基板、7……シリコン酸化膜、8……チ
タンナイトライド、9……タングステン膜、10……シリ
コン基板、11……n+拡散層、12……シリコン酸化膜、13
……接続孔、14……チタンナイトライド、15……タング
ステン。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】反応容器内に高融点金属のハロゲン化物か
    らなるガス群より選ばれた少なくとも1種類のガス(流
    量Q1)と、モノシラン、ジシランまたはこれらのハロゲ
    ン化物からなるガス群より選ばれた少なくとも1種類の
    ガス(流量Q2)とを導入し、基板温度Tが200℃≦T<3
    50℃のとき流量比R=Q2/Q1≦3となる条件で、前記反
    応容器内に配置された基板上の絶縁膜に形成された溝の
    底の導電性部材、基板上の絶縁膜に形成された溝の底及
    び内壁に形成された導電性部材、あるいは基板上の絶縁
    膜上に形成された金属配線上に化学的気相成長法により
    選択的に前記高融点金属からなる膜を形成することを特
    徴とする高融点金属膜の形成方法。
  2. 【請求項2】高融点金属のハロゲン化物からなるガス群
    より選ばれた少なくとも1種類のガスの流量Q1は、0.1
    〜100cc/minであり、モノシラン、ジシラン又はこれら
    のハロゲン化物からなるガス群より選ばれた少なくとも
    1種類のガスの流量Q2は、200cc/min以下であることを
    特徴とする特許請求の範囲第1項記載の高融点金属膜の
    形成方法。
  3. 【請求項3】前記反応容器内のガスの全圧P(Torr)
    は、0.01≦P≦5(Torr)であることを特徴とする特許
    請求の範囲第1項記載の高融点金属膜の形成方法。
  4. 【請求項4】前記基板温度Tが250℃以上であることを
    特徴とする特許請求の範囲第1項記載の高融点金属膜の
    形成方法。
  5. 【請求項5】前記反応容器内に配置された基板上の絶縁
    膜に形成された溝の底の導電性部材とは前記半導体基板
    又は金属合金膜であることを特徴とする特許請求の範囲
    第1項記載の高融点金属膜の形成方法。
  6. 【請求項6】前記基板上の絶縁膜に形成された溝の底及
    び内壁の導電性部材とは金属合金膜であることを特徴と
    する特許請求の範囲第1項記載の高融点金属膜の形成方
    法。
  7. 【請求項7】前記金属配線の露出表面は金属合金からな
    ることを特徴とする特許請求の範囲第1項記載の高融点
    金属膜の形成方法。
JP62171218A 1987-07-10 1987-07-10 高融点金属膜の形成方法 Expired - Lifetime JP2592844B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP62171218A JP2592844B2 (ja) 1987-07-10 1987-07-10 高融点金属膜の形成方法
DE3752277T DE3752277T2 (de) 1987-07-10 1987-12-03 Verfahren zur Herstellung einer schmelzfesten Metallschicht
EP87117894A EP0298155B1 (en) 1987-07-10 1987-12-03 Method of forming refractory metal film
KR1019880008568A KR910006971B1 (ko) 1987-07-10 1988-07-08 고융점 금속막의 형성방법
US07/885,901 US5223455A (en) 1987-07-10 1992-05-18 Method of forming refractory metal film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62171218A JP2592844B2 (ja) 1987-07-10 1987-07-10 高融点金属膜の形成方法

Publications (2)

Publication Number Publication Date
JPS6417866A JPS6417866A (en) 1989-01-20
JP2592844B2 true JP2592844B2 (ja) 1997-03-19

Family

ID=15919230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62171218A Expired - Lifetime JP2592844B2 (ja) 1987-07-10 1987-07-10 高融点金属膜の形成方法

Country Status (4)

Country Link
EP (1) EP0298155B1 (ja)
JP (1) JP2592844B2 (ja)
KR (1) KR910006971B1 (ja)
DE (1) DE3752277T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0656841B2 (ja) * 1987-10-15 1994-07-27 日電アネルバ株式会社 タングステンの選択成長方法
JPH0623435B2 (ja) * 1987-12-01 1994-03-30 日電アネルバ株式会社 タングステン膜の減圧気相成長方法
ES2015776A6 (es) * 1988-10-07 1990-09-01 American Telephone & Telegraph Metodo de fabricacion de dispositivos semiconductores.
US5084417A (en) * 1989-01-06 1992-01-28 International Business Machines Corporation Method for selective deposition of refractory metals on silicon substrates and device formed thereby
JP2803676B2 (ja) * 1989-07-04 1998-09-24 富士通株式会社 半導体装置の製造方法
EP1069610A2 (en) * 1990-01-08 2001-01-17 Lsi Logic Corporation Refractory metal deposition process for low contact resistivity to silicon and corresponding apparatus
DE4034868C2 (de) * 1990-11-02 1995-02-16 Itt Ind Gmbh Deutsche Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen
JP4877687B2 (ja) * 2000-07-28 2012-02-15 東京エレクトロン株式会社 成膜方法
JP3696587B2 (ja) 2002-10-11 2005-09-21 沖電気工業株式会社 半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776833A (en) * 1980-09-04 1982-05-14 Applied Materials Inc Heat resistant metal depositing method and product thereof
JPS5851510A (ja) * 1981-09-22 1983-03-26 Fujitsu Ltd 高融点金属の珪化物よりなる層の形成方法
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung
DE3331759A1 (de) * 1983-09-02 1985-03-21 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus aluminium oder aus einer aluminium-legierung bestehenden mehrlagenverdrahtung und verfahren zu ihrer herstellung.
JPS60115245A (ja) * 1983-11-28 1985-06-21 Toshiba Corp 半導体装置の製造方法
JPS60145376A (ja) * 1983-12-30 1985-07-31 Fujitsu Ltd タングステンシリサイド膜の成長方法
DE3413064A1 (de) * 1984-04-06 1985-10-31 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von metallsilizidschichten durch abscheidung aus der gasphase bei vermindertem druck und deren verwendung
JPS61250172A (ja) * 1985-04-25 1986-11-07 Fujitsu Ltd タングステンシリサイド膜の成長方法

Also Published As

Publication number Publication date
DE3752277T2 (de) 1999-11-04
KR910006971B1 (ko) 1991-09-14
JPS6417866A (en) 1989-01-20
DE3752277D1 (de) 1999-07-08
EP0298155A2 (en) 1989-01-11
EP0298155B1 (en) 1999-06-02
KR890003014A (ko) 1989-04-12
EP0298155A3 (en) 1990-08-01

Similar Documents

Publication Publication Date Title
US5420072A (en) Method for forming a conductive interconnect in an integrated circuit
US5525543A (en) Method of making a semiconductor device using a titanium-rich silicide film
KR0140379B1 (ko) 도전 구조체를 반도체 소자내에 선택적으로 인캡슐레이션하기 위한 방법
US8456007B2 (en) Chemical vapor deposition of titanium
KR910007108B1 (ko) 알루미늄 또는 알루미늄 화합물로 구성된 적어도 2개의 도체층을 포함하는 반도체 집적회로 및 그 제조방법
US4510670A (en) Method for the manufacture of integrated MOS-field effect transistor circuits silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors
US6136690A (en) In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications
US5223455A (en) Method of forming refractory metal film
JP2592844B2 (ja) 高融点金属膜の形成方法
JPH05267211A (ja) バリア金属層形成方法
JP2000306997A (ja) バリアメタル層を有する半導体装置及びその製造方法
KR100530431B1 (ko) 반도체장치형성프로세스
JPH09298169A (ja) 集積化タングステン−シリサイドプロセス
JPH056865A (ja) 半導体装置の製造方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JP2932484B2 (ja) 高融点金属多層膜形成法
JPH01206623A (ja) 半導体装置の製造方法
US20010019159A1 (en) Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same
JPH02106971A (ja) 半導体集積回路装置の製造方法
JP2559829B2 (ja) 半導体装置および半導体装置の製造方法
JPH02231714A (ja) 半導体装置の製造方法
JPS63283161A (ja) 半導体装置とその製造方法
JPH07130849A (ja) 半導体装置及びその製造方法
JPH0461324A (ja) 選択気相成長法
JPH04324636A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 11