DE4034868C2 - Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen - Google Patents

Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen

Info

Publication number
DE4034868C2
DE4034868C2 DE19904034868 DE4034868A DE4034868C2 DE 4034868 C2 DE4034868 C2 DE 4034868C2 DE 19904034868 DE19904034868 DE 19904034868 DE 4034868 A DE4034868 A DE 4034868A DE 4034868 C2 DE4034868 C2 DE 4034868C2
Authority
DE
Germany
Prior art keywords
dielectric layer
metal
layer
production
semiconductor components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19904034868
Other languages
English (en)
Other versions
DE4034868A1 (de
Inventor
Hans-Guenter Dipl Phys Zimmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19904034868 priority Critical patent/DE4034868C2/de
Publication of DE4034868A1 publication Critical patent/DE4034868A1/de
Application granted granted Critical
Publication of DE4034868C2 publication Critical patent/DE4034868C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft die selektive Abscheidung von Metallen zur Erzeugung von Kontakten bei der Herstellung von Halbleiterbauelementen.
Im Verlauf der Ausbildung von Halbleiterbauelementen ist es erforderlich, die unter Isolierschichten liegenden aktiven Zonen im eigentlichen Halbleiterkörper mit den auf Isolierschichten liegenden Leitbahnen zu verbinden. Dies geschieht über Kontaktlöcher, die mit einem leitenden Metall gefüllt sind. Hierzu wird häufig das Metall zunächst flächendeckend aufgebracht und dann in einem nachfolgenden Strukturierungsschritt, z. B. durch einen Photoätzprozeß, bis auf die gewünschten Verbindungsstellen die Leitbahnen und metallgefüllten Kontaktlöcher entfernt.
Eine alternative Möglichkeit besteht in der selektiven Bedeckung, wobei allerdings auch in den Bereichen, an denen keine Abscheidung des Metalls stattfinden sollte, es durch bestimmte Oberflächenstrukturen, wie Verwerfungen in dem Kristallgitter, zu punktuellen Ausbildungen von Metallausscheidungen kommen kann, die dann die Ursache von elektrischen Kurzschlüssen in der entsprechenden Verdrahtungsebene sind.
Aus J. Electrochem. Soc. 1988, Vol. 135, Heft 4, Seiten 980 bis 984 ist ein Verfahren bekannt, nach dem Wolfram in einem selektiven Prozeß auf einer PSG-Maske abgeschieden werden kann. Bei diesem Verfahren wird auf der Waferoberfläche zunächst eine thermische Oxidschicht erzeugt, darauf eine PSG-Schicht abgeschieden und danach im LPCVD-Verfahren aus WF₆ und H₂ Wolfram auf der PSG-Schicht abgelagert.
Aus der Patentschrift JP 62-217614(A) ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, bei dem eine Doppelschicht aus zwei Dielektrika (PSG und SiO₂) mit zwischengelagerter Polysiliciumschicht verwendet wird. Nach Abscheidung eines Wolframfilmes wird außerhalb des Kontaktloches die obere Dielektrikumschicht (SiO₂) mit der darauf liegenden Wolframschicht abgelöst, so daß dort dann der Polysiliciumfilm freiliegt, während im Kontaktloch der Wolframfilm erhalten bleibt.
Die Erfindung, wie sie in den Ansprüchen gekennzeichnet ist, löst deshalb die Aufgabe, ein vereinfachtes Verfahren zur störungsfreien selektiven Bedeckung von Halbleiteroberflächen mit Metall anzugeben.
Die Erfindung wird nachstehend anhand der Figuren der Zeichnung, die im Schnittbild einzelne Verfahrensschritte einer Ausführungsform derselben darstellen, näher erläutert.
Die Erfindung geht dabei von der Erkenntnis aus, daß beim CVD-Prozeß das abzuscheidende Metall sich nur auf bestimmten Materialien fest niederschlägt, während die Haftung auf andere Unterlagen weniger ausgeprägt ist. Wie bereits erwähnt, läßt sich eine Ablagerung jedoch nicht gänzlich verhindern.
Grundgedanke der Erfindung ist, eine spezielle intermediäre Schicht einzufü­ gen, die dann wieder entfernt wird und mit ihr die an der Oberfläche vereinzelt auftretenden Kristallkeime. Da die spezielle intermediäre Schicht für Metalle eine geringere Haftfähigkeit aufweist als die darunterliegende dielektrische Schicht, können die Kontaktlöcher besonders sauber aufgefüllt werden, ohne daß nach dem Ablösen der intermediären Schicht am oberen Rand nennens­ werte Kanten verbleiben.
Damit ergibt sich der Vorteil, daß selbst eine erhebliche Verringerung der Selektivität in Kauf genommen werden kann, weil sich die Kristallisations­ punkte ohne Schwierigkeiten beseitigen lassen.
Die Erfindung wird nun anhand der Fig. 1 bis 3 der Zeichnung, die im Schnittbild einzelne Verfahrensschritte eines Ausführungsbeispieles darstellen, näher erläutert:
Fig. 1 zeigt den Halbleitergrundkörper 1, der nach herkömmlichen Verfahren erzeugte, im Schnittbild nicht gezeigte aktive Zonen enthält, die mit entspre­ chenden Kontakten zu versehen bzw. zu verbinden sind. Der Halbleiterkörper 1 ist mit einer ersten dielektrischen Schicht 2 aus vorzugsweise Siliziumdioxid in einer Stärke von z. B. unter 1 µm bedeckt, auf der wiederum eine wesentlich dünnere zweite dielektrische Schicht 3 abgeschieden ist, die aus einem anderen Material als die erste dielektrische Schicht besteht und sich damit hinsichtlich ihrer Eigenschaften von dieser unterscheidet. Insbesondere weist die zweite dielektrische Schicht 3 für Metalle eine geringere Haftfähigkeit auf als die erste dielektrische Schicht 2.
Ein bevorzugtes Material für die zweite Schicht 3 ist Siliziumnitrid.
Anschließend werden in einen herkömmlichen Photolithographieprozeß in einem Schritt anisotrop Kontaktlöcher 4 durch die beiden dielektrischen Schichten 2, 3 zum Halbleiterkörper 1 hinunter an den Stellen erzeugt, an denen die zu kontaktierenden Zonen liegen.
In einem CVD-Prozeß wird nunmehr selektiv in den Kontaktlöchern 4 Metall 5a, vorzugsweise Aluminium, Wolfram oder Molybdän abgeschieden, welches sich gleichzeitig an bestimmten Bereichen der zweiten dielektrischen Schicht 3 abscheidet, nämlich dort, wo z. B. durch Verwerfungen im Kristallgitter Ansätze zur Kristallbildung gegeben sind. Es resultiert der in Fig. 2 gezeigte Schnitt.
Nun wird je nach der Art der zweiten dielektrischen Schicht 3 diese mit Hilfe eines selektiven Ätzmittels abgelöst, welches die Schicht 3 wesentlich stärker angreift als die Schicht 2 und die Schicht 5 , so daß die Schicht 3 gleichsam abgehoben wird. Im Falle von Siliziumnitrid ist heiße Phosphorsäure das Mittel der Wahl. Die auf der Schicht 3 abgeschiedenen Kristallkörper werden dabei mit entfernt. Man erhält die in Fig. 3 gezeigte Struktur.

Claims (4)

1. Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen, enthaltend die aufeinander folgenden Schritte:
  • a) Aufbringen einer ersten dielektrischen Schicht (2) auf dem die aktiven Zonen enthaltenden Halbleiterkörper (1),
  • b) Abscheiden einer sich hinsichtlich ihrer Eigenschaften von der ersten unterscheidenden zweiten dielektrischen Schicht (3) mit einer im Vergleich zur ersten dielektrischen Schicht (2) geringeren Haftfähigkeit gegenüber Metallen,
  • c) Erzeugen der Kontaktlöcher (4) in den erforderlichen Bereichen über die zu kontaktierende Zone im Halbleiterkörper (1),
  • d) CVD-Abscheiden von Metall (5a, b) unter Ausfüllung der Kontaktlöcher (4), und
  • e) Ablösen der zweiten dielektrischen Schicht (3) mit den darauf haftenden Metallablagerungen (5b).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Metall Aluminium, Wolfram oder Molybdän ist.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die erste dielektrische Schicht (2) aus SiO₂ und die zweite dielektrische Schicht (3) aus Si₃N₄ gebildet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das Ablösen der zweiten dielektrischen Schicht (3) mit heißer Phosphorsäure erfolgt.
DE19904034868 1990-11-02 1990-11-02 Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen Expired - Fee Related DE4034868C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904034868 DE4034868C2 (de) 1990-11-02 1990-11-02 Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904034868 DE4034868C2 (de) 1990-11-02 1990-11-02 Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE4034868A1 DE4034868A1 (de) 1992-05-07
DE4034868C2 true DE4034868C2 (de) 1995-02-16

Family

ID=6417523

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904034868 Expired - Fee Related DE4034868C2 (de) 1990-11-02 1990-11-02 Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen

Country Status (1)

Country Link
DE (1) DE4034868C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641777A1 (de) * 1996-10-10 1998-04-16 Itt Ind Gmbh Deutsche Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE19935131A1 (de) * 1999-07-27 2001-02-08 Infineon Technologies Ag Verfahren zur Beseitigung von Redepositionen auf einem Wafer und Wafer, der frei von Redepositionen ist

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4606998A (en) * 1985-04-30 1986-08-19 International Business Machines Corporation Barrierless high-temperature lift-off process
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
JP2592844B2 (ja) * 1987-07-10 1997-03-19 株式会社東芝 高融点金属膜の形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641777A1 (de) * 1996-10-10 1998-04-16 Itt Ind Gmbh Deutsche Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE19641777C2 (de) * 1996-10-10 2001-09-27 Micronas Gmbh Verfahren zum Herstellen eines Sensors mit einer Metallelektrode in einer MOS-Anordnung
DE19935131A1 (de) * 1999-07-27 2001-02-08 Infineon Technologies Ag Verfahren zur Beseitigung von Redepositionen auf einem Wafer und Wafer, der frei von Redepositionen ist
DE19935131B4 (de) * 1999-07-27 2006-01-26 Infineon Technologies Ag Verfahren zur Beseitigung von Redepositionen von einem Wafer

Also Published As

Publication number Publication date
DE4034868A1 (de) 1992-05-07

Similar Documents

Publication Publication Date Title
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE4301451C2 (de) Verfahren zur Bildung eines leitfähigen Stopfens in einer Isolierschicht
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
EP0078337B1 (de) Kontakteinrichtung zur lösbaren Verbindung elektrischer Bauteile
WO2000031796A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE19653614A1 (de) Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4034868C2 (de) Verfahren zur selektiven Metallabscheidung bei der Herstellung von Halbleiterbauelementen
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE19719909A1 (de) Zweifaches Damaszierverfahren
EP0103690A1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
WO2001063652A1 (de) Halbleiterbauelement und herstellungsverfahren
DE19726308A1 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement
DE2945385A1 (de) Halbleiter-anordnung und verfahren zu ihrer herstellung
DE2453528A1 (de) Maskierungsverfahren

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS INTERMETALL GMBH, 79108 FREIBURG, DE

8320 Willingness to grant licenses declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS GMBH, 79108 FREIBURG, DE

8339 Ceased/non-payment of the annual fee