DE2453528A1 - Maskierungsverfahren - Google Patents
MaskierungsverfahrenInfo
- Publication number
- DE2453528A1 DE2453528A1 DE19742453528 DE2453528A DE2453528A1 DE 2453528 A1 DE2453528 A1 DE 2453528A1 DE 19742453528 DE19742453528 DE 19742453528 DE 2453528 A DE2453528 A DE 2453528A DE 2453528 A1 DE2453528 A1 DE 2453528A1
- Authority
- DE
- Germany
- Prior art keywords
- etching
- insulation layer
- openings
- etching step
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000000873 masking effect Effects 0.000 title claims description 9
- 238000005530 etching Methods 0.000 claims description 65
- 238000009413 insulation Methods 0.000 claims description 48
- 239000004065 semiconductor Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 239000000758 substrate Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Drying Of Semiconductors (AREA)
Description
Böblingen, den 7. November 1974 gg/bs
Anmelderin: International Business Machines
Corporation, Armonk, N, Y, 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: FI 973 032
Die Erfindung betrifft ein Maskierungsverfahren in der integrierten
Halbleitertechnik, bei dem auf die Halbleiteroberfläche eine
Isolationsschicht aufgebracht wird und durch Anwendung des Photoätzverfahrens in dieser Isolationsschicht öffnungen freigelegt
I ι
werden.
*Bei der Herstellung integrierter Halbleiteranordnungen wird das
Halbleitersubstrat mit einer oder mehreren Schichten aus isolierendem Material, beispielsweise Siliziumdioxid oder Siliziumnitrid
beschichtet. Diese Isolationsschichten haben die Aufgabe, elek-■trisch
zu isolieren oder zu passivieren. Da diese Isolations-,schichten
außerdem bei einigen Verfahrensschritten, nämlich bei- ;spielsweise bei der Diffusion bei der Ionenimplantation oder bei
. der Metallisierung als Masken verwendet werden und somit im Laufe des Herstellungsverfahrens mehrmals stellenweise entfernt
ι und wieder aufgebracht werden müssen, ist es verständlich, daß
■; sie keine gleichmäßige Dicke aufweisen kann. Es hat sich her-'
ausgestellt f daß diese unterschiedliche Dicke der Isolations-•
schicht Probleme mit sich bringt, wenn, was erforderlich ist, in der Isolationsschicht öffnungen erzeugt werden·. Stellt man
509828/0457
diese öffnungen durch die konventionelle Photoätztechnik her, so
hat es sich als nachteilig erwiesen, die öffnungen in dickeren und dünneren Bereichen der Isolationsschicht gleichzeitig in
einem einzigen Photoätzprozeß herzustellen. Dabei muß der Ätzprozeß
so lange fortgesetzt werden, bis die öffnungen in den dickeren Bereichen der Isolationsschicht freigeätzt sind. Das
hat aber den Nachteil, daß die in dünneren Bereichen liegenden Öffnungen überätzt werden. Da das Ätzmittel sowohl vertikal als
auch lateral im Bereich der zu bildenden öffnungen auf die Isolationsschicht
einwirkt, besteht diese Überätzung darin, daß eine unerwünscht große laterale Ausdehnung der öffnungen erzielt wird.
Dieses Überätzen der öffnungen in dünneren Bereichen der Isolationsschicht
ist insbesondere bei sehr hoch integrierten Anordnungen störend, wo der Abstand zwischen den lateralen übergängen
außerordentlich gering ist und eine überätzte öffnung benachbarte Übergänge überdecken kann, Auf jeden Fall bringt das überätzen
! dann unkontrollierbare Probleme mit sich, wenn in den geätzten
' Öffnungen anschließend metallische Kontakte angeordnet werden.
Zur Vermeidung der durch das Überätzen bedingten Nachteile ist ! man bereits dazu übergegangen, die öffnungen in unterschiedliche
Dicke aufweisenden Isolationsschichten nicht in einem einzigen
j Photoätzprozeß sondern in mehreren nacheinander durchgeführten iPhotoätzprozessen herzustellen. Beispielsweise werden in einem
ersten Photoätzschritt lediglich die öffnungen in den dickeren Bereichen der Isolationsschicht gebildet, wobei die dünneren
Schichten der Isolationsschicht völlig mit Photolack abgedeckt sind. In einem nachfolgenden zweiten Photoätzschritt werden die
dickeren Bereiche der Isolationsschicht einschließlich der dort im ersten Photoätzschritt gebildeten öffnungen mit Photolack abgedeckt
und die öffnungen in den dünneren Bereichen der Isolationsschicht geätzt.
PI 973 032
50 9828/OA57
Das erfindungsgemäße Verfahren geht von einem solchen doppelten
Photoätzprozeß aus, wobei gleichzeitig ein weiterer außerordentlich störender Nachteil beseitigt wird. In der integrierten Halbleitertechnik
besteht die Tendenz, zu immer größeren Packungsdichten überzugehen, d. h., zu Anordnungen, bei denen Tausende von
Schaltelementen auf einem Halbleiterchip untergebracht werden. Das bedeutet aber auch, daß die Größe der Öffnungen für die Kontakte
und die elektrischen Zwischenverbindungen in den Isolationsschichten extrem reduziert und ihre Anzahl gleichzeitig erhöht
werden muß. Als Folge davon besteht die Gefahr, daß einzelne öffnungen
nicht oder nur teilweise durchgeätzt werden, was natürlich zu Ausfällen führt.
Es ist die der Erfindung zugrundeliegende Aufgabe^ ein Verfahren
anzugeben r bei dem da.s seitliehe überätzen von öffnungen in dün- :
neren Bereichen der Isolationsschicht und gleichzeitig Ätzfehler vermieden werden, die ein unvollständiges Durchätzen der öffnungen
zur Folge hätten, ■
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß auf die Isolationsschicht zunächst eine erste, Ätzfenster aufweisende
Ätzmaske aufgebracht wird, daß in einem ersten Ätzschritt die Isolationsschicht im Bereich dieser Ätzfenster zumindest zum
Teil weggeätzt wird, daß auf die Isolationsschicht dann eine deckungsgleiche, aber Ätzfenster mit kleineren lateralen Abmessungen
aufweisende zweite Photomaske aufgebracht wird und daß in einem zweiten Ätzschritt die öffnungen in der Isolationsschicht
vervollständigt werden. ' ] ■ ■ ■ . j
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind
in den Unteransprüchen niedergelegt. Die Erfindung wird im folgenden
anhand einer in den Figuren 1A bis IE im Schnitt dargestellten
Halbleiterstruktur näher beschrieben. Die einzelnen Figuren zeigen
dabei die beispielsweise gewählte Halbleiterstruktur jeweils nach bestimmten Verfahrensschritten,
973 032 509 828/0457
Figur 1A zeigt eine Halbleiterstruktur mit einem Halbleitersubstrat
1Oj auf dessen Oberfläche eine Isolationsschicht 11 aus Siliziumdioxid aufgebracht ist. Diese Isolationsschicht 11
weist Bereiche 12 mit größerer und Bereiche 13 mit geringerer Schichtdicke auf. Das Substrat 10 ist beispielsweise N-dotiert
und weist einen spezifischen Widerstand in der Größenordnung von 0,1 bis 0,2 Ohm/cm auf. In das Substrat ist eine P-leitende Basis-
19 zone 14 mit einer Störstellenkonzentration C von 1 χ 10 Ato-
3 ■ +
men/cm eingebracht, In der Basiszone liegt eine N -dotierte
21 Emitterzone 15 mit einer Störstellenkonzentration C\~ von 2 χ 10
3 .υ
Atomen/cm , Außerdem ist im betrachteten Strukturbeispiel eine sich bis in das P-leitende Substrat erstreckende P -dotierte
Isolationszone 16 vorgesehen.
Es sei darauf hingewiesen f daß die betrachtete Halbleiterstruktur
beliebig gewählt ist, um an ihr das erfindungsgemäße Verfahren zu erläutern. Ohne auf die zur Herstellung der in Fig. 1A gezeigten
Struktur erforderlichen Maskierungsschritte einzugehen, ist
darauf hinzuweisen, daß die Isolationsschicht 11 aus Siliziumdioxid während des Herstellungsverfahrens an verschiedenen Stellen
entfernt und erneut aufgebracht werden muß, wodurch sich zwangsweise
unterschiedliche Schichtdicken einstellen. Beim betrachteten Beispiel ist die Isolationsschicht 13 im Bereich der Basis™ und
Emitterzone dünner als die Isolationsschicht 12 im Restbereich, Beispielsweise liegt die Dicke der Isolationsschicht 12 in der
Größenordnung von 7000 A, während die Isolationsschicht 13 eine Dicke in der Größenordnung von 3000 Ä aufweist. Im Bereich der
Emitterzone 15 ist die Dicke der Isolationsschicht noch etwas geringer.
Wie aus der Fig, 1B zu ersehen ist, wird im nächsten Verfaha;ens-,
schritt auf die Oberfläche der Isolationsschicht 11 eine Ätzmaske
22 aufgebracht. Diese ätzmaske weist über den dünneren Bereichen 13 der Isolationsschicht Ätzfenster 17 und über den dickeren Bereichen
Ätzfenster 18 auf. Die Ätzmaske besteht aus Photolack
Fi 973 032 509828/0457
und wird in konventioneller Weise aufgebracht.
Fig. 1C zeigt die Struktur nach Durchführung eines ersten Ätzschrittes
. Als Ätzmittel kann in bekannter Weise gepufferte Flußsäure
verwendet werden, die sich aus einem Teil 40%iger wässriger Flußsäure und 7 Teilen Ammoniumhydrofluorid zusammensetzt. Die
Ätzzeit beträgt 3 Minuten bei einer Temperatur von 29 °c. Bei diesem
Ätzschritt werden die öffnungen 19 und 20 im dünneren Bereich
der Isolationsschicht 11 vollkommen durchgeätzt, während sich
die öffnung 21 nur teilweise in den dickeren Bereich der Isolationsschicht
11 erstreckt,
Im nächsten Verfahrensschritt (Fig, 1E) wird zunächst die erste Ätzmaske 22 entfernt und dann eine zweite Ätzmaske 23 aufgebracht,
Die zweite Ätzmaske ist im wesentlichen identisch mit der ersten Ätzmaske mit der Ausnahme,, daß die Ätzfenster 24 kleinere latera-Ie
Abmessungen als die equivalenten Ätzfenster 17 der ersten Ätzmaske aufweisen. Aufgrund dieser kleineren Abmessungen der Ätzfenster
24 sind die seitlichen Begrenzungsflächen der öffnungen
19 und 20 in der Isolationsschicht 11 mit dem Photolack der Ätzmaske
beschichtet. Die Ätzfenster 25 in der zweiten Ätzmaske 23
haben die gleichen Abmessungen wie die entsprechenden Ätzfenster 18 in der ersten Ätzmaske 22.
Nunmehr wird der zweite Ätzschritt durchgeführt, wobei wiederum die beim ersten Ätzschritt verwendete Zusammensetzung des Ätzmittels
gewählt wird. Der zweite Ätzschritt erfolgt bei einer Temperatur von 30 °C bei einer Ätzdauer von 2 Minuten, Diese Ätzdauer reicht aus, um die öffnungen 21 im dickeren Bereich der
Isolationsschicht 11 völlig durchzuätzen (Fig, 1E), Von besonderer Bedeutung ist dabei, daß die beim ersten Ätzschritt in den
dünneren Bereichen der Isolationsschicht gebildeten öffnungen 19 und 20 an ihren Seitenflächen mit Photolack beschichtet sind. Dieser
Photolack verhindert während des zweiten Ätzschrittes ein laterales überätzen dieser öffnungen.
η 973 032 509828/0457
Normalerweise werden die öffnungen 19 und 20 in den dünneren Bereichen
der Isolationsschicht 11 bereits im ersten Ätzschritt
vollkommen durchgeätzt. Es kann natürlich vorkommen, daß zu den
öffnungen 19 und 20 equivalente öffnungen in anderen Bereichen
der Isolationsschicht 11 aufgrund von Maskenfehlern, Ätzfehlern usw. beim ersten Ätzschritt nicht oder nur teilweise geätzt werden.
Der zweite Ätzschritt hat dann folgende Auswirkungen auf diese öffnungen. In der in Fig. 1D1 dargestellten Struktur ist
über einem Bereich der Isolationsschicht 13 eine Photolackschicht 23 mit einem Ätzfenster 24 aufgebracht. Die Isolationsschicht
ist im Bereich des Ätzfenster 24 nicht vollkommen durchgeätzt.
Bei Durchführung des zweiten Ätzschrittes (Fig. 1E") wird in
die Isolationsschicht 13 eine öffnung 26 eingeätzt. Da die Seitenflächen der öffnung 26 nicht durch Photolack abgedeckt sind
und die Isolationsschicht 13 in diesem Bereich relativ dünn ist, erfolgt ein seitliches tiberätzen der öffnung. Das Ausmaß dieser
Überätzung hängt von der Ätzdauer ab, die zumindest so groß sein muß, daß die öffnung 21 im dickeren Bereich der Isolationsschicht
durchgeätzt wird. Durch geeignete Wahl der Ätzdauer beim zweiten Ätzschritt läßt sich die Überätzung der öffnung 26 so steuern,
daß diese öffnung die gleichen lateralen Abmessungen erhält wie eine öffnung 20, die bereits beim ersten Ätzschritt völlig durchgeätzt
wurde, Auf diese Weise kann sichergestellt werden, daß in den öffnungen 20 und 26 beispielsweise metallische Kontakte
identischer Eigenschaften angeordnet werden können,
Im betrachteten Fall wurde die öffnung 21 im dickeren Bereich 12
der Isolationsschicht im ersten Ätzschritt nicht völlig durchgeätzt.
Man kann natürlich auch so vorgehen, daß man die öffnung 21 erst beim zweiten Ätzschritt erzeugt f während beim ersten Ätzschritt
lediglich die öffnungen 19 und 20 im Bereich 13 der Isolationsschicht
gebildet werden.
509828/0457
FI 973 032
Claims (5)
1.; Maskierungsverfahren in der integrierten Halbleitertechnik,
bei dem auf die Halbleiteroberfläche eine
Isolationsschicht aufgebracht wird und durch Anwendung des Phbtoätzverfahrens in dieser Isolationsschicht Öffnungen freigelegt werden, dadurch gekennzeichnet, daß auf die Isolationsschicht zunächst
eine erste, Ätzfenster aufweisende Ätzmaske aufgebracht wird, daß in einem ersten Ätzschritt die
Isolationsschicht im Bereich dieser Ätzfenster zumindest zum Teil weggeätzt wird, daß auf die Isolationsschicht dann eine deckungsgleiche, aber
Ätzfenster mit kleineren lateralen Abmessungen aufweisende zweite Ätzmaske aufgebracht wird und daß
in einem zweiten Ätzschritt die Öffnungen in der
Isolationsschicht vervollständigt werden, ;
Isolationsschicht aufgebracht wird und durch Anwendung des Phbtoätzverfahrens in dieser Isolationsschicht Öffnungen freigelegt werden, dadurch gekennzeichnet, daß auf die Isolationsschicht zunächst
eine erste, Ätzfenster aufweisende Ätzmaske aufgebracht wird, daß in einem ersten Ätzschritt die
Isolationsschicht im Bereich dieser Ätzfenster zumindest zum Teil weggeätzt wird, daß auf die Isolationsschicht dann eine deckungsgleiche, aber
Ätzfenster mit kleineren lateralen Abmessungen aufweisende zweite Ätzmaske aufgebracht wird und daß
in einem zweiten Ätzschritt die Öffnungen in der
Isolationsschicht vervollständigt werden, ;
2. Maskierungsverfahren nach Anspruch 1, dadurch gekennzeichnet,
daß der zweite Ätzschritt so lange ; ausgedehnt wird, bis durch laterales überätzen die ;
im zweiten Ätzschritt erreichten lateralen Abmessungen ; der Öffnungen in der Isolationsschicht denen im \
ersten Ätzschritt erreichten entsprechen. i
3. Maskierungsverfahren nach Anspruch 2f dadurch gekennzeichnet,
daß die zweite Ätzmaske mindestens ein Ätz- |
fenster aufweist, in dessen entsprechendem Bereich in ! der ersten Ätzmaske kein Ätzfenster vorgesehen ist J
und in dessen Bereich im zweiten Ätzschritt die Öffnung ι
in die Isolationsschicht geätzt wird, !
032 509828/0457
ο —
4. Maskierungsverfahren nach Anspruch 2 oder 3, dadurch
gekennzeichnet, daß der erste Ätzschritt so lange ausgedehnt wird, bis die öffnungen in dünneren Bereichen
der Isolationsschicht freigeätzt sind, und daß im zweiten Ätzschritt die öffnungen in den dickeren Bereichen
der Isolationsschicht vervollständigt werden.
5. Maskierungsverfahren nach den Ansprüchen 1 bis 4, dadurch
gekennzeichnet, daß das Halbleitermaterial Silizium ist und daß als Isolationsschicht Siliziumdioxid oder
Siliziumnitrid gewählt wird.
,1973 032 B09828/0457
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US427887A US3922184A (en) | 1973-12-26 | 1973-12-26 | Method for forming openings through insulative layers in the fabrication of integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2453528A1 true DE2453528A1 (de) | 1975-07-10 |
| DE2453528C2 DE2453528C2 (de) | 1982-04-15 |
Family
ID=23696704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2453528A Expired DE2453528C2 (de) | 1973-12-26 | 1974-11-12 | Maskierungsverfahren |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3922184A (de) |
| JP (1) | JPS528677B2 (de) |
| CA (1) | CA1024663A (de) |
| DE (1) | DE2453528C2 (de) |
| FR (1) | FR2272489B1 (de) |
| GB (1) | GB1451160A (de) |
| IT (1) | IT1025191B (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167881U (de) * | 1987-04-23 | 1988-11-01 | ||
| EP0383610B1 (de) * | 1989-02-17 | 1997-10-08 | Matsushita Electronics Corporation | Verfahren zum Herstellen einer Halbleitervorrichtung |
| JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5279990A (en) * | 1990-03-02 | 1994-01-18 | Motorola, Inc. | Method of making a small geometry contact using sidewall spacers |
| US5589423A (en) * | 1994-10-03 | 1996-12-31 | Motorola Inc. | Process for fabricating a non-silicided region in an integrated circuit |
| US10217707B2 (en) * | 2016-09-16 | 2019-02-26 | International Business Machines Corporation | Trench contact resistance reduction |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1918054A1 (de) * | 1968-04-10 | 1969-10-23 | Comp Generale Electricite | Verfahren zur Herstellung von Halbleiter-Bauelementen |
| DE1589890A1 (de) * | 1966-06-27 | 1970-06-11 | Hitachi Ltd | Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung |
| DE2127569A1 (de) * | 1970-06-25 | 1971-12-30 | Western Electric Co | Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten Halbleiterschaltungen |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753803A (en) * | 1968-12-06 | 1973-08-21 | Hitachi Ltd | Method of dividing semiconductor layer into a plurality of isolated regions |
| US3673018A (en) * | 1969-05-08 | 1972-06-27 | Rca Corp | Method of fabrication of photomasks |
| US3649393A (en) * | 1970-06-12 | 1972-03-14 | Ibm | Variable depth etching of film layers using variable exposures of photoresists |
| US3713922A (en) * | 1970-12-28 | 1973-01-30 | Bell Telephone Labor Inc | High resolution shadow masks and their preparation |
| US3823015A (en) * | 1973-01-02 | 1974-07-09 | Collins Radio Co | Photo-masking process |
-
1973
- 1973-12-26 US US427887A patent/US3922184A/en not_active Expired - Lifetime
-
1974
- 1974-10-08 FR FR7441615A patent/FR2272489B1/fr not_active Expired
- 1974-10-25 IT IT28782/74A patent/IT1025191B/it active
- 1974-11-12 DE DE2453528A patent/DE2453528C2/de not_active Expired
- 1974-11-14 JP JP49130533A patent/JPS528677B2/ja not_active Expired
- 1974-11-15 CA CA213,806A patent/CA1024663A/en not_active Expired
- 1974-11-29 GB GB5174074A patent/GB1451160A/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1589890A1 (de) * | 1966-06-27 | 1970-06-11 | Hitachi Ltd | Halbleiterelement mit Isolierueberzuegen und Verfahren zu seiner Herstellung |
| DE1918054A1 (de) * | 1968-04-10 | 1969-10-23 | Comp Generale Electricite | Verfahren zur Herstellung von Halbleiter-Bauelementen |
| DE2127569A1 (de) * | 1970-06-25 | 1971-12-30 | Western Electric Co | Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten Halbleiterschaltungen |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2272489B1 (de) | 1978-02-24 |
| FR2272489A1 (de) | 1975-12-19 |
| CA1024663A (en) | 1978-01-17 |
| DE2453528C2 (de) | 1982-04-15 |
| GB1451160A (en) | 1976-09-29 |
| JPS528677B2 (de) | 1977-03-10 |
| IT1025191B (it) | 1978-08-10 |
| JPS5098279A (de) | 1975-08-05 |
| US3922184A (en) | 1975-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000327B1 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen durch Anwendung einer auf Selbstausrichtung basierenden Maskierungstechnik | |
| DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
| DE1514818C3 (de) | ||
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
| DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
| DE19703971A1 (de) | Feldeffekttransistor und Verfahren zu seiner Herstellung | |
| DE2454705A1 (de) | Ladungskopplungsanordnung | |
| DE2807138A1 (de) | Verfahren zum herstellen eines halbleiterbauelements | |
| EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
| DE2420239A1 (de) | Verfahren zur herstellung doppelt diffundierter lateraler transistoren | |
| DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
| DE2645014B2 (de) | Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat | |
| DE19853432A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen derselben | |
| DE2453528A1 (de) | Maskierungsverfahren | |
| DE1918054A1 (de) | Verfahren zur Herstellung von Halbleiter-Bauelementen | |
| DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
| DE19734837B4 (de) | Verfahren zur Herstellung eines selbstausrichtenden Silicids | |
| DE4120592A1 (de) | Halbleitereinrichtung und verfahren zu deren herstellung | |
| DE3411960A1 (de) | Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung | |
| DE2132099A1 (de) | Verfahren zur Zwischenverbindung elektrischer Baueinheiten | |
| DE19854911A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| EP0843888B1 (de) | Verfahren zur herstellung eines selbstjustierten kontaktes und eines dotierten bereichs | |
| DE3123348A1 (de) | Halbleiterbaustein und verfahren zu dessen herstellung | |
| DE4447254C2 (de) | Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8339 | Ceased/non-payment of the annual fee |