DE2127569A1 - Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten Halbleiterschaltungen - Google Patents
Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten HalbleiterschaltungenInfo
- Publication number
- DE2127569A1 DE2127569A1 DE19712127569 DE2127569A DE2127569A1 DE 2127569 A1 DE2127569 A1 DE 2127569A1 DE 19712127569 DE19712127569 DE 19712127569 DE 2127569 A DE2127569 A DE 2127569A DE 2127569 A1 DE2127569 A1 DE 2127569A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide
- layer
- oxide layer
- etching
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 238000005530 etching Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000000523 sample Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Weting (AREA)
Description
r : ;.. ,jvalt
7 Stuttgart N, Menzelstraße 40
Western Electric Company Inc. »2, Juni
195 Broadway
Kew York, N. Y. 10007 / USA A 32 326
terschaltungen
Die Erfindung betrifft ein Verfahren zur Herstellung isolierter Tastfeldeffekttransistoren (IGi1ET) in integrierten Schaltungen,
insbesondere ein Verfahren zur zweckmäßigen Herstellung derartiger Gebilde mit dicken dielektrischen Oxidschichten.
Isolierte, !Pastfeldeffekttransistoren, bei denen der Leitzustand in einem Kanal zwischen Quellen- und Ablaufbereichen, durch ein
Feld gesteuert wird, das von einer Tastelektrode induziert wird, die auf einem dielektrischen Film niedergeschlagen ist, werden
üblicherweise in integrierter Anordnungsform für eine Reihe von
Anwendungsfällen hergestellt. Beispielsweise sind aolche Anordnungen
isolierter Tastfeldeffekttransistoren als Gedächtniszellen und als Informationsspeichermatrizen verschiedener Art
in Anwendung. Ein bei solchen Anordnungen zu vermeidendes Problem beruht auf der Überdeckung von Metallfilmen auf dielektrischen
Beschichtungen iri Teilen des Gebildes, die nicht spezifisch
als Teile des Halbleiterelementes ausgebildet sind. Diese Filme können eine parasitäre Transistorwirkung hervorrufen,
welche den Betrieb der Schaltung verschlechtert, indem parasitäre Kanäle gebildet werden, die zu einem übermäßigen LeCk-
— 2 —
109853/1661
strom führen*
Sine zweckmäßige Anordnung zur Vermeidung solcher Leckströme besteht
in der Schaffung einer Oxidschicht oder eines Filmes auf der Baueinheit mit einer beträchtlich größeren Dicke, als sie
normalerweise verwendet werden kann, um auf diese Weise die erforderliche Spannung zur Induzierung einer solchen parasitären
Wirkung zu steigern. Jedoch entstehen Schwierigkeiten hinsichtlich der Verbindung bei der Anbringung eines solchen dioireren
Oxidfilmes insofern, als ein dickerer PiIm längere Ätzzeiten
zum Eindringen erfordert und diese längeren Ätzzeiten eine schlechtere Auflösung bewirken, weil die Ätzung seitlich so
schnell wie senkrecht durch den Film auftritt.
Erfindungsgemäß wird ein Verfahren sur Herstellung isolierter
iDastfeldeffekttransistoren in integrierten Schaltungen geschaffen, wobei eine selektive dielektrische Vielfachoxidmaskierung
verwendet wird und eine verhältnismäßig dicke dielektrische Oxidschicht automatisch Teile der Schaltung überdeckt. Das
Verfahren umfaßt die Ausbildung einer dicken Schicht ana
Siliziumoxid auf der Oberfläche eines Halbleiterblockes, welcher an der Oberfläche der Schicht ein gegen Ätzung beständiges
Muster entsprechend einer Zusammensetzung aller Oxidmaskenmuster bildet, die in nachfolgenden Verfahrensstufen verwendet
werden, wobei die maskierte Oberfläche einem Ätzmittel über eine ausreichende Zeitper.iode ausgesetzt wird, um etwa auf die
halbe Dicke der Oxidschicht einzudringen.
Der dicke Oxidfilm wird anfänglich auf einer Siliziumscneibe
durch Wärmeoxidation gebildet, welche einen stabilen Oxidfilm von hoher Qualität mit guten wärmemäßigen Anpassungskennwerten
gegenüber der Siliziumunterlage schafft. Wenn das Oxid anfänglich eine Dicke von 2 Mikron aufweist, so würde der anfängliche
Ätzverfahrensschritt die Dicke in dem behandelten Bereich des
Oxides auf eine Dicke von 1 Mikron reduzieren.
In Nachfolge zu diesem anfänglichen Schritt folgt die weitere
- 3 109853/1661
Herstellung der Baueinheit an sich bekannten Verfahrensmerkmalen, Beispielsweise umfassen die nachfolgenden Verfahrensschritte
üblicherweise einige auswahlmäßige Ätzbehandlungen zur Entfernung
des Oxides zwecks Bildung von Fenstern zwecks Durchführung einer Verunreinigungsdiffusion zur Änderung oder Umwandlung
des Leitfähigkeitstyps des Halbleitermaterials, das unter der freigelegten Oberfläche liegt. Diese Abtagungsvorgänge
durch auswahlmäßige Ätzvorgänge treten in Teilen auf, welche schon auf die Hälfte der ursprünglichen Oxiddicke reduziert
wurden. Auf diese Weise ergibt sich eine Aufeinanderfolge von Verfahrensschritten, deren jeder die Entfernung des dicken
Oxides durch die Ätzung auf die Hälfte der Dicke in einem Zeitraum bewirkt, welcher zur guten Auflösung geeignet ist und da.s
Eindringen von Oberflächen-Gasporen auf nicht wesentlich mehr als die halbe Tiefe des dicken Oxides begrenzt. Auf diese Weise
werden durch Zufügung grundsätzlich eines einzigen Verfahrensschrittes in einfacher Weise isolierte Tastfeldeffekttransistoren
in integrierter Form mit dicken Oxidfilmen von guter Qualität sowie einer geeignet hohen Auflösung des Ätzmusters geschaffen.
Insgesamt werden also erfindungsgemäß isolierte Tastfeldeffekttransistoren
in integrierten Schaltungen mit einer dicken Oxidschicht hergestellt, um eine parasitäre Transistorwirkung zu
verhindern. Diese dicke Oxidschicht wird anfänglich durch Wärmeoxidation gezüchtet, wobei^ die Baueinheiten ohne Zuhilfenahme
langer Ätzzeiten nebst entsprechendem Verlust an Auflösung hergestellt werden. Die dicke Oxidschicht wird alsdann auswahlmäßig
unter Verwendung einer zusammengesetzten Maske geätzt, welche alle der Oxidmaskenausbildungen gemäß nachfolgender Anwendung
beim Herstellungsgang bis auf eine Tiefe von etwa der Hälfte der Oxidschichtdicke einschließt. Danach umfaßt der
Herstellungsvorgang weitere auswahlmäßige Ätzvorgänge des Oxidfilmes bei einer Verunreinigungsdiffusion sowie einen
Elektrodenmetallniederschlag gemäß bekannten Verfahren. Auf diese Weise wird die Dichte schädlicher Gasporen vermindert,
weil die meisten Gasporen lediglich durch die Hälfte der Oxiddicke geätzt werden.
10 9853/ 1661
Die Erfindung ist nachstehend anhand der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1-9 eine Aufeinanderfolge von erfindungsgemäßen Verfahrensschritten
bei der Herstellung einer Halbleiterbaueinheit mit einer dicken Oxidschicht, jeweils in schematischer
Schnittdarstellung.
Das Verfahren beginnt gemäß Pig. 1 mit einer geeignet vorbereitetenponokristallinen
Halbleiterscheibe, von welcher ein Teil
11 veranschaulicht ist. Gemäß Pig. 2 weist der Scheibenteil
eine .darauf ausgebildete Schicht 12 aus Siliziumoxid auf, welche bei dem besonderen Ausführungsbeispiel eine Dicke von 1,6 Mikron
besitzen kann. Typischerweise wird dieses Oxid durch einen an sich bekannten Wärmeoxidationsvorgang einschließlich Aufheizung
in der Dampfatmosphäre bei HOO0O über einen Zeitraum von
Minuten aufgebracht.
Gemäß Pig. 3 wird alsdann ein Ätzgrund-Pilmmuster 13 auf der
Oberfläche der Siliziumoxidschicht 12 ausgebildet. Das Muster dieses Ätzgrundfilmes entspricht einer Zusammensetzung aller
Maskenmuster, welche aufeinanderfolgend bei der selektiven Ätzung des dielektrischen Oxidfilmes auf der Scheibe verwendet
werden. DiesΘ3 maskierte Ätzgrundgebilde wird alsdann in einer
Lösung von Hydro flu or saus geätzt, um einen Eindringvorgang zu
bewirken und etwa eine Hälfte oder 0,8 Mikron des Oxidfilmes in dem ungeschützten Teil der Oxidschicht zu entfernen. Unter
Verwendung einer Standardätzlösung mit gepufferter Hydrofluorsäure
entfernt eine Ätzbehandlung von acht Minuten etwa 0,8
Mikron des Siliziumoxides.
Das entstehende Gebilde ergibt sich aus Pig. 4 nach dem Abtragen der Ätzgrundschicht 13. Es liegen auf diese Weise dicke
Oxidteile 14 in den geschützten Bereichen und dünne Teile 15
(von halber Dicke) in den ausgeätzten Bereichen vor. Bei dem folgenden Herstellungsgang gemäß Pig. 5-9 folgt das Verfahren
allgemein bekannten Verfahrensschritten. Insbesondere wird
- 5 109853/1661
gemäß Pig. 5 ein Ätzgrundmuster 16 auf der Oxidfilmflache gebildet,
wobei der Teil 15 der dünnen Oxidschicht geschützt wird,
während die dünnen Teile 17, 17A freigelegt sind. Alsdann führt gemäß Pig. 6 eine Ätzbehandlung von etwa 8 Minuten zur Preilegung von Oberflächenteilen 18, 18A auf der Siliziumscheibe, was dem Zweck der Diffusion von Verunreinigungen in diese Teile
dient. Beispielsweise können die diffundierten Zonen 27, 28 gemäß der gestrichelten Darstellung die Quellen- und Ablaufelektro de eines isolierten Tastfeldeffekttransistors darstellen.
während die dünnen Teile 17, 17A freigelegt sind. Alsdann führt gemäß Pig. 6 eine Ätzbehandlung von etwa 8 Minuten zur Preilegung von Oberflächenteilen 18, 18A auf der Siliziumscheibe, was dem Zweck der Diffusion von Verunreinigungen in diese Teile
dient. Beispielsweise können die diffundierten Zonen 27, 28 gemäß der gestrichelten Darstellung die Quellen- und Ablaufelektro de eines isolierten Tastfeldeffekttransistors darstellen.
Während dieser Diffusion wird der Oxidfilm teilweise gemäß Pig, 7 zurückgebildet, wobei eine dritte Ätzgrundmaske 19 gebildet
wird, welche die vorangehend diffundierten Bereiche schützt und den dünnen Teil 15 freilegt. Eine Ätzbehandlung entfernt alsdann einen Abschnitt des Teiles 15 des Oxides in dem Bereich
ohne Preilegung der Pläche 21 (Pig. 8).
wird, welche die vorangehend diffundierten Bereiche schützt und den dünnen Teil 15 freilegt. Eine Ätzbehandlung entfernt alsdann einen Abschnitt des Teiles 15 des Oxides in dem Bereich
ohne Preilegung der Pläche 21 (Pig. 8).
Alsdann wird das in Pig. 8 gezeigte Gebilde gemäß nicht veranschaulichten
Verfahrensschritten maskiert, um eine Ätzung des Oxides über die Kontaktbereiche 18, 18A zu bewirken, worauf abschließend
ein Niederschlag von Elektroden 22, 23, 24 folgt
(Pig. 9). Diese letzteren Vorgänge sind an sich bekannt, jedoch ist es bei dem vorliegend beschriebenen Verfahren wesentlich
und stellt eine Besonderheit dar, daß lediglich die Entfernung
von nicht mehr als der halben Dicke oder einem Maximum von etwa 0,8 Mikron des Siliziumdioxides für irgendeinen der nachfolgenden Herstellungsvorgänge erforderlich ist. Auf diese Weise wird die Auflösung nicht durch die Einwirkungen längerer Ätzzeiten
verschlechteit welche erforderlich wären, um einen dicken
Oxidfilm zu durchdringen; auch bewirkt der Ätzvorgang eine Eindringung durch nicht mehr als die Hälfte der Dicke der Oxidschicht als Polge von Gasporendefekten in dem Ätzgrund.
(Pig. 9). Diese letzteren Vorgänge sind an sich bekannt, jedoch ist es bei dem vorliegend beschriebenen Verfahren wesentlich
und stellt eine Besonderheit dar, daß lediglich die Entfernung
von nicht mehr als der halben Dicke oder einem Maximum von etwa 0,8 Mikron des Siliziumdioxides für irgendeinen der nachfolgenden Herstellungsvorgänge erforderlich ist. Auf diese Weise wird die Auflösung nicht durch die Einwirkungen längerer Ätzzeiten
verschlechteit welche erforderlich wären, um einen dicken
Oxidfilm zu durchdringen; auch bewirkt der Ätzvorgang eine Eindringung durch nicht mehr als die Hälfte der Dicke der Oxidschicht als Polge von Gasporendefekten in dem Ätzgrund.
1 09853/1661
Claims (5)
- Verfahren zur Herstellung isolierter Tastfeldeffekttransistoren in integrierten Schaltungen, wobei eine selektive dielektrische Vielfachoxidmaskierung verwendet wird und eine verhältnismäßig dicke dielektrische Oxidschicht automatisch Teile der Schaltung überdeckt, gekennzeichnet durch Ausbildung einer dicken Schicht (12) aus Siliziumoxid auf der Oberfläche eines Halbleiterblockes (11), welcher an der Oberfläche der Schicht (12) ein gegen Ätzung beständiges Muster (13) entsprechend einer Zusammensetzung aller Oxid— maskenmuster bildet, die in nachfolgenden Verfahrensstufen verwendet werden, wobei die maskierte Oberfläche einem Ätzmittel über eine ausreichende Zeitperiode ausgesetzt wird, um etwa auf die halbe Dicke der Oxidschicht (12) einzudringen.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oxidschicht nachfolgenden Maskie rungs- und Ätzvorgängen unterworfen wird.
- 3. Verfahren nach einem der Ansprüche 1, 2, dadurch gekennzeichnet, daß der Halbleiter aus Silizium besteht und daß Siliziumoxid durch Wärmeoxidation gebildet wird.
- 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß Hydrofluorsäurelösung zur Entfernung des Siliziumoxides mit einer Geschwindigkeit von etwa 0,1 Mikron pro Minute angewendet wird.
- 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Ätzung einer Hälfte der Schichtdicke über die Bereiche der Quellen-, Ablauf- und Tastelektrodenanschlüsse durchgeführt wird, daß die Oxidschicht in den Quellen- und Ablaufelektrodenbereichen vollständig geätzt wird, daß Verunreinigungen in die Quellen- und Ablaufelektrodenbereiche eingeführt werden, daß die Oxidschicht auswahlmäßig in den Tastelektrodenbereichen geätzt wird, daß jegliches verbleibende Oxid109853/1661 "2 "vollständig von den Quellen-, Ablauf- und Tastelektrodenbereichen abgeätzt wird und daß Kontakte (24, 23, 22) in allen dieser Bereiche gebildet werden.109853/1661
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US4975470A | 1970-06-25 | 1970-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2127569A1 true DE2127569A1 (de) | 1971-12-30 |
Family
ID=21961529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712127569 Pending DE2127569A1 (de) | 1970-06-25 | 1971-06-03 | Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten Halbleiterschaltungen |
Country Status (4)
| Country | Link |
|---|---|
| BE (1) | BE768897A (de) |
| DE (1) | DE2127569A1 (de) |
| FR (1) | FR2096483A1 (de) |
| NL (1) | NL7108492A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2453528A1 (de) * | 1973-12-26 | 1975-07-10 | Ibm | Maskierungsverfahren |
| DE3334153A1 (de) * | 1982-09-24 | 1984-03-29 | Hitachi, Ltd., Tokyo | Verfahren zur herstellung einer halbleitereinrichtung |
-
1971
- 1971-06-03 DE DE19712127569 patent/DE2127569A1/de active Pending
- 1971-06-21 NL NL7108492A patent/NL7108492A/xx unknown
- 1971-06-23 BE BE768897A patent/BE768897A/xx unknown
- 1971-06-24 FR FR7123053A patent/FR2096483A1/fr not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2453528A1 (de) * | 1973-12-26 | 1975-07-10 | Ibm | Maskierungsverfahren |
| DE3334153A1 (de) * | 1982-09-24 | 1984-03-29 | Hitachi, Ltd., Tokyo | Verfahren zur herstellung einer halbleitereinrichtung |
Also Published As
| Publication number | Publication date |
|---|---|
| BE768897A (fr) | 1971-11-03 |
| FR2096483A1 (de) | 1972-02-18 |
| NL7108492A (de) | 1971-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE2661097C2 (de) | ||
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2217538C3 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
| DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE3205022A1 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung | |
| DE2615754C2 (de) | ||
| DE1959895A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE3689971T2 (de) | Herstellung einer halbleiteranordnung. | |
| DE3226097C2 (de) | ||
| DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
| DE2157633A1 (de) | Verfahren zur planaren diffusion von zonen einer monolithisch integrierten festkoerperschaltung | |
| DE1929084C3 (de) | Ätzlösung für ein Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE2127569A1 (de) | Verfahren zur Herstellung einer dicken Oxidausbildung auf integrierten Halbleiterschaltungen | |
| EP0028786A1 (de) | Ionenimplantationsverfahren | |
| DE1564528A1 (de) | Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper | |
| DE2618550C2 (de) | ||
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1908901C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen kleiner Abmessungen | |
| DE2641334C2 (de) | Verfahren zur Herstellung integrierter MIS-Schaltungen | |
| DE3782146T2 (de) | Herstellung von mos-transistoren. | |
| DE1803025A1 (de) | Elektrisches Bauelement und Verfahren zu seiner Herstellung |