DE2641334C2 - Verfahren zur Herstellung integrierter MIS-Schaltungen - Google Patents

Verfahren zur Herstellung integrierter MIS-Schaltungen

Info

Publication number
DE2641334C2
DE2641334C2 DE19762641334 DE2641334A DE2641334C2 DE 2641334 C2 DE2641334 C2 DE 2641334C2 DE 19762641334 DE19762641334 DE 19762641334 DE 2641334 A DE2641334 A DE 2641334A DE 2641334 C2 DE2641334 C2 DE 2641334C2
Authority
DE
Germany
Prior art keywords
areas
insulating layer
gate
semiconductor substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19762641334
Other languages
English (en)
Other versions
DE2641334A1 (de
Inventor
Reiner Ing.(grad.) 8000 München Sigusch
Dietrich Dr. 8025 Unterhaching Widmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19762641334 priority Critical patent/DE2641334C2/de
Publication of DE2641334A1 publication Critical patent/DE2641334A1/de
Application granted granted Critical
Publication of DE2641334C2 publication Critical patent/DE2641334C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Abstract

Aufgabe der Erfindung ist es, ein "selbstjustierendes" Verfahren anzugeben, mit dem die unter der Feld-Isolierschicht liegenden Bereiche des Halbleitersubstrates zur Erhoehung der Einsatzsspannung der parasitaeren MIS-Bauelemente und die Erzeugung der Gatebereiche mit einem einzigen Maskierungsschnitt erzeugt werden koennen. Das Verfahren nach der Erfindung hat den Vorteil, dass die Implantation durch die Feld-Isolierschicht hindurch erfolgen kann und dass somit nach dem Einbringen des Dotierstoffes praktisch auch keine Isolierschicht mehr ueber den so dotierten Stellen aufwachsen muss. Aus diesem Grunde wirkt sich der insbesondere bei einer Bor-Dotierung von Silizium auftretende "Pile-Down"-Effekt kaum stoerend aus. Weiterhin ist das Verfahren nach der Erfindung sowohl bei einer Polysilizium-Gate-Technik als auch bei einer Aluminium-Gate-Technik durchfuehrbar. Bei der Polysilizium-Gate-Technik, bei der die Gateelektroden aus polykristallinem Silizium bestehen, werden zusaetzlich zu den vorgesehenen Gategebieten auch die Source- und die Draingebiete des Halbleitersubstrates von der Feld-Isolierschicht befreit. ...U.S.W

Description

a) Aufbringen einer Isolierschicht (2) mit der DiIcke der vorgesehenen Feld-Isolierschichten auf das Halbleitersubstrat (1),
b) Aufbringen einer Photolackschicht (3) auf die isolierschicht (2),
c) Belichten der Photolackschicht (3) durch eine Belichtungsmaske und Entwickeln, so daß die Photolackschicht an den für die Gategebiete (4) vorgesehenen Stellen von der Isolierschicht (2) entfernt wird,
d) Abätzen der von der Photolackschicht (3) befreiten Gebiete der Isolierschicht (2),
e) Aufdampfen einer Maskierungsschicht (7,5) auf die von der Isolierschicht (2) befreiten Gebiete (4) des Halbleitersubstrates (1) und auf die Restgebiete (6) der Photolackschicht (3),
f) Ablösen der Restgebiete (6) der Photolackschicht (3) und Abheben der darauf befindlichen Teile (7) der Maskierungsschicht,
g) Implantation von Ionen (8) in die von der restlichen Maskierungsschicht (5) nicht bedeckten Bereiche des Halbleitersubstrates (t),
h) Entfernen der restlichen Maskierungsschicht
(5).
i) Aufbringen einer Gate-Isolierschicht (9) auf den für die Gategebiete vorgesehenen Stellen des
Halbleitersubstrates (1),
j) Aufbringen einer leitenden Gate-Eleklrorienschicht (10) auf die Gate- Isolierschicht (9).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Implantationsenergie bei vorgegebener Dicke der Feld-Isolierschicht (2) so gewählt wird, daß das Konzentrationsmaximum der implantierten Ionen (8) innerhalb einer 100 nm dicken Schicht unter der Oberfläche des Halbleitersubstrates (1) liegt.
Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten Schaltungen mit MlS-Halbleiterbauelementen, wie es im Oberbegriff des Patentanspruches 1 näher angegeben ist.
Ein solches Verfahren ist beispielsweise aus »Elektronics«, 7. März 1974. Seiten 117 bis 122, bekannt.
Bei der Herstellung und dem Layout für integrierte Halbleiterschaltungen mit MIS-Halbleiterbauelementen mit MIS-Halbleiterbauelementen muß darauf geachtet werden, daß nicht unerwünschte »parasitäre« MIS-Transistoren bzw. MlS-Kondcnsnioren »ufirctcn.
Solche »parasitären« Elemente entstehen beispielsweise dadurch, daß eine Leiterbahn sich auf einer etwa 1000 nm dicken Isolierschicht über dem Halbleitersubstrat befindet und daß bei Anliegen einer Spannung an der Leiterbahn das von der Leiterbahn ausgehende elektrische Feld auf das Halbleitersubstrat einwirkt und dort zum Beispiel eine Inversionsschicht hervorruft. Die Leiterbahn und das darunterliegende Gebiet des Halbleitersubstrates würde in einem solchen Falle einen MIS-Kondensator darstellen. Auf ähnliche Weise können auch »parasitäre« MIS-Transistoren gebildet werden, zum Beispiel dadurch, daß in einem Halbleitersubstrat zwei gleichartig dotierte, eng benachbarte Gebiete vorhanden sind, und sich die Leiterbahn auf einer Iso-
I1J lierschicht gerade über dem zwischen diesen dotierten Gebieten befindlichen Zwischengebiet befindet Bei Anlegen einer Spannung, die größer ist al«, eine »Einsalzspannung«, wirkt diese Leiterbahn als Gatcclekirode eines MlS-Transistors, dessen Source- und Draingebiete die beiden dotierten Gebiete und dessen Kanal der zwischen diesen beiden dotierten Gebieten liegende Teil des Halbleitersubstrates sind.
Solche »parasitären« Bauelemente sind dann nicht störend, wenn deren Einsatzspannung wesentlich höher liegt als die Einsatzspannung der für db integrierte Schaltung vorgesehenen Bauelemente. Dies wird einmal dadurch bewirkt, daß die Isolierschicht in denjenigen Bereichen, die außerhalb der für die aktiven Bauelemente der integrierten Schaltungen vorgesehenen Bereiche des Halbleiters liegen, wesentlich — etwa um das Zehn fache — dicker als die Gate-Isolierschicht der Bauelemente der integrierten Schaltung gewählt wird. So liegt beispielsweise bei einer integrierten Schaltung mit MOS-Transistoren die Dicke der Dünnoxidschicht zwisehen 30 und 120 nm; die Dicke der Feld-Oxidschichl. die diese Dünnoxidgebiete umgibt, beträgt etwa 300 bis 1200nm. Aufgrund der erhöhten Dicke der Isolierschicht ist das elektrischen Feld, das bei Anliegen an eine Leiterbahn von der Leiterbahn ausgeht, lOmal klciner als bei Anliegen der gleichen Spannung an einer Gateelektrode eines Dünnoxidtransistors. Die Einsatzspannung der Feldoxid-Transistoren ist in diesem Fall aber nur dann ebenfalls um den Faktor 10 höher, wenn die Dotierung unter dem Feldoxid ebenso groß ist wie unter dem Dünnoxid. Dies trifft aber bei Bor-dotiertem Substrat wegen des Borverarmungneffekics (»pilcdown«-Effekt) nicht zu; man erhält kleinere Fcldoxid-Einsatzspannungen als erwartet. Man ist daher bestrebt das Substrat in der Umgebung der Sili/ium-l-'uliloxid-Grenzschicht mit einer zusätzlichen Bor-Dotierung zu versehen.
Nach dem Stand der Technik sind verschiedene Mog lichkeiten bekannt, die erhöhte Dotierung uusschließlich in den Feld-Isolierschicht-Bereichen, nicht jedoch in den Dünnoxid-Bereichen der MIS-Bauelemente hervorzurufen. Nach einem z. B. aus |. Electrochem. Soc. Vol. 115. No. 8. Seite 874 bis 876 (Ausgust 1968) bekamen Verfahren wird auf die Oberfläche eines Siliziumsubstrates mit Hilfe eines pyrolytischen Verfah rens eine Oxidschicht aufgebracht, die den geu unschten Dotierstoff enthält. An denjenigen Teilbereichen, die die späteren Gatebereiche des Halbleitersubtrates darstellen sollen, wird diese mit dem Dotierstoff versehene Oxidschicht mit Hilfe eines photolithographischen Verbs fahrensschrittes entfernt. Sodann wird bei Temperaturen von etwa 10000C der Dotierstoff aus der Siliz.iumdioxidschicht in einen oberflächennahen Bereich des Siliziunisubslrates cindiffundiert. Diese Methode h;il ic
iioch den Nachteil, daß die vorgegebene Dotierstoffkonzentration in dem Siliziumsubslrat nicht sehr genau und nicht sehr reproduzierbar eingehalten wtrden kann. Nach einem weiteren Verfahren, das aus Philips Res. Repts.26, Seite 166—180 (1971) bekannt ist, werden diejenigen Bereiche, die für die aktiven Bauelemente der integrierten Schaltung vorgesehen sind und die nicht mit höherer Dotierung versehen werden sollen, unter Verwendung einer phololithographischen Technik mit Siliziumnitrid maskiert. An den von der Siliziumnitridschicht freigelassenen Siliziumbereichen wird mittels thermischer Diffusionsverfahren oder mit Hilfe einer Ionenimplantation der gewünschte Dotierstoff mit der gewünschten Dosis eingebracht Anschließend wird eine thermische Oxidation des Siliziumsubstrates vorgenommen, bei der nur die freiliegenden Siliziumbereiche mit einer Dicke von 0,3 μιτι bis 2 μΐη in Siliciumdioxid umgewandelt werden; bei diesem Prozeß bleiben die mit Siliziumnitrid bedeckten Bereiche des Siliziumsubstrates praktisch unverändert. Bei dieser Methode ist nachteilig, daß ein zusätzlicher Verfahrensschritt, nämlich das Aufbringen und das Ätzen der Nitridschicht erforderlich ist. Weiterhin müssen besondere Vorsichtsmaßnahmen getroffen werden, damit nicht diejenigen Bereiche des Siliziumsubstrates, die sich unter der Siliziumnitridschicht befinden, mit Kristallstörungen versehen werden. Schließlich kann sich bei diesem Verfahren der erwähnte Borverarmungseffekt (»pile-down«-Effekt) negativ auswirken, der darin besteht, daß bei dtsii Aufoxidieren des Siliziumsubstrates zu Siliziumdioxid ein Teil des in das Siliziumsubstrat eingebrachten Dotierstoffes in die Siliziumdioxidschicht gelangt und daß somit die Dotierstoffkonzentration in dem dotierten Siliziumbereich wieder sinkt.
Als weiteres Verfahren zur Dotierung des Halbleitersubstrates unter den Feld-Isolierschichtbereichen wird auf das Substrat zunächst eine Dotierungsmaske aufgebracht, die diejenigen Bereiche, die nicht dotiert werden sollen, abdeckt. Sodann wird das Halbleitersubstrat einem Diffusions- oder Implantationsprozeß unterworfen und die von der Dotiermaske freien Teile des Halbleitersubstrates dotiert. Im Anschluß daran wird dann das Feldoxid aufgebracht. Diese letzte Methode hat den Nachteil, daß sie nicht »selbstjustierend« ist.
Aufgabe der Erfindung ist es, ein »selbstjustierendes« Verfahren anzugeben, mit dem die unter der Feld-Isolierschicht liegenden Bereiche des Halbleitersubstrates zur Erhöhung der Einsatzspannung der prasitären M IS-Bauelement- und die Erzeugung der Gatebereiche mit einem einzigen Maskierungsschnitt erzeugt werden können.
Diese Au'gabe wird bei einem wie im Oberbegriff des Patentanspruches 1 angegebenen Verfahren erfindiiiigsgemäll niich der im kennzeichnenden Teil des PatenianspriichcN 1 angegebenen Weise gelöst.
Zwar sind die ein/einen Merkmale a) bis h) für sich aus der DE OS 21 60 450 zu entnehmen, doch werden sie hier zur Herstellung bipolarer Transistoren verwendet.
Das Verfahren nach der Erfindung hat den Vorteil, daß die Implantation durch die Feld-Isolierschicht hindurch erfolgen kann und daß somit nach dem Einbringen des Dotierstoffes praktisch auch keine Isolierschicht mehr über den so dotierten Stellen aufwachsen muß. Aus diesem Grunde wirkt sich der insbesondere bei einer Bor-Dotierung von Silizium auftretende »piledown«-Effekt kaum störend aus. Weiterhin ist das Verfahren nach der Erfindung sowohl bei einer Polysilizium-Gate-Technik als auch bei einer Aluminium-Gate-Technik durchführbar. Bei der Polysilizium-Gate-Technik. bei der die Gateelektroden aus polykristallinem Silizium bestehen, werden zusätzlich zu den vorgesehenen Gategebieten auch die Source- und die Draingebiete des Halbleitersubstrates von der Feld-Isolierschicht befreit
Im folgenden wird beschrieben und anhand der Figuren näher erläutert, wie das erfindungsgemäße Verfahren durchgeführt wird.
F i g. 1 bis 7 zeigen schematisch den Verfahrensgang. Als Ausführungsbeispiel diene die Herstellung einer integrierten Schaltung mit M IS-Bauelementen nach der Alumiaium-Gate-Technik. Auf einem Siliziumsubstrat 1 wird durch thermische Oxidation als Feld-Isolierschicht 2 eine Oxidschicht mit einer Stärke von etwa 500 nm aufgebracht. Im Anschluß daran wird eine Photolackschicht 3 mit einer Dicke von etwa 1 μπι auf die Feld-Oxidschicht 2 aufgebracht, durch eine Photomaske belichtet und entwickelt An denjenigen Stellen 4, an denen nach dem Entwickeln die Photolackschicht 3 entfernt ist, wird die Feld-Oxidschicht 2 durch Ätzen entfernt (F i g. 2). Im Anschluß daran wird auf die verbleibenden Teile 6 der Photolackschicht 3 und auf die freigelegten Teile des Haibleitersubstrates 4 eine etwa 1 μπι dicke Aluminiumschicht 7 aufgebracht (F i g. 3). Sodann wird die Photolackschicht 3 abgelöst und es werden die auf dieser Photolackschicht befindlichen Teile 7 der Aluminiumschicht mitabgehoben, so daß eine Struktur übrigbleibt, bei der sich auf dem Halbleitersubstrat 1 das Feldoxid 2 und in den von Feldoxid befreiten Teilen 4 eine Aluminiummaskierung 5 befinden (F i g. 4). Es erfolgt nun eine Implantation von Bor-Ionen 8, die eine kinetische Energie von etwa 150 bis 200 keV haben, mit einer Gesamtdosis von etwa 5 · 10'2 Ionen pro cm3. Bei einer Dicke der Feldoxidschicht 2 von 500 nm erhält man bei einer solchen Implantation einen Konzentrationsverlauf 11 der implantierten Ionen, bei dem das Maximum an der Oberfläche des Halbleitersubstrates liegt, und dort eine Dotierstoffkonzentration von etwa 1017 Teilchen pro cm3 vorherrscht (F i g. 5). Als nächster Verfahrensschritt folgt die Entfernung der Aluminium-Implantationsmaske 5 (Fig.6). Sodann wird mit bekannten Mitteln der von der Implantationsdotierung freie Gatebereich mit einer etwa 10 bis 100 nm dicken Gateoxidschicht 9 überzogen und in weiteren Verfahrensschritten auf diese Gateoxidschicht eine Gateelektrode, z. B. eine Aluminiumschicht 10, aufgebracht (F ig. 7).
Hierzu 1 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur Herstellung von integrierten Schaltungen mit MIS-Halbleiterbaueiementen, bei dem auf ein Halbleitersubstrat eine isolierende Schicht aufgebracht wird, die aus einzelnen Gategebieten und aus diese Gategebiete umgebenden FeId-Isolierschichlen besteht, und bei dem die unter den Feld-Isolierschichten liegenden Bereiche des Halbleitersubstrates in einer oberflächennah ;n Schicht mit Dotierstoff der Grunddotierung des Halbleitersubstrates durch Ionenimplantation dotiert wird, gekennzeichnet durch den zeitlichen Ablauf der folgenden Verfahrensschritte:
DE19762641334 1976-09-14 1976-09-14 Verfahren zur Herstellung integrierter MIS-Schaltungen Expired DE2641334C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19762641334 DE2641334C2 (de) 1976-09-14 1976-09-14 Verfahren zur Herstellung integrierter MIS-Schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19762641334 DE2641334C2 (de) 1976-09-14 1976-09-14 Verfahren zur Herstellung integrierter MIS-Schaltungen

Publications (2)

Publication Number Publication Date
DE2641334A1 DE2641334A1 (de) 1978-03-16
DE2641334C2 true DE2641334C2 (de) 1985-06-27

Family

ID=5987874

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762641334 Expired DE2641334C2 (de) 1976-09-14 1976-09-14 Verfahren zur Herstellung integrierter MIS-Schaltungen

Country Status (1)

Country Link
DE (1) DE2641334C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2024504B (en) * 1978-06-29 1982-10-20 Philips Electronic Associated Manufacture of integrated circuits
DE2842589A1 (de) * 1978-09-29 1980-05-08 Siemens Ag Feldeffekttransistor mit verringerter substratsteuerung der kanalbreite
US4441931A (en) * 1981-10-28 1984-04-10 Bell Telephone Laboratories, Incorporated Method of making self-aligned guard regions for semiconductor device elements
FR2807206A1 (fr) * 2000-03-31 2001-10-05 St Microelectronics Sa Transistor mos dans un circuit integre et procede de formation de zone active

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1355806A (en) * 1970-12-09 1974-06-05 Mullard Ltd Methods of manufacturing a semiconductor device

Also Published As

Publication number Publication date
DE2641334A1 (de) 1978-03-16

Similar Documents

Publication Publication Date Title
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE3019850C2 (de)
DE2832388C2 (de) Verfahren zum Herstellen von MNOS- und MOS-Transistoren in Silizium-Gate-Technologie auf einem Halbleitersubstrat
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE2923995A1 (de) Verfahren zum herstellen von integrierten mos-schaltungen mit und ohne mnos-speichertransistoren in silizium-gate-technologie
EP0034729A2 (de) Verfahren zur Herstellung einer GaAs-Halbleiteranordnung
DE1764401A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Verfahren zu seiner Herstellung
DE3230077A1 (de) Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.
EP0157926A1 (de) Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
DE2927824A1 (de) Halbleitervorrichtungen und ihre herstellung
DE19521469A1 (de) Struktur eines Hochspannungstransistors für eine Halbleitervorrichtung sowie Verfahren zu dessen Herstellung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2641334C2 (de) Verfahren zur Herstellung integrierter MIS-Schaltungen
DE2932928A1 (de) Verfahren zur herstellung von vlsi-schaltungen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee