DE3689971T2 - Herstellung einer halbleiteranordnung. - Google Patents

Herstellung einer halbleiteranordnung.

Info

Publication number
DE3689971T2
DE3689971T2 DE3689971T DE3689971T DE3689971T2 DE 3689971 T2 DE3689971 T2 DE 3689971T2 DE 3689971 T DE3689971 T DE 3689971T DE 3689971 T DE3689971 T DE 3689971T DE 3689971 T2 DE3689971 T2 DE 3689971T2
Authority
DE
Germany
Prior art keywords
insulating film
layer
film
photoresist pattern
upper insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3689971T
Other languages
English (en)
Other versions
DE3689971D1 (de
Inventor
Toshiki Osaka Works Of S Ebata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Application granted granted Critical
Publication of DE3689971D1 publication Critical patent/DE3689971D1/de
Publication of DE3689971T2 publication Critical patent/DE3689971T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

    TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauteils und insbesondere ein Verfahren zur Herstellung eines für eine Mehrschichtverdrahtung geeigneten Halbleiterbauteils von flacher Gestalt, bei welchem durch Verwendung eines Abhebeverfahrens bei einer integrierten Schaltung eine Elektrode und eine Erstlagenverdrahtung mit hoher Ausbeute ausgebildet werden.
    • STAND DER TECHNIK
  • In dem Fall, wo ein Feldeffekttransistor (FET) oder eine integrierte Schaltung auf einem aus Verbindungshalbleiter hergestellten Substrat erzeugt wird, wird im allgemeinen ein Abhebeverfahren eingesetzt, um verschiedene Elektroden oder eine Erstlagenverdrahtung auf einer Oberfläche des Substrats auszubilden. Dies ist so, weil bei Anwendung eines Naßätzverfahrens, das im allgemeinen bei der Herstellung einer aus Si gemachten hochintegrierten Schaltung (LSI) benutzt wird, d. h. eines Verfahrens, bei welchem Metall der Elektroden oder Metall der Erstlagenverdrahtung unter Verwendung von saurem oder basischem Mittel geätzt wird, bei der Herstellung des aus Verbindungshalbleiter hergestellten Substrats ein derartiges Problem auftritt, daß eine chemische Reaktion zwischen dem Mittel und dem Substrat stattfindet. Im Hinblick auf die Tatsache, daß eine Mikrobearbeitung ähnlich derjenigen zur Herstellung einer aus Si gemachten größtintegrierten Schaltung (VLSI) zur Herstellung des aus Verbindungshalbleiter hergestellten Substrats erforderlich ist, ist das Naßätzverfahren ungeeignet zur Herstellung des aus Verbindungshalbleiter hergestellten Substrats. Um das aus Verbindungshalbleiter hergestellte Substrat zu mikrominiaturisieren wird ein sogenanntes Plasmaätzverfahren vorgeschlagen, das an Stelle des Mittels in einem Gasplasma erzeugte Ionen verwendet oder ein Reaktivionenätzverfahren. Jedoch weisen diese beiden bekannten Verfahren dasselbe Problem wie das Naßätzverfahren auf, weil das aus Verbindungshalbleiter hergestellte Substrat eine geringe Selektivität für zu ätzende Materialien aufweist. Außerdem sind die beiden bekannten Verfahren insofern unvermeidlich nachteilig, als das aus Verbindungshalbleiter hergestellte Substrat durch auftreffende Plasmabestrahlung oder Ionenbeschuß beschädigt werden kann.
    • OFFENBARUNG DER ERFINDUNG
  • Um elektrische Widerstände von Elektroden und Drähten bei der Mikrominiaturisierung einer integrierten Schaltung zu verringern, muß die Dicke der Elektroden und der Drähte vergrößert werden. Falls das Abhebeverfahren zur Bildung der Elektroden und der Drähte eingesetzt wird, werden dann zum Beispiel Grate 30 auf einer Gate-Elektrode 2 erzeugt, wie in den Fig. 3(A) und 3(B) dargestellt. Falls eine Mehrschichtverdrahtung ohne ein Entfernen solcher Grate durchgeführt wird, werden derartige Nachteile verursacht, daß wegen eines Reißens eines Schichtisolierfilms an den Graten oder eines Auftretens einer Konzentration des elektrischen Feldes zwischen oberen und unteren Drähten ein Kurzschlußphänomen auftritt, was ein Absinken der Ausbeute der integrierten Schaltungen zur Folge hat. Unterdessen bezeichnet die Bezugsziffer 21 in Fig. 3(A) einen Photoresist.
  • Um die oben beschriebenen Grate zu entfernen, wird ein Mehrschichtresistverfahren erprobt, das in den Fig. 4(A) bis 4(D) dargestellt ist, welche das Herstellungsverfahren schematisch veranschaulichen. Das Mehrschichtresistverfahren zielt darauf ab, eine Erzeugung der Grate durch Vergrößerung der Dicke des zur Verwendung beim Abheben vorgesehenen Resist zu verhindern, und gleichzeitig einen Querschnitt des Resist in einer umgekehrt trapezförmigen Gestalt auszubilden. Da jedoch beim Mehrschichtresistverfahren der unterste Resist von einem Mikrominiaturisierungsstandpunkt aus im allgemeinen einem Reaktivionenätzen unterzogen wird, kann eine Beschädigung der Oberfläche des Halbleiters erfolgen. Zusätzlich weist das Mehrschichtresistverfahren einen derartigen Nachteil auf, daß seine Verfahren vielzählig und kompliziert sind, was somit nicht nur eine schlechte Steuerbarkeit und Reproduzierbarkeit sondern auch eine niedrige Ausbeute und Produktivität zur Folge hat. Unterdessen bezeichnen in Fig. 4 die Bezugsziffern 21 und 23 Photoresists, die Bezugsziffer 22 bezeichnet eine Zwischenschicht, und die Bezugsziffer 2 bezeichnet die Gate-Elektrode.
  • Um die oben beschriebenen Probleme zu lösen, gibt es zum Beispiel ein Isolierfilm(Abstandshalter)-Abhebeverfahren, das in den Fig. 5(A) bis 5(D) dargestellt ist, welche die Herstellungsverfahren schematisch veranschaulichen. Bei dem Abstandshalter-Abhebeverfahren wird die untere Resistschicht des Mehrschichtresistverfahrens durch einen Isolierfilm 11 ersetzt, und es kann ein solcher Vorteil erzielt werden, daß die integrierte Schaltung nach dem Abheben in eine flache Gestalt geformt wird. Da jedoch zum Bearbeiten des Isolierfilms ein Reaktivionenätzen durchgeführt wird, tritt noch immer ein derartiges Problem auf, wie eine Beschädigung der Oberfläche des Halbleitersubstrats. Wenn ein Feldeffekttransistor (FET) auf einem GaAs-Substrat im Abstandshalter-Abhebeverfahren unter Verwendung eines Siliziumnitridfilms als Isolierfilm erzeugt wird, hat man zum Beispiel herausgefunden, daß eine Schwellenspannung (Vth) des FET breit streut.
  • Die US-A-4 523 372 offenbart eine Vorrichtung, in welcher eine Elektrode auf einem Substrat ausgebildet ist, gefolgt von einem Zweischichtisolierfilm. Wenn die untere Schicht geätzt wird, um eine Öffnung zur Elektrode herzustellen, dient die Elektrode dazu, das Substrat zu schützen. Jedoch überlappt die untere Schicht unvermeidlich die Ränder der Elektrode.
  • Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauteils bereitzustellen, das die oben beschriebenen Nachteile mindestens teilweise beseitigt.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauteils bereitgestellt, umfassend die Schritte:
  • Ausbilden eines Zweischichtisolierfilms auf einer Oberfläche eines aus Verbindungshalbleiter hergestellten Substrats;
  • wobei der Zweischichtfilm durch einen ersten oder unteren Isolierfilm und einen zweiten oder oberen Isolierfilm gebildet wird;
  • wobei jeweils der untere und der obere Isolierfilm aus zwei Arten von Isoliermaterialien hergestellt sind;
  • Ausbilden eines vorbestimmten Photoresistmusters auf dem oberen Isolierfilm;
  • Durchführen von Reaktivionenätzen des oberen Isolierfilms unter Verwendung des Photoresistmusters als Maske, und anschließendes Durchführen von Naßätzen des unteren Isolierfilms unter Verwendung des Photoresistmusters und des zweiten Isolierfilms als Maske, um auf dem vom unteren und oberen Isolierfilm gebildeten Zweischichtfilm eine Öffnung auszubilden, die dem Photoresistmuster gleich ist;
  • anschließend Abscheiden eines Metalls zum Ausbilden sowohl einer Elektrode als auch einer Erstlagenverdrahtung; und
  • Durchführen eines Abhebevorgangs unter Verwendung des Photoresistmusters.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine Schnittansicht, die eine Struktur der vorliegenden Erfindung erläutert;
  • Fig. 2(A) bis 2(G) sind Ansichten, die ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß einer Ausführungsform der vorliegenden Erfindung anzeigen;
  • Fig. 3(A) und 3(B) sind Ansichten, welche die Bildung einer Elektrode unter Verwendung eines Abhebeverfahrens des Standes der Technik erläutern;
  • Fig. 4(A) bis 4(D) sind Ansichten, die ein Mehrschichtresistverfahren des Standes der Technik erläutern;
  • Fig. 5(A) bis 5(D) sind Ansichten, die ein Isolierfilm (Abstandshalter) -Abhebeverfahren des Standes der Technik erläutern;
  • Fig. 6 ist eine Kurve, die eine Verteilung der Schwellenspannung anzeigt, welche für einen Feldeffekttransistor (FET) kennzeichnend ist, der durch die Ausführungsform der vorliegenden Erfindung auf einem Wafer mit einem Zweischichtisolierfilm erzeugt wurde; und
  • Fig. 7 ist eine Kurve, welche die Schwellenspannungs- Verteilungseigenschaften eines Feldeffekttransistors (FET) zeigt, der durch das Isolierfilm(Abstandshalter)- Abhebeverfahren des Standes der Technik erzeugt wurde.
    • BESTE METHODE ZUR DURCHFÜHRUNG DER ERFINDUNG
  • Nachfolgend wird eine Ausführungsform gemäß der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen ausführlich erläutert.
  • Fig. 1 ist eine Schnittansicht, die eine Struktur der vorliegenden Erfindung erläutert.
  • Die vorliegende Erfindung weist ein derartiges wesentliches Merkmal auf, daß zwei Arten von Isolierfilmen 11 und 12, die in ihren chemischen Eigenschaften voneinander verschieden sind, auf einer Oberfläche eines Halbleitersubstrats 1 übereinandergeschichtet werden, und eine Gate-Elektrode 2, eine ohmsche Elektrode 3 und eine Erstlagenverdrahtung 4 in einer auf den beiden Isolierfilmen 11 und 12 ausgebildeten Öffnung eingebettet werden.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils gemäß einer Ausführungsform der vorliegenden Erfindung ist in den Fig. 2(A) bis 2(G) dargestellt.
  • Bei dieser Ausführungsform wird auf dem Halbleitersubstrat, z. B. einem GaAs-Substrat 1 anhand eines Beispiels ein Feldeffekttransistor (FET) erzeugt.
  • Am Anfang wird der untere oder erste Isolierfilm 12, z. B. ein Siliziumdioxid(SiO&sub2;)-Film 12 mit einer Dicke von 100 nm (1000 Å) unter Verwendung eines üblichen chemischen Dampfabscheidungs(CVD)-Verfahrens auf einer Oberfläche des mit einer elektrisch leitenden Schicht 5 versehenen GaAs-Substrats 1 gebildet. Dann wird der obere oder zweite Isolierfilm 11, der aus einem Isoliermaterial hergestellt ist, das von demjenigen des SiO&sub2;-Films 12 verschieden ist, z. B. ein Siliziumnitrid(Si-N)-Film 11 mit einer Dicke von 350 nm (3500 Å) unter Verwendung eines Plasma-CVD-Verfahrens auf dem SiO&sub2;- Film 12 gebildet (Fig. 2(A)).
  • Ein vorbestimmtes Photoresistmuster 21 wird auf den beiden Isolierfilmen 11 und 12 gebildet (Fig. 2(B)).
  • Der obere Si-N-Film 11 wird 2 min lang unter Verwendung des Photoresistmusters 21 als Maske einem Reaktivionenätzen unterzogen, das zum Beispiel ein Plasma aus Kohlenstofftetrafluorid(CF&sub4;)-Gas bei einem Gasdruck von 5·10&supmin;² Torr (ungefähr 6,6 Pa) und bei einer elektrischen Leistung von 100 W verwendet, so daß eine Öffnung 31 gebildet wird, die dem Photoresistmuster 21 gleich ist. Da eine Ätzgeschwindigkeit des unteren SiO&sub2;-Films 12 ein fünftel derjenigen des oberen Si- N-Films 11 beträgt, wird dann das Reaktivionenätzen durch den unteren SiO&sub2;-Film 12 wesentlich blockiert (Fig. 2(C)).
  • Danach wird der untere SiO&sub2;-Film 12 zum Beispiel einem Naßätzen unterzogen, z. B. einem 30 s langen Ätzen unter Verwendung einer Pufferlösung aus Flußsäure unter Einsatz des Photoresistmusters 21 und des oberen Si-N-Films 11 als Maske für das Naßätzen, so daß eine Öffnung 32 gebildet wird (Fig. 2(D)).
  • Unmittelbar nach dem obigen Schritt wird eine Au-Ge/Ni/Au- Legierung in der Öffnung 32 bis zu einer Filmdicke von 400 nm (4000 Å) abgeschieden, und dann wird ein Abhebevorgang durchgeführt, so daß eine ohmsche Elektrode 3 gebildet wird (Fig. 2(E)).
  • Nach einer Wärmebehandlung bei 450ºC wird anschließend ein Isolierfilm, der aus einem Material hergestellt ist, das demjenigen des oberen Si-N-Films 11 gleich ist, d. h. ein Si-N- Film 13 mit einer Dicke von 300 nm (3000 Å) unter Verwendung des Plasma-CVD-Verfahrens gebildet (Fig. 2(F)).
  • Zuletzt werden auf den beiden Isolierfilmen, z. B. dem unteren SiO&sub2;-Film 12 und den oberen Si-N-Filmen 11, 13 unter Verwendung derselben Schritte wie oben beschrieben Öffnungen gebildet, und dann wird zum Beispiel eine Ti/Au-Legierung bis zu einer Filmdicke von 700 nm (7000 Å) in den Öffnungen abgeschieden. Anschließend wird ein Abhebevorgang durchgeführt, derart daß eine Gate-Elektrode 2 und eine Erstlagenverdrahtung 4 in den Öffnungen gebildet werden (Fig. 2(G)).
  • Fig. 6 zeigt eine Verteilung der Schwellenspannung des Feldeffekttransistors (FET), der unter Verwendung des Verfahrens gemäß der vorliegenden Ausführungsform auf dem Wafer mit dem Zweischichtisolierfilm erzeugt wurde. Zum Vergleich zeigt Fig. 7 ein typisches Beispiel einer Verteilung der Schwellenspannung des FET, der mit dem herkömmlichen Isolierfilm(Abstandshalter)-Abhebeverfahren (Fig. 5(A) bis 5(D)) erzeugt wurde, bei welchem der untere Isolierfilm nicht vorgesehen ist. In den Fig. 6 und 7 bezeichnet die Abszissenachse die Schwellenspannung Vth (Volt) des FET, während die Ordinatenachse einen Leistungsindex-K-Faktor (mA/V²) bezeichnet, der die Stromsteuerfähigkeit des FET anzeigt. Aus einem Vergleich zwischen den Fig. 6 und 7 ist ersichtlich, daß die Oberfläche des Halbleitersubstrats durch Reaktivionenätzen beschädigt wird, was eine Verschlechterung der Eigenschaften des FET zur Folge hat. Somit wird die Wirksamkeit der vorliegenden Erfindung verständlich.
  • Die vorliegende Erfindung weist ein solches wesentliches Merkmal auf, daß wenn man den oberen und unteren Isolierfilm einem Reaktivionenätzen bzw. einem Naßätzen unterwirft, der obere und untere Isolierfilm eine Selektivität für Reaktivionenätzen bzw. Naßätzen aufweisen. Da die Aufgabe der vorliegenden Erfindung gelöst werden kann, falls das Halbleitersubstrat durch Ätzen des unteren Isolierfilms nicht beschädigt wird, ist ein Ätzen des unteren Isolierfilms nicht auf das Naßätzen der vorliegenden Ausführungsform beschränkt. Es ist somit selbstverständlich, daß zum Ätzen des unteren Isolierfilms auch Plasmaätzen usw. eingesetzt werden kann. In diesem Zusammenhang ist eine Kombination von Materialien des Zweischichtisolierfilms nicht auf diejenige der Ausführungsform beschränkt. Das heißt, es können willkürliche Kombinationen von Si-N/PIQ oder von PIQ/SiO&sub2; hergestellt werden.
  • Wenn der untere Isolierfilm, d. h. der SiO&sub2;-Film einem Naßätzen unterzogen wird, wird außerdem bei der vorliegenden Ausführungsform ein seitliches Ätzen durch Ausbilden des SiO&sub2;- Films in eine geringe Dicke von 100 nm (1000 Å) minimiert, so daß eine Genauigkeit einer Mikrobearbeitung verbessert wird. Jedoch kann der untere Isolierfilm selbstverständlich in Übereinstimmung mit der geforderten Genauigkeit auf eine willkürliche Dicke festgesetzt werden.
    • WIRKUNG DER ERFINDUNG
  • Wie aus der vorangehenden Beschreibung hervorgeht, werden die Elektroden und die Erstlagenverdrahtung in Übereinstimmung mit der vorliegenden Erfindung so ausgebildet, daß sie in dem Zweischichtisolierfilm eingebettet sind, so daß das Halbleiterbauteil in eine flache Gestalt geformt wird. Da der obere Isolierfilm mit einer großen Dicke durch Reaktivionenätzen mit einer hohen Anisotropie bearbeitet wird, wird es außerdem möglich, eine hochgenaue Mikrobearbeitung des oberen Isolierfilms durchzuführen. Da das Reaktivionenätzen durch den unteren Isolierfilm blockiert wird, wird zusätzlich die Oberfläche des aus Verbindungshalbleiter hergestellten Substrats vor Schäden infolge von Ionenbeschuß geschützt. Da der untere Isolierfilm einem Naßätzen unterzogen wird, wird außerdem eine solche Wirkung erzielt, daß metallische Materialien der Elektroden und der Erstlagenverdrahtung auf der geätzten sauberen Oberfläche abgeschieden werden.

Claims (4)

1. Verfahren zur Herstellung eines Halbleiterbauteils, umfassend die Schritte:
Ausbilden eines Zweischichtisolierfilms (11,12) auf einer Oberfläche eines aus Verbindungshalbleiter hergestellten Substrats (1);
wobei der Zweischichtfilm durch einen ersten oder unteren Isolierfilm (12) und einen zweiten oder oberen Isolierfilm (11) gebildet wird;
wobei der untere und der obere Isolierfilm jeweils aus zwei Arten von Isoliermaterialien hergestellt sind;
Ausbilden eines vorbestimmten Photoresistmusters (21) auf dem oberen Isolierfilm;
Durchführen von Reaktivionenätzen des oberen Isolierfilms (11) unter Verwendung des Photoresistmusters als Maske, und anschließend Durchführen von Naßätzen des unteren Isolierfilms unter Verwendung des Photoresistmusters und des oberen Isolierfilms (11) als Maske, um auf dem durch den unteren und oberen Isolierfilm (11,12) gebildeten Zweischichtfilm eine Öffnung zu bilden, die dem Photoresistmuster gleich ist;
anschließend Abscheiden eines Metalls, das sowohl eine Elektrode als auch eine Erstlagenverdrahtung bildet; und
Durchführen eines Abhebevorgangs unter Verwendung des Photoresistmusters (21).
2. Verfahren zur Herstellung eines Halbleiterbauteils nach Anspruch 1, dadurch gekennzeichnet, daß der den Zweischichtisolierfilm bildende untere und obere Isolierfilm aus Siliziumoxid bzw. Siliziumnitrid hergestellt sind.
3. Verfahren zur Herstellung eines Halbleiterbauteils nach Anspruch 1, dadurch gekennzeichnet, daß der den Zweischichtisolierfilm bildende untere und obere Isolierfilm aus Siliziumoxid bzw. Polyimidharz hergestellt sind.
4. Verfahren zur Herstellung eines Halbleiterbauteils nach Anspruch 2 oder Anspruch 3, dadurch gekennzeichnet, daß das Siliziumoxid des unteren Isolierfilms des Zweischichtisolierfilms eine Dicke von nicht mehr als 200 nm (2000 Å) aufweist.
DE3689971T 1986-03-05 1986-03-05 Herstellung einer halbleiteranordnung. Expired - Fee Related DE3689971T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1986/000113 WO1987005441A1 (en) 1986-03-05 1986-03-05 Semiconductor device and a method of producing the same

Publications (2)

Publication Number Publication Date
DE3689971D1 DE3689971D1 (de) 1994-08-18
DE3689971T2 true DE3689971T2 (de) 1994-12-08

Family

ID=13874399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3689971T Expired - Fee Related DE3689971T2 (de) 1986-03-05 1986-03-05 Herstellung einer halbleiteranordnung.

Country Status (5)

Country Link
US (1) US4757033A (de)
EP (1) EP0259490B1 (de)
KR (1) KR940000750B1 (de)
DE (1) DE3689971T2 (de)
WO (1) WO1987005441A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161773A (ja) * 1987-12-18 1989-06-26 Agency Of Ind Science & Technol 化合物半導体装置の製造方法
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
US5049972A (en) * 1988-01-29 1991-09-17 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
JPH0682926B2 (ja) * 1988-04-22 1994-10-19 日本電気株式会社 多層配線基板の製造方法
US5252843A (en) * 1989-09-01 1993-10-12 Fujitsu Limited Semiconductor device having overlapping conductor layers
JP2852679B2 (ja) * 1989-09-01 1999-02-03 富士通株式会社 半導体装置及びその製造方法
GB2244373B (en) * 1990-05-19 1994-07-20 Stc Plc Semiconductor device manufacture
US5328868A (en) * 1992-01-14 1994-07-12 International Business Machines Corporation Method of forming metal connections
US5484740A (en) * 1994-06-06 1996-01-16 Motorola, Inc. Method of manufacturing a III-V semiconductor gate structure
US6388322B1 (en) * 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
DE102007006640A1 (de) * 2007-02-06 2008-08-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen einer Struktur auf ein Halbleiterbauelement

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS501514B1 (de) * 1969-04-01 1975-01-18
JPS5728950B2 (de) * 1973-04-25 1982-06-19
JPS501514A (de) * 1973-05-12 1975-01-09
JPS5056885A (de) * 1973-09-14 1975-05-17
JPS5056886A (de) * 1973-09-14 1975-05-17
JPS5841775B2 (ja) * 1975-09-25 1983-09-14 日本電気株式会社 ハンドウタイソウチノセイゾウホウホウ
JPS52154351A (en) * 1976-06-18 1977-12-22 Hitachi Ltd Formation of electrode contact holes in semiconductor devices
US4564997A (en) * 1981-04-21 1986-01-21 Nippon-Telegraph And Telephone Public Corporation Semiconductor device and manufacturing process thereof
JPS5841775A (ja) * 1981-09-07 1983-03-11 大同特殊鋼株式会社 セラミツクス−金属複合体の製造方法
JPS58130575A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 電界効果トランジスタの製造方法
US4440804A (en) * 1982-08-02 1984-04-03 Fairchild Camera & Instrument Corporation Lift-off process for fabricating self-aligned contacts
US4451971A (en) * 1982-08-02 1984-06-05 Fairchild Camera And Instrument Corporation Lift-off wafer processing
FR2539556B1 (fr) * 1983-01-13 1986-03-28 Commissariat Energie Atomique Procede de fabrication de conducteurs pour circuits integres, en technologie planar
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
US4484978A (en) * 1983-09-23 1984-11-27 Fairchild Camera & Instrument Corp. Etching method
US4539222A (en) * 1983-11-30 1985-09-03 International Business Machines Corporation Process for forming metal patterns wherein metal is deposited on a thermally depolymerizable polymer and selectively removed
US4532002A (en) * 1984-04-10 1985-07-30 Rca Corporation Multilayer planarizing structure for lift-off technique
US4523372A (en) * 1984-05-07 1985-06-18 Motorola, Inc. Process for fabricating semiconductor device
US4519872A (en) * 1984-06-11 1985-05-28 International Business Machines Corporation Use of depolymerizable polymers in the fabrication of lift-off structure for multilevel metal processes
US4575402A (en) * 1985-02-13 1986-03-11 Hewlett-Packard Company Method for fabricating conductors in integrated circuits

Also Published As

Publication number Publication date
EP0259490A4 (en) 1990-09-19
DE3689971D1 (de) 1994-08-18
EP0259490A1 (de) 1988-03-16
US4757033A (en) 1988-07-12
EP0259490B1 (de) 1994-07-13
WO1987005441A1 (en) 1987-09-11
KR880701968A (ko) 1988-11-07
KR940000750B1 (ko) 1994-01-28

Similar Documents

Publication Publication Date Title
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE69505048T2 (de) Herstellungsmethode für Halbleiterelemente in einer aktiven Schicht auf einem Trägersubstrat
DE3784758T2 (de) Herstellungsverfahren für EPROM-Zellen mit Oxid-Nitrid-oxid-Dielektrikum.
DE69317696T2 (de) Polyimid-Verfahren zum Schutz integrierter Schaltungen
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE3856439T2 (de) Halbleiteranordnung mit einer zusammengesetzten isolierenden Zwischenschicht
EP1099251A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE10235793A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE69018884T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
EP1869711A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE69219280T2 (de) Verfahren zur Ätzung eines tiefen Grabens

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee