DE69018884T2 - Verfahren zum Herstellen einer Halbleitervorrichtung. - Google Patents

Verfahren zum Herstellen einer Halbleitervorrichtung.

Info

Publication number
DE69018884T2
DE69018884T2 DE69018884T DE69018884T DE69018884T2 DE 69018884 T2 DE69018884 T2 DE 69018884T2 DE 69018884 T DE69018884 T DE 69018884T DE 69018884 T DE69018884 T DE 69018884T DE 69018884 T2 DE69018884 T2 DE 69018884T2
Authority
DE
Germany
Prior art keywords
layer
insulating layer
contact
organic
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69018884T
Other languages
English (en)
Other versions
DE69018884D1 (de
Inventor
Bruin Leendert De
Robertus Dominicus Jos Verhaar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Application granted granted Critical
Publication of DE69018884D1 publication Critical patent/DE69018884D1/de
Publication of DE69018884T2 publication Critical patent/DE69018884T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01072Hafnium [Hf]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung, welches einen Halbleiterkörper vorsieht, der neben einer Hauptoberfläche eine durch eine Isolierzone abgegrenzte Device-Zone aufweist, welches eine elektrische Verbindung mit der Device-Zone durch Aufbringen eines organischen, fließfähigen Materials zwecks Herstellung einer organischen Schicht auf einer Hauptoberfläche vorsieht, bei welchem über der organischen Schicht eine Maskierungsschicht ausgebildet wird, die organische Schicht gegenüber der darunterliegenden Vorrichtung und den Isolierzonen durch ein Fenster in der Maskierungsschicht selektiv weggeätzt wird, um eine die Kontaktfläche der Device-Zone freilegende Öffnung zu bilden und elektrisch leitendes Material abgeschieden wird, um in der Öffnung einen, die Kontaktfläche kontaktierenden, leitenden Kontakthöcker herzustellen.
  • Ein solches Verfahren wird in EP-A-0195977 beschrieben. Wie in EP-A- 0195977 beschrieben, weist das fließfähige Material zur Herstellung der organischen Schicht eine Polyimidschicht auf, welche durch Aufschleudern auf eine Hauptoberfläche aufgebracht wird, um eine relativ flache Oberfläche vorzusehen. Auf der Polyimidschicht wird eine Oxidschicht vorgesehen, welcher ein Fotolack folgt, der zwecks Ausbildung einer Maskierungsschicht, durch welche die organische Schicht unter Verwendung eines feuchten oder trockenen Ätzmittels weggeätzt wird, entwickelt wird. Sodann wird Wolfram selektiv abgeschieden, um den leitenden Kontakthöcker in der in das Dielektrikum durch Schichtabscheidung unter Verwendung von WF&sub6; und H&sub2; eingeätzten Öffnung herzustellen. Es kann in der Öffnung, zum Beispiel durch Anwendung einer Abhebetechnik, eine Kernbildungsschicht vorgesehen werden, um die Wolframabscheidung zu vereinfachen. Nach Ausbildung des leitenden Kontakthöckers wird eine weitere Polyimidschicht auf die Oberfläche aufgeschleudert, und die obenerwähnten Schritte werden wiederholt. Sollte es wünschenswert sein, wie in Figur 8 der EP-A- 0195977 dargestellt, zwei oder mehr Kontakthöcker durch eine zweite Metallisierungsfläche miteinander zu verbinden, ist gewöhnlich eine Kernbildungsschicht erforderlich, um eine selektive Wolframabscheidung über der ersten Polyimidschicht zu ermöglichen. Dieser Vorgang kann, je nach gewünschter Anzahl der Metallisierungsflächen, ein oder mehrere Male wiederholt werden. Dieses Verfahren stützt sich auf das Aufschleudern von Polyimidschichten, um Isolier- oder dielektrisches Material, welches leitende Kontakthöcker voneinander isoliert, vorzusehen, so daß lediglich die gewünschten elektrischen Verbindungen hergestellt werden.
  • EP-A-182 998 beschreibt ein Verfahren zur Herstellung von Metall- Kontaktstücken zwischen der Metallisierung der ersten Fläche und Zonen einer Halbleitervorrichtung mit Hilfe eines Abhebeverfahrens. Bei dem in EP-A-182 998 beschriebenen Verfahren ist es wichtig, daß das zur Herstellung der Abhebemaske verwendete Material das organische Material, bei dem es sich um Polyimid handeln kann, welches die die Isolierung für die Halbleitervorrichtung bildenden, tiefen Gräben füllt, nicht angreift. Folglich wird in EP-A-182 998 die Verwendung eines Fotolackes, wie zum Beispiel eines Diazo-Fotolackes, zur Herstellung der Abhebemaske beschrieben, mit welchem die Möglichkeit gegeben ist, die Abhebemaskenvorlage so auszubilden, daß sie das die tiefen Gräben füllende, organische Material, selbst dort, wo die in der Fotolack-Abhebeschicht geöffneten Fenster überlappen und so das die Isolationsgräben füllende Material freilegen, nicht angreift. Nach Abscheidung des leitenden Materials wird der Fotolack entfernt, um die unerwünschten Teile des leitenden Materials abzuheben. Sodann wird zwecks Ausbildung der Isolierung zwischen den Metall-Kontaktstücken eine Schicht aus Siliziumoxid abgeschieden.
  • EP-A-224 699 befaßt sich mit einem Verfahren zur Herstellung leitfähiger Zuleitungen, Leiterbilder und Anschlußteile, welches die Nachteile der Abhebeverfahren eliminieren soll. Somit wird bei den in EP-A-224 699 beschriebenen Verfahren leitendes Material auf ein, auf ein Substrat aufgetragenes, strukturiertes, polymeres Material aufgebracht und leitendes Überschußmaterial unter Anwendung eines chemisch-mechanischen Verfahrens, bei welchem die Notwendigkeit eines Abhebeverfahrens nicht besteht, entfernt. Das polymere Material kann sodann als Isolator an seinem Platz verbleiben oder durch ein geeigneteres Material ersetzt werden.
  • Wie in EP-A-224 699 beschrieben, ist es möglich, mehr als eine Schicht polymeres Material zu verwenden, wenn es sich bei der darunterliegenden Schicht um einen Isolator und bei der oberen Schicht um einen Fotolack handelt. Bei dem beschriebenen Beispiel weist das erste oder darunterliegende, polymere Isoliermaterial Polyimid auf, während der Fotolack aus einem Novolak-Fotolack besteht, welcher einem "Silylating"-Verfahren unterworfen wird. Da der "silylated" Fotolack ein guter Isolator ist und eine Dielektrizitätskonstante aufweist, welche nahezu ebenso hoch wie diese des Polyimids ist, kann der "silylated" Fotolack entweder an seiner Stelle belassen oder alternativ entfernt werden, so daß sich das Metall über der verbleibenden polymeren Isolierschicht erstreckt.
  • Polyimid ist jedoch riß- und schmutzempfindlich und kann aus diesem Grunde keine ausreichend gute Isolierung herstellen, wodurch zum Beispiel Kurzschlüsse erfolgen können.
  • Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung einer Halbleitervorrichtung vorzusehen, welches eine gute elektrische Verbindung mit einer Device-Zone ermöglicht, während die obenerwähnten Probleme eliminiert oder zumindest reduziert werden.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgesehen, welches einen Halbleiterköper vorsieht, der neben einer Hauptoberfläche eine durch eine Isolierzone abgegrenzte Device-Zone aufweist, welches eine elektrische Verbindung mit der Device-Zone durch Aufbringen eines organischen, fließfähigen Materials zur Herstellung einer organischen Isolierschicht auf einer Hauptoberfläche vorsieht, bei welchem über der organischen Isolierschicht eine Maskierungsschicht ausgebildet ist, die organische Isolierschicht gegenüber der darunterliegenden Vorrichtung und den Isolierzonen durch ein Fenster in der Maskierungsschicht selektiv weggeätzt wird, um eine Öffnung durch die organische Isolierschicht herzustellen, welche eine Kontaktfläche der Device-Zone freilegt, elektrisch leitendes Material in der Öffnung selektiv abgeschieden wird, um in der Öffnung einen, die Kontaktfläche kontaktierenden, leitenden Kontakthöcker herzustellen, die Maskierungsschicht und die organische Isolierschicht abgetragen und dadurch die Seitenflächen des leitenden Kontakthöckers freigelegt werden, der Kontakthöcker mit einer Schicht aus Isoliermaterial versehen wird, eine Rückätzung der Isolierschicht zwecks Freilegung einer Oberseite des Kontakthöckers erfolgt und elektrisch leitendes Material abgeschieden wird, um einen Kontakt mit dem Kontakthöcker herzustellen.
  • Es ist zu bemerken, daß unter dem hier verwendeten Begriff 'fließfähiges, organisches Isoliermaterial' ein geeignetes, kohlenstoffhaltiges, isolierendes Polymerisat verstanden wird, welches auf einfache Weise, zum Beispiel in einem sauerstoffhaltigen Plasma, geätzt werden kann.
  • Bei Anwendung eines die Erfindung verkörpernden Verfahrens ergibt sich der Vorteil der Verwendung eines fließfähigen, organischen Isoliermaterials, wie zum Beispiel Polyimid, d.h. durch die Verwendung eines fließfähigen, organischen Isoliermaterials wird eine Ätzung des Kontaktfensters oder der Öffnung gegenüber der darunterliegenden Vorrichtung und Isolierzonen mit hoher Selektivität ermöglicht, so daß, wenn überhaupt, sehr wenig des darunterliegenden Materials durch die Ätzung der Öffnung oder des Kontaktfensters entfernt wird, wodurch das Kontactfenster oder die Öffnung auf der Gate-Isolierung oder dem Feldoxid ohne Gefahr eines unerwünschten Kurzschlusses zwischen z.B. einem isolierten Gate und einer, seitens des Kontakthökkers kontaktierten Device-Zone überlappt, was in einer Eliminierung oder zumindest Reduzierung der Probleme des Reißens und/oder der Verunreinigung, welche dann auftreten können, wenn ein fließfähiges Materials, wie zum Beispiel Polyimid, als Isolierschicht verwendet wird, resultiert.
  • Ferner soll die Verwendung eines die Erfindung verkörpernden Verfahrens mögliche Abgleichprobleme reduzieren, da das elektrisch leitende Material zur Kontaktierung des leitenden Kontakthöckers direkt auf dem Kontakthöcker abgeschieden wird und dann wie gewünscht strukturiert werden kann, wodurch ein guter elektrischer Kontakt mit dem Kontakthöcker hergestellt wird.
  • Es kann, wenn es sich bei der Halbleitervorrichtung um eine Siliziumvorrichtung und bei dem selektiv abgeschiedenen, leitenden Material um Wolfram handelt, eine Kernbildungsschicht, wie zum Beispiel eine Schicht aus amorphem Silizium oder eine Titan-Wolfram-Legierung, vor Auftragen des fließfähigen, organischen Isoliermaterials auf der Hauptoberfläche aufgebracht werden, um, ungeachtet des ursprünglich auf der Kontaktfläche vorgesehenen Materials und ohne ein erhöhtes Risiko unerwünschter elektrischer Kurzschlüsse, die Ausdehnung des leitenden Kontakthöckers auf der Kontaktfläche zu erleichtern, da freigelegte Teile der Kernbildungsschicht nach Abtragen der organischen Schicht entfernt werden können.
  • Im allgemeinen wird bei einem die Erfindung verkörpernden Verfahren die Maskierungsschicht als eine aus Siliziumoxid, Siliziumnitrid und Borophosphosilikatglas und aufzuschleuderndes Glas bestehende Schicht ausgebildet, und die organische Isolierschicht wird durch die Maskierungsschicht unter Anwendung eines reaktiven Ionenätzverfahrens geätzt, wodurch die die Kontaktfläche freilegende Öffnung präzise und mit geraden Seitenwänden ausgebildet werden kann, was besonders bei Großintegration, wo die Öffnung oder das Kontaktfenster eine geringere Breite oder Durchmesser als einen Mikrometer aufweisen kann, von Bedeutung ist.
  • Die Isolierschicht kann durch Abscheidung einer Schicht aus Siliziumoxid, Aufbringen einer Fotolackschicht auf der Siliziumoxidschicht zwecks Herstellung einer ebeneren Oberfläche und anschließender Ätzung der Isolierschicht, so daß Siliziumoxid und Fotolack mit gleicher Geschwindigkeit geätzt werden und dadurch eine relativ ebene Oberfläche bei Freilegung der Oberseite des leitenden Kontakthöckers entsteht, vorgesehen werden, wodurch eine relativ ebene, aus Isoliermaterial mit guten Isoliereigenschaften gebildete Isolierschicht, welche weniger schmutz- und rißempfindlich als ein fließfähiges, organisches Material, wie zum Beispiel Polyimid, ist, vorgesehen werden kann.
  • Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung beschrieben. Es zeigen:
  • Figur 1 bis 5 Querrisse eines Teiles einer Halbleitervorrichtung zwecks Darstellung eines ersten Ausführungsbeispieles eines erfindungsgemäßen Verfahrens; und
  • Figur 6 einen den Figuren 1 bis 5 gleichenden Querriß zwecks Darstellung eines zweiten Ausführungsbeispieles eines erfindungsgemäßen Verfahrens.
  • Es ist zu bemerken, daß es sich bei den Figuren lediglich um schematische und keine maßstäblichen Darstellungen handelt. Vor allem bestimmte Maße, wie zum Beispiel die Stärke von Schichten oder Zonen können übertrieben dargestellt sein, während andere Maße kleiner dargestellt sein können. Es ist auch zu bemerken, daß identische oder ähnliche Teile in sämtlichen Figuren mit den gleichen Bezugsziffern versehen sind.
  • In der Zeichnung, zum Beispiel den Figuren 1 bis 5, wird ein Verfahren zur Herstellung einer Halbleitervorrichtung beschrieben, welches einen Halbleiterkörper 1 vorsieht, der neben einer Hauptoberfläche 1a eine, durch eine Isolierzone 9, 12a, 12b abgegrenzte Device-Zone 3, 4 aufweist, welches eine elektrische Verbindung mit der Device-Zone durch Aufbringen eines fließfähigen, organischen Isoliermaterials zur Herstellung einer organischen Isolierschicht 20 auf einer Hauptoberfläche vorsieht, bei welchem über der organischen Isolierschicht 20 eine Maskierungsschicht 30 ausgebildet ist, die organische Schicht 20 gegenüber der darunterliegenden Vorrichtung und Isolierzonen durch ein Fenster 31 in der Maskierungsschicht 30 selektiv weggeätzt wird, um eine, eine Kontaktfläche 11 der Device-Zone 3, 4 freilegende Öffnung 21 zu bilden, elektrisch leitendes Material, zum Beispiel Wolfram, abgeschieden wird, um in der Öffnung einen, die Kontaktfläche 11 kontaktierenden, leitenden Kontakthöcker 40 (Figur 2) herzustellen und die Maskierungsschicht 30 abgetragen wird.
  • Ferner sieht das erfindungsgemäße Verfahren vor, wie in Figur 3 dargestellt, die organische Isolierschicht 20 so abzutragen, daß die Seitenflächen des leitenden Kontakthöckers freigelegt werden, eine Schicht 50 aus Isoliermaterial über dem Kontakthöcker 40 aufzubringen, die Isolierschicht abzutragen, um eine Oberseite 41 des Kontakthöckers freizulegen und elektrisch leitendes Material 60 zur Kontaktierung des Kontakthöckers 40 abzuscheiden.
  • Bei Anwendung eines die Erfindung verkörpernden Verfahrens ergibt sich der Vorteil der Verwendung eines fließfähigen, organischen Materials, wie zum Beispiel Polyimid, d.h. durch die Verwendung eines fließfähigen, organischen Materials wird eine Ätzung des Kontaktfensters oder der Öffnung 21 mit hoher Selektivität (in der Praxis nahezu unendlich hoch) ermöglicht, so daß, wenn überhaupt, sehr wenig des die darunterliegende Vorrichtung und Isolierzonen aufweisenden Materials durch die Ätzung der Öffnung oder des Kontaktfensters 21 abgetragen wird, was in einer Eliminierung oder zumindest Reduzierung der Probleme des Reißens und/oder der Verunreinigung, welche dann auftreten können, wenn ein fließfähiges Material, wie zum Beispiel Polyimid, als Isolierschicht verwendet wird, resultiert.
  • Es wird nun speziell auf Figur 1 Bezug genommen, wonach die Halbleitervorrichtung einen monokristallinen Siliziumkörper 1 vorsieht, welcher neben einer Hauptoberfläche 1a des Halbleiterkörpers 1 eine relativ schwach dotierte Zone 2 eines Leitfähigkeitstyps, in diesem Beispiel eines P-Leitfähigkeitstyps,innerhalb welcher mehr stark dotierte Device-Zonen 3, 4 des anderen Leitfähigkeitstyps, in diesem Beispiel eines N-Leitfähigkeitstyps, neben einer Oberfläche 1a vorgesehen sind, aufweist. Zwar sind lediglich zwei Device-Zonen 3, 4 in Figur 1 dargestellt, jedoch sind in dem Halbleiterkörper 1 viele derartige Device-Zonen vorgesehen. Bei diesem Ausführungsbeispiel sind die Device-Zonen 3, 4 isolierten Gate-Strukturen 5, welche auf einer Oberfläche 1a zur Herstellung von Isolierschicht-Feldeffekttransistoren (IGFETs) vorgesehen sind, zugeordnet. Die obenerwähnten Device-Zonen 3, 4 des N-Leitfähigkeitstyps bilden N-Kanal IGFETs. Fachkundigen wird es verständlich vorkommen, daß Halbleiterkörper ebenfalls P-Kanal IGFETs zwecks Herstellung einer integrierten CMOS Schaltung enthalten können, wobei die P-Kanal IGFETs aus Device-Zonen des P-Leitfähigkeitstyps, welche in einer N-leitenden Wanne und selbstverständlich zugeordneten isolierten Gates vorgesehen sind, gebildet werden.
  • Die obenbeschriebenen Bauelemente werden in dem Halbleiterkörper 1 nach Ausbildung einer Feldoxidstruktur (deren Isolierzone 9 teilweise in Figur 1 dargestellt ist) durch konventionelle, lokale Oxidation von Silizium (LOCOS- Technik), wobei die isolierten Gates 5 auf konventionelle Weise durch Aufbringen einer Gateoxidschicht auf die Oberfläche 1a und anschließendem Auftragen einer dotierten, polykristallinen Siliziumschicht auf der Gateoxidschicht hergestellt werden, gebildet. Die dotierte, polykristalline Siliziumschicht ist lokal mit einer Isolierzone 12a, zum Beispiel aus Siliziumoxid und/oder Siliziumnitrid, versehen. Nach Strukturieren mittels konventioneller fotolithografischer und Ätztechniken zwecks Ausbildung der isolierten Gates 5 werden schwach dotierte Erweiterungszonen 3a, 4a der Device-Zonen 3, 4 unter Verwendung der isolierten Gates 5 und der Feldoxidstruktur als Maske 9 mit Hilfe von Selbstjustierung hergestellt.
  • Sodann wird eine Siliziumoxid- oder Siliziumnitridschicht 12 durch konventionelle Schichtabscheidung aufgetragen und unter Anwendung eines geeigneten anisotropen Ätzverfahrens geätzt, um, wie in Figur 1 dargestellt, Isolierzwischenzonen 12b auf den Seitenwänden der isolierten Gates 5 vorzusehen, welche, zusammen mit den Isolierabdeckzonen 12a die isolierten Gates 5 umschließen, um unerwünschtes Kurzschließen zwischen den isolierten Gates 5 und den Device-Zonen 3, 4 durch anschließende Metallisierung zu vermeiden und die Kontaktflächen 11 der Device-Zonen 3, 4 freizulegen. Die in Figur 1 dargestellten, isolierten Gates 5 sind beide von lokalen Isolierabdeckzonen 12a und Isolierzwischenzonen 12b umschlossen. Andere isolierte Gates (nicht dargestellt) der Vorrichtung können jedoch nicht mit einer Isolierabdeckzone 12a versehen werden.
  • Nach Herstellung der Isolierzwischenzonen 12b werden mehr stark dotierte Zonen 3b, 4b der Device-Zonen 3,4 unter Verwendung der isolierten Gates 5, Zwischenzonen 12b und Feldoxidisolierzone 9 als Maske auf konventionelle Weise mit Hilfe von Selbstjustierung gebildet.
  • Zur Verbesserung des ohmschen Kontaktes mit den Device-Zonen 3, 4 können Silizidzonen 8, zum Beispiel Titan- oder Kobaltsilizid, auf den Oberflächen der Device-Zonen 3, 4 auf bekannte Weise durch Aufbringen einer Titan- oder Kobaltschicht auf den freigelegten Siliziumflächen und Erhitzung gebildet werden.
  • Der oben beschriebene, in Figur 1 gezeigte Aufbau stellt eine Basis dar, an welcher in diesem Beispiel die elektrische Verbindung vorzunehmen ist.
  • Das fließfähige Material wird in diesem Beispiel sodann auf eine Hauptoberfläche 1a als eine Schicht 20 aus Polyimid bis zu einer, durch den Oberflächenaufbau vorgegebenen Durchschnittsstärke aufgeschleudert. In diesem Beispiel, in welchem die Steigung etwa 1,2 Mikrometer, die Breite der isolierten Gates 5 etwa 0,55 Mikrometer und die Höhe der durch die isolierten Gates 5 ausgebildeten Stufe und Isolierabdeckzonen 12a etwa 0,5 Mikrometer (wobei die Stärke der Isolierabdeckzonen 12a etwa 0,2 Mikrometer beträgt) beträgt, kann das Polyimid eine Stärke von etwa 0,7 Mikrometer aufweisen. Die Polyimidschicht 20 wird zum Beispiel etwa 30 Minuten bei 400 Grad Celsius ausgehärtet.
  • Die Maskierungsschicht 30 wird bei geringer Temperatur aufgebracht. Bei der Maskierungsschicht 30 kann es sich um ein, durch ein konventionelles, bei niedrigen Temperaturen - etwa 300 bis 350 Grad Celsius - erfolgendes Abscheidungsverfahren aus einem Plasma gebildetes Tieftemperatur-Oxid, ein Tieftemperatur-Borophosphosilikatglas oder ein Siliziumoxid oder Siliziumnitrid handeln. Alternativ kann ein aufzuschleuderndes Glas zur Herstellung der Maskierungsschicht 30 verwendet werden.
  • Die Maskierungsschicht 30 wird unter Anwendung konventioneller fotolithografischer Techniken und Trockenätzverfahren auf Fluorbasis strukturiert, um über der Kontaktfläche 11 die Fenster 31 vorzusehen (von denen zwei in Figur 1 dargestellt sind).
  • Wie durch die Phantomlinien in Figur 1 dargestellt, wird die durch das Fenster 31 freigelegte, erste Polyimid-Isolierschicht 20 zur Herstellung der die Kontaktflächen 11 freilegenden Öffnungen 21 durch einen geeigneten anisotropen Ätzvorgang geätzt. In diesem Beispiel wird von einem reaktiven Ionenätzverfahren Gebrauch gemacht, bei welchem ein Sauerstoffplasma, dem eine kleine Menge Fluor zur Erhöhung der Ätzgeschwindigkeit und Vermeidung oder zumindest Reduzierung von Polymerrückständen zugegeben wurde, verwendet wird. Die verwendete Fluormenge wird so bemessen, daß eine zufriedenstellende Ätzselektivität der organischen Schicht 20 gegenüber der Maskierungsschicht 30 beibehalten wird.
  • Sodann werden leitende Kontakthöcker 40 durch Einbringen von Wolfram in die Öffnungen 21 unter Anwendung eines selektiven Verfahrens, wodurch Wolfram auf den freigelegten, eine Silizium- oder Silizidoberfläche aufweisenden Zonen, nicht jedoch auf der Maskierungsschicht 30, abgeschieden wird, gebildet. Das Wolfram kann durch ein geeignetes Schichtabscheidungs- Verfahren unter Verwendung von WF&sub6; und H&sub2;, wie zum Beispiel in der EP-A-0195977 beschrieben, oder von WF&sub6; mit Silan abgeschieden werden.
  • Zur Herstellung des Wolfram-Kontakthöckers auf der Oberfläche der Isolierzwischenzonen 12b kann eine Kernbildungsschicht 13 (in den Figuren durch Phantomlinien dargestellt), zum Beispiel eine Schicht aus amorphem Silizium oder eine Titan-Wolfram-Legierung, auf die Basis 10 vor Auftragen der fließfähigen, organischen Schicht 20 aufgebracht werden. Eine solche Kernbildungsschicht soll ebenfalls die Haftung des Wolframs an der Kontaktfläche 11 verbessern.
  • Die Verwendung eines fließfähigen, organischen Materials, wie zum Beispiel Polyimid, zur Herstellung der Schicht 20 zeigt, daß die Oberfläche der organischen Schicht relativ flach oder eben ist, und daß darüberhinaus die leitenden Kontakthöcker 40, sofern durch eine generelle Abscheidungstechnik ausgebildet, auf einer relativ flachen Oberfläche aufliegende Oberseiten 41 aufweisen. Polyimid ist jedoch riß- und ebenso schmutzempfindlich und kann deshalb keine ausreichend gute Isolierschicht bilden. Folglich werden nach selektiver Abscheidung des Wolframs zur Herstellung der leitenden Kontakthöcker 40 die organische Schicht 20 und die Maskierungsschicht 30 entfernt, wobei die Maskierungsschicht 30 zum Beispiel durch naßchemisches Ätzen mit HF-Lösungen oder durch Plasmaätzung in einer Fluorumgebung und die Polyimidschicht 20 zum Beispiel durch ein Sauerstoff-Plasma-Ätzverfahren oder durch naßchemisches Ätzen unter Verwendung von HNO&sub3; , H&sub2; N&sub2; abgetragen wird. Dieses hat den Vorteil, daß das Polyimid gegenüber den Wolfram-Kontakthöckern und dem Oxid mit hoher Selektivität entfernt werden kann.
  • Bei Vorhandensein der Kernbildungs- oder Haftungsschicht 13 werden die freigelegten Teile nach Abtragen der Polyimidschicht 20 durch konventionelle Mittel entfernt. Das Entfernen der Polyimidschicht 20 ermöglicht somit die Verwendung einer Kernbildungsschicht 13, welche sich über die gesamte Oberfläche (wie in den Figuren 1 und 2 durch die Phantomlinien dargestellt) und im besonderen auf den Isolierzwischenzonen 12a, Isolierabdeckzonen 12b und Feldoxidisolierzonen 9 erstreckt, um eine Ausdehnung des Wolframs über dem Isoliermaterial, wie zum Beispiel Siliziumoxid, zu ermöglichen, wodurch die leitenden Kontakthöcker 40 neben dem Isoliermaterial überlappen können, ohne Kurzschlüsse hervorzurufen, welche sonst entstehen können, wenn die Polyimidschicht 20 und somit notwendigerweise die Kernbildungsschicht 13 nach Herstellung der leitenden Kontakthöcker 40 vorhanden blieben. Figur 3 zeigt den Aufbau nach Entfernen der ersten Polyimidisolierschicht 20 mit den verbleibenden Teilen 13a der Kernbildungsschicht unterhalb der leitenden Kontakthöcker 40.
  • Wie in Figur 4 dargestellt, wird die weitere Isolierschicht 50 so ausgebildet, daß sie die gesamte Anordnung auf einer Hauptoberfläche 1a bedeckt. In diesem Beispiel wird die weitere Isolierschicht 50 gebildet, indem zuerst eine, den Konturen der Oberfläche folgende Schicht 51 aus Isoliermaterial, zum Beispiel durch Verwendung von Tetra-Ethyl-Ortho-Silikat (TEOS), und sodann eine Fotolackschicht 52, welche als fließfähiges Material eine relativ ebene Oberfläche 52a vorsieht, aufgebracht wird. Die weitere Isolierschicht 50 wird anschließend unter Verwendung eines Ätzmittels, wie zum Beispiel ein CF&sub4; / 0&sub2; Plasma, welches den Fotolack und die Siliziumoxidschicht in im wesentlichen dem gleichen Maße ätzt, bis die Oberseiten 41 der Kontakthöcker freigelegt sind, rückgeätzt. Die gestrichelte Linie 53 in Figur 4 stellt die Oberfläche der weiteren Isolierschicht 50 nach diesem Rückätzvorgang dar. Durch den Rückätzvorgang wird somit die Fotolackschicht 52 komplett abgetragen, und es verbleibt eine relativ ebene Oberfläche, welche eine Begrenzung der leitenden Kontakthöcker 40 durch die verbleibenden Teile 51a der Isolierschicht 51 darstellt, so daß eine relativ ebene Oberfläche vorgesehen wird, während die Probleme der Rißbildung und der Verunreinigung, welche dann auftreten können, wenn Polyimid als Isoliermaterial verwendet wird, vermieden oder zumindest vermindert werden. Sodann wir elektrisch leitendes Material so aufgetragen, daß es die leitenden Kontakthöcker 40 kontaktiert. Das elektrisch leitende Material 60 kann anschließend unter Anwendung konventioneller fotolithografischer und Ätztechniken strukturiert werden, um die gewünschten elektrischen Verbindungen zwischen den leitenden Kontakthöckern herzustellen.
  • Figur 6 zeigt eine Anordnung, in welcher das elektrisch leitende Material 60 strukturiert wurde, um separate Leiterbahnen 60a, 60b auszubilden, welche die beiden, in den Figuren dargestellten, leitenden Kontakthöcker 40 kontaktieren. Eine solche Anordnung kann zum Beispiel dann geeignet sein, wenn die in den Figuren dargestellten Device-Zonen 3 und 4 die Source- und Drainzonen des gleichen IGFET bilden.
  • Wie in Figur 6 dargestellt, kann die Metallisierungsfläche 60 mit einer anderen, durch Schichtabscheidung aufgebrachten Isolierschicht, zum Beispiel einer Siliziumoxidschicht 70, versehen werden, welche sodann strukturiert wird, um Öffnungen 71 (es ist lediglich eine dargestellt) auszubilden, durch welche eine weitere Metallisierungsfläche (nicht dargestellt) die Metallisierungsfläche 60 kontaktieren soll. Das anhand der Figuren 1 bis 5 oben beschriebene Verfahren kann sodann zur Herstellung einer elektrischen Verbindung zwischen den gewünschten Leiterbahnen der beiden Metallisierungsflächen angewendet werden, so daß, wie in Figur 6 dargestellt, eine weitere Polyimidschicht 20a und Maskierungsdeckschicht 30a auf der Oberfläche der anderen Isolierschicht 70 vorgesehen werden und ein leitender Kontakthöcker 40a in der Öffnung 71 hergestellt wird. Das Verfahren wird nun wie oben beschrieben unter Bezugnahme auf die Figuren 3 bis 5 fortgeführt, wobei jedoch die in den Figuren 1 bis 5 dargestellte Basis 10 durch die in Figur 6 gezeigte Basis 10a ersetzt wird. Das Verfahren kann zwecks Ausbildung weiterer Metallisierungsflächen wiederholt werden.
  • Die Verwendung der organischen Schicht 20 ermöglicht eine Ätzung der Öffnungen oder Kontaktfenster 21 gegenüber den darunterliegenden Zonen 3, 4 und Isolierzonen 12a, 12b, 9 mit sehr hoher Selektivität (in der Praxis nahezu unendlich hoch), so daß während der Herstellung der Kontaktfenster oder Öffnungen 21 sehr wenig des darunterliegenden Materials geätzt wird. Die Kernbildungsschicht 13 kann unterhalb der organischen Schicht 20 vorgesehen werden, um eine Ausdehnung des leitenden Kontakthöckers 40 auf dem angrenzenden Isoliermaterial zu ermöglichen, da freigelegte Teile der Kernbildungsschicht 13 nach Abtragen der organischen Schicht 20 entfernt werden können, um auf diese Weise eventuelle Kurzschlüsse zu vermeiden. Da das zur Öffnung der Kontaktfenster 21 angewendete Verfahren somit darunterliegende Device-Zonen und Gate- oder Feldisolierung nicht angreift und eine Ausdehnung des leitfähigen oder isolierenden Materials ermöglicht, können sich die leitfähigen Kontakthöcker 40 ausdehnen oder auf angrenzenden Feldoxidisolierzonen 9 oder Isolierzonen 12a, 12b überlappen, ohne das Risiko eines unerwünschten Kurzschlusses, zum Beispiel eines isolierten Gates 5 oder einer leitenden Polleiste (nicht dargestellt) auf dem Feldoxid 9. Dieses Verfahren ist somit toleranter gegenüber Fehlausrichtungen der Kontaktfenster oder Öffnungen 21 als konventionelle Verfahren.

Claims (6)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, welches einen Halbleiterkörper vorsieht, der neben einer Hauptoberfläche eine durch eine Isolierzone abgegrenzte Device-Zone aufweist, welches eine elektrische Verbindung mit der Device- Zone durch Aufbringen eines organischen, fließfähigen Materials zur Herstellung einer organischen Isolierschicht auf einer Hauptoberfläche vorsieht, bei welchem über der organischen Isolierschicht eine Maskierungsschicht ausgebildet ist, die organische Isolierschicht gegenüber der darunterliegenden Vorrichtung und den Isolierzonen durch ein Fenster in der Maskierungsschicht selektiv weggeätzt wird, um eine Öffnung durch die organische Isolierschicht herzustellen, welche eine Kontaktfläche der Device-Zone freilegt, elektrisch leitendes Material in der Öffnung selektiv abgeschieden wird, um in der Öffnung einen, die Kontaktfläche kontaktierenden, leitenden Kontakthöcker herzustellen, die Maskierungsschicht und die organische Isolierschicht abgetragen und dadurch die Seitenflächen des leitenden Kontakthöckers freigelegt werden, der Kontakthöcker mit einer Schicht aus Isoliermaterial versehen wird, eine Rückätzung der Isolierschicht zwecks Freilegung einer Oberseite des Kontakthöckers erfolgt und elektrisch leitendes Material abgeschieden wird, um einen Kontakt mit dem Kontakthöcker herzustellen.
2. Verfahren nach Anspruch 1, in welchem Polyimid als fließfähiges, organisches Isoliermaterial verwendet wird.
3. Verfahren nach Anspruch 2, in welchem die Maskierungsschicht als eine aus Siliziumoxid, Siliziumnitrid, Borophosphosilikatglas und aufzuschleuderndes Glas bestehende Schicht ausgebildet ist und die organische Isolierschicht durch die Maskierungsschicht unter Anwendung eines reaktiven Ionenätzverfahrens geätzt wird.
4. Verfahren nach Anspruch 1, 2 oder 3, in welchem Wolfram zur Herstellung des leitenden Kontakthöckers selektiv abgeschieden wird.
5. Verfahren nach Anspruch 4, in welchem über einer Hauptoberfläche eine Kernbildungsschicht vor Aufbringen des fließfähigen, organischen Materials vorgesehen wird und die freigelegten Teile der Kernbildungsschicht nach Abtragen der organischen Isolierschicht entfernt werden.
6. Verfahren nach einem der vorangegangenen Verfahren, in welchem die Isolierschicht durch Abscheidung einer Schicht aus Siliziumoxid vorgesehen, eine Fotolackschicht auf die Siliziumoxidschicht aufgebracht wird, um eine ebenere Oberfläche vorzusehen und sodann die Isolierschicht so geätzt wird, daß Siliziumoxid und Fotolack in gleichem Maße geätzt werden und auf diese Weise bei Freilegen der Oberfläche des leitenden Kontakthöckers eine relativ ebene Oberfläche vorgesehen wird.
DE69018884T 1989-06-26 1990-06-21 Verfahren zum Herstellen einer Halbleitervorrichtung. Expired - Fee Related DE69018884T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB8914626A GB2233494A (en) 1989-06-26 1989-06-26 Providing an electrode on a semiconductor device

Publications (2)

Publication Number Publication Date
DE69018884D1 DE69018884D1 (de) 1995-06-01
DE69018884T2 true DE69018884T2 (de) 1995-12-07

Family

ID=10659066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69018884T Expired - Fee Related DE69018884T2 (de) 1989-06-26 1990-06-21 Verfahren zum Herstellen einer Halbleitervorrichtung.

Country Status (5)

Country Link
EP (1) EP0405660B1 (de)
JP (1) JP2776960B2 (de)
KR (1) KR0157980B1 (de)
DE (1) DE69018884T2 (de)
GB (1) GB2233494A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466636A (en) * 1992-09-17 1995-11-14 International Business Machines Corporation Method of forming borderless contacts using a removable mandrel
KR970007819B1 (en) * 1993-10-21 1997-05-17 Hyundai Electronics Ind Contact forming method of semiconductor device
KR0137978B1 (ko) * 1994-10-12 1998-06-15 김주용 반도체 소자 제조방법
EP0708481A3 (de) * 1994-10-20 1997-04-02 Hughes Aircraft Co Verbesserte thermische Höcker für monolithische integrierte Schaltungen höherer Leistung vom Flipchip-Typ und Herstellungsverfahren
FR2771854B1 (fr) * 1997-11-28 2001-06-15 Sgs Thomson Microelectronics Procede de realisation d'interconnexions metalliques dans des circuits integres
DE10021865C2 (de) * 2000-05-05 2002-08-01 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und elektronisches Bauteil mit einer Teststruktur auf einem Halbleiterchip sowie Verfahren zu deren Herstellung
DE102006030267B4 (de) 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
US9889239B2 (en) 2007-03-23 2018-02-13 Allegiance Corporation Fluid collection and disposal system and related methods
CA2681734A1 (en) 2007-03-23 2008-10-02 Allegiance Corporation Fluid collection and disposal system having interchangeable collection and other features and methods relating thereto
WO2011008961A1 (en) 2009-07-15 2011-01-20 Allegiance Corporation Fluid collection and disposal system and related methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5476076A (en) * 1977-11-30 1979-06-18 Fujitsu Ltd Manufacture for semiconductor device
FR2476913B1 (fr) * 1980-02-25 1985-09-13 Nippon Electric Co Circuit a plusieurs couches pour integration a grande echelle et procede de fabrication de ce circuit
US4541168A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes
EP0195977B1 (de) * 1985-03-15 1994-09-28 Hewlett-Packard Company Metallisches Verbindungssystem mit einer ebenen Fläche
US4702792A (en) * 1985-10-28 1987-10-27 International Business Machines Corporation Method of forming fine conductive lines, patterns and connectors
EP0257948A3 (de) * 1986-08-25 1988-09-28 AT&T Corp. Durchgangsleitung für CMOS-Anordnungen
DE3788485T2 (de) * 1986-09-30 1994-06-09 Philips Nv Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff.
US4751101A (en) * 1987-04-30 1988-06-14 International Business Machines Corporation Low stress tungsten films by silicon reduction of WF6

Also Published As

Publication number Publication date
GB8914626D0 (en) 1989-08-16
JP2776960B2 (ja) 1998-07-16
KR910001947A (ko) 1991-01-31
EP0405660A3 (en) 1992-01-02
EP0405660A2 (de) 1991-01-02
GB2233494A (en) 1991-01-09
KR0157980B1 (ko) 1999-02-01
EP0405660B1 (de) 1995-04-26
JPH0334539A (ja) 1991-02-14
DE69018884D1 (de) 1995-06-01

Similar Documents

Publication Publication Date Title
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE3888937T2 (de) Verfahren zum Herstellen von integrierten Schaltungen mit FET.
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE69029595T2 (de) Halbleiterbauelemente mit einem Wolframkontakt und sein Herstellungsverfahren
DE68923305T2 (de) Elektrische Leitungen für elektronische Bauelemente.
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE4219529A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen in CMOS-Technik mit "local interconnects"
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2856147A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE69018884T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE10002121B4 (de) Herstellung einer Halbleitervorrichtung mit flachen Sperrschichten
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE69028450T2 (de) Verfahren zur Herstellung von polykristallinen Siliziumkontakten
DE69029046T2 (de) Kontakte für Halbleiter-Vorrichtungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69022836T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Monosiliziumgebieten und Polysiliziumleiterbahnen, die mit einer Metallsiliziddeckschicht versehen sind.
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE19618866B4 (de) Verfahren zur Herstellung einer Bauelementisolation in einem Halbleiterbauelement
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8339 Ceased/non-payment of the annual fee