DE4010618A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE4010618A1
DE4010618A1 DE4010618A DE4010618A DE4010618A1 DE 4010618 A1 DE4010618 A1 DE 4010618A1 DE 4010618 A DE4010618 A DE 4010618A DE 4010618 A DE4010618 A DE 4010618A DE 4010618 A1 DE4010618 A1 DE 4010618A1
Authority
DE
Germany
Prior art keywords
film
metal
metal silicide
zone
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4010618A
Other languages
English (en)
Other versions
DE4010618C2 (de
Inventor
Akira Nishiyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE4010618A1 publication Critical patent/DE4010618A1/de
Application granted granted Critical
Publication of DE4010618C2 publication Critical patent/DE4010618C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung sowie ein Verfahren zu ihrer Herstellung, insbesondere ein MOS- Transistorgebilde mit einem auf einer Source- und einer Drain- Zone ausgebildeten Metallsilizidfilm, sowie ein Verfahren zur Herstellung des MOS-Transistors.
Eine Miniaturisierung und eine hohe Integrationsdichte sind bei MOS-Transistoren mit einem Siliziumsubstrat bereits recht hoch entwickelt. Da bei der Miniaturisierung ein kleines Kontaktloch entsteht, durch das eine Metallver­ drahtungsschicht und die Source/Drain-Zone verbunden werden, kann es zwischen ihnen zu einer Erhöhung des Kontaktwider­ stands kommen. Darüber hinaus wird bei der Miniaturisierung die Source/Drain-Zone unter Erhöhung des Schichtwiderstands jeder Zone flach. Die Zunahme dieser Widerstände bedingt eine Abnahme der Stromansteuerbarkeit und Schaltgeschwindig­ keit des MOS-Transistors.
Um nun diesen Schwierigkeiten zu begegnen, wurde auf der Source/Drain-Zone bereits ein Metallsilizidfilm abgelagert. Die Fig. 1A bis 1C zeigen ein Verfahren zur Herstellung eines MOS-Transistors unter Verwendung eines Metallsilizids.
Bei einem n-Kanal-MOS-Transistor werden beispielsweise auf einem Siliziumsubstrat 31 vom p-Typ ein Gate-Oxidfilm 32 und eine Polysilizium-Gate-Elektrode 33 ausgebildet. Auf der Seitenwand der Gate-Elektrode 33 wird nach dem CVD- Verfahren (chemische Aufdampfung eines SiO2-Films) ein SiO2-Film 34 abgelagert. Anschließend erfolgt eine Ionen­ ätzung.
Zur Bildung von Fremdatomdiffusionsschichten, d. h. der Source- und Drain-Zonen 35 und 36, wird beispielsweise in das Siliziumsubstrat 31 vom p-Typ Arsen (As) ionen­ implantiert, worauf eine 1-stündige Wärmebehandlung bei 900°C durchgeführt wird. Auf der gesamten Oberfläche des MOS-Transistors wird ein Ti-Film 37 abgelagert (Fig. 1A).
Anschließend wird 30 s lang eine Lampenglühbehandlung bei 700°C durchgeführt, um den Ti-Film 37 auf der Source-Zone, der Drain-Zone und der Gate-Elektrode in einen TiSi2-Film 38 umzuwandeln. Der TiSi2-Film 38 ist relativ dünn, nämlich etwa 30-70 nm (300-700 Å). Wenn der TiSi2-Film 38 zu dick würde, könnte sich auch auf einem SiO2-Film 34 ein unnötiger TiSi2-Film bilden, was zu einem Kurzschluß zwi­ schen der Source/Drain-Zone und der Gate-Elektrode führen würde. Der andere Grund ist, daß der TiSi2-Film 38 weit dünner sein muß als die Source- und die Drain-Zone. Nicht­ umgesetzter Ti-Film 37 wird anschließend mit einer wasser­ stoffperoxidhaltigen Ätzflüssigkeit beseitigt. Um den Wider­ stand des TiSi2-Films 38 genügend stark zu senken, wird er­ neut eine Lampenglühbehandlung bei etwa 900°C durchgeführt (Fig. 1B).
Auf der gesamten Oberfläche des MOS-Transistors wird nun ein eine große Menge Bor und Phosphor enthaltender BPSG- Film 39 ausgebildet. Der Film 39 wird bei hoher Temperatur (etwa 900°C) zur Glättung seiner Oberfläche in einen fließ­ fähigen Zustand überführt (Fig. 1C).
Bei dem beschriebenen Verfahren zur Herstellung des n-Kanal­ MOS-Transistors kommt es zu einer Agglomeration des TiSi2- Films 38 und zu einem Unebenwerden seiner Oberfläche während der bei einer Temperatur von etwa 900°C durchgeführten Wärme­ behandlung. Aus diesem Grunde sind einige Bereiche der Source/Drain-Zone zwischen einem PN-Übergang und dem TiSi2- Film dünn. Während des Transistorbetriebs kann es in dem Übergang zu einem Nebenschluß kommen, wodurch die Transistor­ charakteristik beeinträchtigt wird. Infolge des Zusammen­ ziehens des TiSi2-Films erhöht sich der Abstand (in Fig. 1C mit "L" bezeichnet) zwischen dem TiSi2-Film und einer Kanal­ zone, wodurch unvermeidlich der parasitäre Widerstand des MOS-Transistors steigt.
Bei einem p-Kanal-MOS-Transistor, bei dem eine Source- und eine Drain-Zone durch Eindiffundieren von Bor (B) gebildet werden, stellt sich neben den geschilderten Schwierigkeiten auch noch folgendes Problem ein. In der geschilderten Wärme­ behandlungsstufe diffundiert das in einer als Source- oder Drain-Zone dienenden p⁺-Diffusionsschicht enthaltene Bor in den TiSi2-Film. Auf diese Weise sinkt die Borkonzentra­ tion an der Grenzfläche zwischen dem TiSi2-Film und der p⁺- Diffusionsschicht unter Erhöhung des Kontaktwiderstands. Weiterhin kommt es beim Zusammenziehen des TiSi2-Films zu einer Rückstellung des in den TiSi2-Film aufgenommenen Bors unter Verminderung der Borkonzentration innerhalb des Ab­ stands L und Erhöhung des parasitären Widerstands.
Wie bereits erwähnt, ist ein MOS-Transistor mit einem bzw. einer auf der Source- und Drain-Zone gebildeten Metall­ silizidfilm bzw. Metallsilizidschicht mit dem Nachteil be­ haftet, daß der Metallsilizidfilm eine schlechte Wärmebe­ ständigkeit aufweist und sich beim Wiederverflüssigen des BPSG-Films zusammenzieht, was zu einer Verschlechterung der Zuverlässigkeit der Halbleitervorrichtung führt. Nachteilig an dem p-Kanal-MOS-Transistor ist ferner, daß der Kontakt­ widerstand an der Grenzfläche zwischen der TiSi2-Schicht und der p⁺-Diffusionsschicht und der parasitäre Widerstand steigen können und daß die Stromansteuerbarkeit schlechter wird. Dies führt zu einer Verlangsamung der Betriebsge­ schwindigkeit der Vorrichtung.
Der Erfindung lag somit die Aufgabe zugrunde, einen MOS- Transistor mit einer auf einer Source/Drain-Zone gebildeten Metallsilizidschicht anzugeben, der sich deshalb durch eine verbesserte Zuverlässigkeit auszeichnet, weil während seiner Wärmebehandlung die Silizidschicht an einer Agglomeration gehindert wird, und der sein Leistungsvermögen dadurch be­ hält, daß man in einer als Source/Drain-Zone dienenden p⁺- Diffusionsschicht enthaltenes Bor während der Wärmebehand­ lung an einer Diffusion in die Metallsilizidschicht hindert.
Gegenstand der Erfindung ist somit eine Halbleitervorrichtung mit einer Gate-Elektrode, einer Source-Zone und einer Drain- Zone auf einem Halbleitersubstrat, einer oberhalb der Source-Zone und der Drain-Zone gebildeten Metallsilizid­ schicht und einer zwischen beiden Zonen und der Metall­ silizidschicht gebildeten Metallnitridschicht.
Bei einer ersten Ausführungsform der erfindungsgemäßen Her­ stellung einer Halbleitervorrichtung werden auf einem Halb­ leitersubstrat eine Gate-Elektrode, eine Source-Zone und eine Drain-Zone gebildet, auf der Source-Zone und der Drain- Zone ein Metallfilm abgelagert, der Metallfilm in einen Metallsilizidfilm umgewandelt und ein Teil des Metall­ silizidfilms nahe der Source- und der Drain-Zone in eine Metallnitridschicht umgewandelt.
Bei einer zweiten Ausführungsform der erfindungsgemäßen Herstellung einer Halbleitervorrichtung werden auf einem Halbleitersubstrat eine Gate-Elektrode, eine Source-Zone und eine Drain-Zone ausgebildet, auf der Source- und der Drain-Zone ein Metallsilizidfilm gebildet, der Metall­ silizidfilm zur Umwandlung in einen siliziumkristallit­ haltigen Nitridfilm nitridiert, auf dem Nitridfilm ein Metallfilm abgelagert und der Metallfilm zur mindestens teilweisen Umwandlung in einen Metallsilizidfilm unter Verwendung des Siliziumkristallits geglüht.
Da erfindungsgemäß zwischen sowohl der Source-Zone als auch der Drain-Zone und dem Metallsilizidfilm eine einen hohen Schmelzpunkt aufweisende Metallnitridschicht ge­ bildet wird, zieht sich der Metallsilizidfilm auch bei einer Wärmebehandlung bei hoher Temperatur nicht zu­ sammen. Der Nitridfilm unterdrückt darüber hinaus die Diffusion von Bor in den Silizidfilm. Aus diesem Grunde lassen sich der parasitäre Widerstand des MOS-Transistors und der Kontaktwiderstand zwischen der Source/Drain-Zone und dem Metallsilizidfilm unter Gewährleistung einer großen Stromansteuerbarkeit und einer hohen Betriebsge­ schwindigkeit senken.
Die Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Im einzelnen zeigen:
Fig. 1A bis 1C im Querschnitt verschiedene Herstellungs­ stufen eines üblichen, unter Verwendung eines Metallsilizids hergestellten MOS-Transistors,;
Fig. 2 einen Querschnitt des Aufbaus einer Ausführungs­ form eines erfindungsgemäßen MOS-Transistors;
Fig. 3A bis 3E im Querschnitt verschiedene Herstellungs­ stufen der in Fig. 2 dargestellten Ausführungs­ form des erfindungsgemäßen MOS-Transistors und
Fig. 4A bis 4E im Querschnitt verschiedene andere Her­ stellungsstufen für einen erfindungsgemäßen MOS- Transistor.
In Fig. 2 ist im Ouerschnitt eine Ausführungsform einer er­ findungsgemäßen Halbleitervorrichtung dargestellt. Auf einem Siliziumsubstrat vom n-Typ (oder einer Wanne vom n-Typ) 1 wird durch selektive Oxidation u.dgl. eine Elementtrenn­ zone 2 gebildet, um zwischen beiden eine Elementbildungs­ zone entstehen zu lassen. An einer gegebenen Stelle der Elementbildungszone auf dem Substrat 1 ist ein Gate-Oxid­ film 3 vorgesehen. Auf dem Gate-Oxidfilm 3 befindet sich ein leitender Film, beispielsweise eine Gate-Elektrode 4 aus in hoher Konzentration mit Phosphor dotiertem Poly­ silizium. An den Seiten(wänden) der Gate-Elektrode 4 ist ein Seitenwandisolierfilm 5 aus beispielsweise einem LP-CVD- SiO2-Film ausgebildet. Von einem Ende der Gate-Elektrode 4 erstreckt sich eine bordotierte Source- und Drain-Zone 61 und 61 vom p-Typ zur Elementtrennzone 2. Auf der Source/Drain-Zone 61 und der Gate-Elektrode 4 sind in der angegebenen Reihenfolge eine TiN-Schicht 62 und ein TiSi2-Film 7, dessen Widerstand geringer ist als derjenige der TiN-Schicht, aufgetragen. Schließlich ist zur Glättung der Oberfläche der Vorrichtung ein eine große Menge Bor und Phosphor enthaltender SiO2- Film, d.h. ein BPSG-Film 8 vorgesehen. An einer gegebenen Stelle auf dem TiSi2-Film 7 auf der Source/Drain-Zone 61 befinden sich ein Kontaktloch und eine Elektrode 9 aus Al.
Die Fig. 3A bis 3E zeigen im Querschnitt verschiedene Her­ stellungsstufen eines in Fig. 2 dargestellten MOS-Transistors.
Auf einem Siliziumsubstrat vom n-Typ (oder einer Wanne vom n-Typ) 1 wird durch selektive Oxidation u.dgl. eine Element­ trennzone 2 gebildet. Nach Ausbildung eines Gate-Oxidfilms 3 einer Dicke von etwa 20 nm (200 Å) in der Elementbildungs­ zone des Substrats 1 wird auf der gesamten Oberfläche des Plättchens ein Polysiliziumfilm für die Gate-Elektrode ausgebildet. Nach dem Absenken des Schichtwiderstands des Polysiliziums auf einige zehn n /D durch Eindiffundieren von Phosphor wird der Polysiliziumfilm unter Verwendung eines Photoresists als Maske bis zu einer Breite von 1,0 Vm bearbeitet, wobei eine Gate-Elektrode 4 entsteht. Nach Ablagerung eines SiO2-Films von 150 nm (1500 Å) Dicke auf der gesamten Plättchenoberfläche nach dem CVD-Verfahren wird der Film durch reaktive Ionenätzung geätzt, um ledig­ lich auf den Seiten(wänden) der Gate-Elektrode 4 einen Seitenwandisolierfilm 5 übrigzulassen. Hierauf werden bei einer Beschleunigungsspannung von 40 KeV und einer Dosis von 5×1015 cm-2 BF2-Partikel implantiert und das Plätt­ chen 30 min lang einer Glühbehandlung bei 900°C unter­ worfen, um eine Source/Drain-Zone 61 auszubilden. Während der Glühbehandlung wird auf der Source/Drain-Zone 61 und auf der Gate-Elektrode 4 ein SiO2-Film 11 einer Dicke von etwa 40 nm (400 Å) gebildet (vgl. Fig. 3A).
Der auf der Source/Drain-Zone 61 und der Gate-Elektrode 4 gebildete SiO2-Film 11 wird mittels einer verdünnten HF- Lösung weggeätzt. Danach wird auf der gesamten Oberfläche des Plättchens durch Zerstäubung ein Ti-Film 12 abgelagert (Fig. 3B) .
Um den Ti-Film 12 mit dem Si in dem Substrat reagieren zu lassen, wird das Plättchen dann 30 s unter Stickstoff­ atmosphäre einer Lampenglühbehandlung bei 750°C unter­ worfen. Der unter Legierungsbildung entstandene TiSi2-Film 7 einer Dicke von etwa 70 nm (700 Å) entsteht auf der Source/Drain-Zone 61 und der Gate-Elektrode 4. Während der Glühbehandlung wird ein Ti und N enthaltender Mischfilm 13 durch die Nitridierungsreaktion der Oberfläche des Ti- Films 12 gebildet (Fig. 3C).
Der auf dem Ti-Film 12 entstandene Mischfilm 13 wird durch eine wäßriges Ammoniak und Wasserstoffperoxid enthaltende Lösung weggeätzt und danach unter Stickstoffatmosphäre bei 900°C 20 s lang geglüht, wobei der spezifische Widerstand des TiSi2- Films 7 auf etwa 20 µΩ×cm gesenkt wird. Anschließend er­ folgt eine Ionenimplantation von Stickstoff in die gesamte Oberfläche des Plättchens bei einer Beschleunigungs­ spannung von 40 KeV und einer Dosis von 5×1016 cm-1 Anschließend wird das Plättchen 20 s lang unter Argon­ atmosphäre bei 900°C geglüht, um den Implantationsschaden zu beseitigen. Hierbei wird eine Hälfte des TiSi2-Films 7 nahe der Grenzfläche mit der Source/Drain-Zone 61 und der Gate-Elektrode 4 zu einer Schicht mit implantiertem Stickstoff. Nun wird auf der gesamten Oberfläche des plättchens nach der CVD-Methode ein eine große Menge Bor und Phosphor enthaltender SiO2-Film, d. h. ein BPSG-Film 8, einer Stärke von etwa 1 µm abgelagert. Zur Glättung der Oberfläche des BPSG-Films 8 wird das Ganze dann 1 h in einer POCl3-Atmosphäre bei 900°C geglüht. Die geschilderte Glühbehandlung zur Senkung des Widerstands des TiSi2-Films 7 läßt sich zeitlich mit der Glühbehandlung des BPSG-Films 8 verbinden. Gleichzeitig mit der Glättung des BPSG-Films 8 entsteht eine TiN-Schicht 62 (infolge Verbindungsbildung) (Fig. 3D).
Durch Steuerung der Beschleunigungsspannung während der Ionenimplantation von Stickstoff läßt sich die Tiefe der Ionenimplantation derart steuern, daß sie nicht bis zum Source- und Drain-Übergang oder zum Gate-Oxidfilm vor­ dringt. Diese Maßnahme eignet sich zur Vermeidung von Störungen der Source- und Drain-Zonen 61 und der Gate- Elektrode 4.
Nachdem in dem BPSG-Film 8 ein Kontaktloch gebildet wurde, wird letztlich beispielsweise ein Al-Film einer Dicke von 800 nm (8000 Å) duch Zerstäubung auf der gesamten Plättchen­ oberfläche abgelagert und zur Ausbildung einer Elektrode 9 gemustert (Fig. 3E). Auf diese Weise erhält man einen in Fig. 2 dargestellten erfindungsgemäßen MOS-Transistor.
Die Fig. 4A bis 4E zeigen im Querschnitt andere Stufen der Herstellung eines erfindungsgemäßen MOS-Transistors.
Die Fig. 4A zeigt dieselbe Bauweise wie die Fig. 3C. Die zur Bauweise gemäß Fig. 4A führenden Herstellungsstufen sind mit denjenigen, die im Zusammenhang mit den Fig. 3A bis 3C erläutert wurden, identisch.
Zunächst wird ein auf der Plättchenoberfläche befindlicher, Ti und N enthaltender Mischfilm 13 mittels einer wäßriges Ammoniak und Wasserstoffperoxid enthaltenden Lösung wegge­ ätzt. Auf der Source/Drain-Zone und der Gate-Elektrode ver­ bleibt ein TiSi2-Film 7 einer Stärke von etwa 30 nm (300 Å). Nach der Ionenimplantation von Stickstoff auf der gesamten Plättchenoberfläche bei einer Beschleunigungsspannung von 20 KeV und einer Dosis von 3×1016 cm-2 wird eine 10-minütige Glühbehandlung bei 900°C unter N2-Atmosphäre durchgeführt, um den TiSi2-Film 7 in einen TiN-Film 21 umzuwandeln (Fig. 4B). Der TiN-Film 21 enthält einen Siliziumkristalliten. Auch durch 20 s dauerndes Glühen des Plättchens bei 1000°C in einer Ammoniakatmosphäre läßt sich ebenso wie durch Stickstoffionenimplantation der TiSi2-Film 7 in einen TiN- Film 21 überführen.
Nun wird durch Zerstäubung auf der gesamten Plättchenober­ fläche ein Ti-Film 22 einer Dicke von etwa 40 nm (400 Å) abgelagert (Fig. 4C).
Durch anschließende 30 s dauernde Glühbehandlung des Plätt­ chens bei 750°C unter Stickstoffatmosphäre entsteht ein TiSi2-Film 23 einer Dicke von etwa 30 nm (300 Å) von der untersten Stelle des Ti-Films 22. Der restliche obere Teil des Ti-Films 22 geht in einen Mischfilm 24 aus TiN und Ti über (Fig. 4D).
Der Mischfilm 24 wird mit Hilfe einer wäßriges Ammoniak und Wasserstoffperoxid enthaltenden Lösung zur Freilegung des TiSi2-Films 23 weggeätzt. Danach wird das Plättchen 20 s unter Stickstoffatmosphäre bei 900°C geglüht, um den spezifischen Widerstand des TiSi2-Films 23 auf etwa 20 µΩ×cm zu senken (Fig. 4E).
Nachdem der in Fig. 4E dargestellte Aufbau erreicht ist, wird das Plättchen entsprechend den Fig. 3D bis 3E weiter­ bearbeitet. Insbesondere wird, wie Fig. 3D zeigt, auf der gesamten Plättchenoberfläche ein BPSG-Film einer Stärke von etwa 1 µm abgelagert, worauf das Plättchen 1 h lang unter POCl3-Atmosphäre bei 900°C geglüht wird, um die Oberfläche des BPSG-Films zu glätten. Die Glühbehandlung zur Senkung des Widerstands des TiSi2-Films 23 (die im Zu­ sammenhang mit der anhand von Fig. 4E erläuterten Her­ stellungsstufe erwähnt wurde) kann gleichzeitig mit der (Glüh-)Behandlung des BPSG-Films erfolgen, so daß sie in der im Zusammenhang mit Fig. 4E erwähnten Behand­ lungsstufe weggelassen werden kann. Letztlich wird, wie in Fig. 3E dargestellt, eine Elektrode 9 gebildet und damit ein erfindungsgemäßer MOS-Transistor hergestellt.
Bei dieser zweiten Ausführungsform der erfindungsgemäßen Herstellung des MOS-Transistors wird bei der Bildung des TiSi2-Films 23 auf dem TiN-Film 21 der in letzterem einge­ schlossene Siliziumkristallit verbraucht, während das Silizium in der Source/Drain-Zone 61 nicht verbraucht wird. Auf diese Weise läßt sich die Bildung der Source/Drain- Zone 61 insbesondere dann, wenn diese Zone dünn ist, steuern.
Bei den beiden geschilderten Ausführungsformen der erfin­ dungsgemäßen Herstellung eines MOS-Transistor wird zwischen dem TiSi2-Film 7 oder 23 und der Source/Drain-Zone 61 eine gegen die Wärmebehandlung bei etwa 900°C stabile TiN- Schicht 62 bzw. 21 gebildet. Folglich kann sich der TiSi2- Film 7 bzw. 23 nicht zusammenziehen und sich auch nicht von einem Kanal wegbewegen. Auf diese Weise läßt sich ein Ansteigen des parasitären Widerstands des MOS-Transistors vermeiden. Da die TiN-Schicht 62 bzw. 21 die Diffusion des Bors in den TiSi2-Film 7 bzw. 23 unterdrückt, läßt sich mittels der TiN-Schicht 62 bzw. 21 ein niedriger Kontaktwiderstand zwischen dem TiSi2-Film 7 oder 23 und der Source/Drain-Zone 61 sicherstellen. Folglich sinkt weder die Stromansteuerbarkeit des Elements noch dessen Betriebsgeschwindigkeit.
Bei den geschilderten Ausführungsformen wird als Metall­ silizidfilm beispielsweise ein TiSi2-Film benutzt. Zur Herstellung des Silizidfilms eignen sich jedoch in glei­ cher Weise Kobaltsilizid, Nickelsilizid, Molybdänsilizid, Wolframsilizid und dergleichen. Die Nitridierungsbe­ dingungen, z. B. die Ionenimplantation von Stickstoff, hängen vom jeweiligen Metallsilizid ab. Anstelle von Aluminium eignen sich zur Elektrodenherstellung auch Wolfram oder Molybdän.
Die Metallsilizidschicht erhält man auch nach dem selektiven CVD-Verfahren.
Zur Erläuterung der verschiedenen Ausführungsformen diente ein p-Kanal-MOS-Transistor. Die Erfindung läßt sich jedoch auch auf n-Kanal-MOS-Transistoren und CMOS-Transistoren anwenden. Bei einem n-Kanal-MOS- Transistor kann man sich eines Siliziumsubstrats vom p-Typ bedienen und Arsen oder Phosphor als Source- und Drain-Fremdatome benutzen.
Bei den geschilderten Ausführungsformen sind auf der Gate- Elektrode und der Source- und Drain-Zone eine Metallnitrid­ schicht und ein Metallsilizidfilm gebildet. Sie können je­ doch unter Verwendung einer Mustermaske auf der Gate- Elektrode auch lediglich auf der Source- und der Drain-Zone ausgebildet werden.

Claims (19)

1. Halbleitervorrichtung mit
einer Gate-Elektrode (4), einer Source-Zone (61) und einer Drain-Zone (61) auf einem Halbleitersubstrat (1);
einer auf der Source-Zone (61) und der Drain-Zone (61) ausgebildeten Metallsilizidschicht (7, 23) und
einer zwischen der Source-Zone (61) und der Metall­ silizidschicht (7, 23) und zwischen der Drain-Zone (61) und der Metallsilizidschicht (7, 23) ausgebildeten Metallnitridschicht (62, 21).
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Metallnitridschicht (62, 21) und die Metallsilizidschicht (7, 23) dieselbe Metallkomponente enthalten.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Metallnitridschicht (62, 21) und die Metallsilizidschicht (7, 23) auf der Gate-Elektrode (4) vorgesehen sind.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der Source-Zone (61) und der Nitridschicht (62, 21) und zwischen der Drain-Zone (61) und der Metallnitridschicht (62, 21) eine Metallsilizid­ schicht ausgebildet ist.
5. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Metallkomponente aus Titan besteht.
6. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß es sich bei ihr um einen P-Kanal-MOS-Transistor handelt.
7. Verfahren zur Herstellung einer Halbleitervorrichtung durch
  • - Ausbilden einer Gate-Elektrode (4), einer Source- Zone (61)und einer Drain-Zone (61) auf einem Halbleitersubstrat (1);
  • - Ablagern eines Metallfilms (12) zumindest auf der Source-Zone (61) und der Drain-Zone (61);
  • - Unwandeln des Metallfilms (12) in einen Metallsilizid­ film (7) und
  • - Umwandeln eines Teils der Metallsilizidfilms (7) nahe der Source-Zone (61) und der Drain-Zone (61) in eine Metallnitridschicht (62).
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Metallnitridschicht (62) und der Metallsilizid­ film (7) in der angegebenen Reihenfolge auf der Gate-Elektrode (4) ausgebildet werden.
9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Metallfilm (12) auf der gesamten Oberfläche des Halbleitersubstrats abgelagert wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß bei der Umwandlung des Metallfilms (12) ein nicht in ein Silizid umgewandelter Teil der Metallfilms (12) durch Ätzen entfernt wird.
11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei der Umwandlung eines Teils des Metallsilizidfilms (7) in eine Metallnitridschicht (62) eine Ionenimplantation von Stickstoff und eine Glühbehandlung durch­ geführt werden.
12. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zusätzlich der Widerstand der Metallsilizidschicht (7) durch Glühbehandlung vermindert wird.
13. Verfahren zur Herstellung einer Halbleitervorrichtung durch
  • - Ausbilden einer Gate-Elektrode (4), einer Source- Zone (61) und einer Drain-Zone (61) auf einem Halbleitersubstrat (1);
  • - Ausbilden eines Metallsilizidfilms (7) zumindest auf den Source- und Drain-Zonen (61)­ - Nitridieren des Metallsilizidfilms (7) zur Umwandlung in einen siliziumkristallithaltigen Nitridfilm (21);
  • - Ablagern eines Metallfilms (22) auf dem Nitridfilm (21) und
  • - Glühen des Metallfilms (22), um einen Teil des oder den gesamten Metallfilm(s) (22) nit Hilfe des Silizium­ kristallits in einen Metallsilizidfilm (23) umzuwandeln.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Metallnitridschicht (21) und der Metallsilizidfilm (23) in der angegebenen Reihenfolge auf der Gate-Elektrode (4) ausgebildet werden.
15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß bei der Nitridierung des Metallsilizidfilms (7) eine Ionenimplantation von Stickstoff und eine Glüh­ behandlung durchgeführt werden.
16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Nitridierung des Metallsilizidfilms (7) aus einer Glühbehandlung in einer Ammoniak-Atmosphäre besteht.
17. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Metallfilm (22) auf der gesamten Oberfläche des Halbleitersubstrats abgelagert wird.
18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß bei der Glühbehandlung des Metallfilms (22) ein nicht in ein Silizid umgewandelter Teil des Metall­ films (22) durch Ätzen entfernt wird.
19. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß zusätzlich der Widerstand des Metallsilizidfilms (23) durch eine Glühbehandlung vermindert wird.
DE4010618A 1989-04-03 1990-04-02 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE4010618C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1081430A JPH02262371A (ja) 1989-04-03 1989-04-03 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE4010618A1 true DE4010618A1 (de) 1990-10-04
DE4010618C2 DE4010618C2 (de) 2002-07-04

Family

ID=13746162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4010618A Expired - Fee Related DE4010618C2 (de) 1989-04-03 1990-04-02 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US5103272A (de)
JP (1) JPH02262371A (de)
DE (1) DE4010618C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005003840B4 (de) * 2004-11-12 2011-07-14 Infineon Technologies AG, 85579 Verfahren zum Herstellen einer vollständig silizidierten Gateelektrode eines Halbleiterbauelements

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389575A (en) * 1991-07-12 1995-02-14 Hughes Aircraft Company Self-aligned contact diffusion barrier method
KR950003233B1 (ko) * 1992-05-30 1995-04-06 삼성전자 주식회사 이중층 실리사이드 구조를 갖는 반도체 장치 및 그 제조방법
US5322809A (en) * 1993-05-11 1994-06-21 Texas Instruments Incorporated Self-aligned silicide process
JP3830541B2 (ja) 1993-09-02 2006-10-04 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5648673A (en) * 1994-12-28 1997-07-15 Nippon Steel Corporation Semiconductor device having metal silicide film on impurity diffused layer or conductive layer
US5654570A (en) * 1995-04-19 1997-08-05 International Business Machines Corporation CMOS gate stack
US5550079A (en) * 1995-06-15 1996-08-27 Top Team/Microelectronics Corp. Method for fabricating silicide shunt of dual-gate CMOS device
US5965924A (en) * 1995-11-22 1999-10-12 Cypress Semiconductor Corp. Metal plug local interconnect
US7078342B1 (en) 1996-07-16 2006-07-18 Micron Technology, Inc. Method of forming a gate stack
US6613673B2 (en) 1996-07-16 2003-09-02 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US6087254A (en) * 1996-07-16 2000-07-11 Micron Technology, Inc. Technique for elimination of pitting on silicon substrate during gate stack etch
US7041548B1 (en) * 1996-07-16 2006-05-09 Micron Technology, Inc. Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof
US5739064A (en) * 1996-11-27 1998-04-14 Micron Technology, Inc. Second implanted matrix for agglomeration control and thermal stability
US5851921A (en) * 1997-04-04 1998-12-22 Advanced Micro Devices, Inc. Semiconductor device and method for forming the device using a dual layer, self-aligned silicide to enhance contact performance
US5925918A (en) * 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
US7009264B1 (en) * 1997-07-30 2006-03-07 Micron Technology, Inc. Selective spacer to prevent metal oxide formation during polycide reoxidation
JPH1167691A (ja) * 1997-08-22 1999-03-09 Sony Corp 半導体装置の製造方法
US5956611A (en) * 1997-09-03 1999-09-21 Micron Technologies, Inc. Field emission displays with reduced light leakage
JPH1187504A (ja) 1997-09-12 1999-03-30 Toshiba Corp 半導体装置の製造方法及び配線の形成方法
US5856237A (en) * 1997-10-20 1999-01-05 Industrial Technology Research Institute Insitu formation of TiSi2/TiN bi-layer structures using self-aligned nitridation treatment on underlying CVD-TiSi2 layer
US6277719B1 (en) * 1999-11-15 2001-08-21 Vanguard International Semiconductor Corporation Method for fabricating a low resistance Poly-Si/metal gate
JP3548488B2 (ja) * 2000-03-13 2004-07-28 沖電気工業株式会社 強誘電体を用いた半導体装置の製造方法
US6689673B1 (en) * 2000-05-17 2004-02-10 United Microelectronics Corp. Method for forming a gate with metal silicide
KR100400785B1 (ko) * 2001-12-28 2003-10-08 주식회사 하이닉스반도체 반도체 소자의 살리사이드 형성 방법
KR100824532B1 (ko) * 2006-12-11 2008-04-22 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
KR20210086342A (ko) 2019-12-31 2021-07-08 엘지디스플레이 주식회사 산화물 반도체 패턴을 포함하는 디스플레이 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219770A (ja) * 1982-06-15 1983-12-21 Nippon Gakki Seizo Kk 半導体装置の製法
JPH0697667B2 (ja) * 1983-10-21 1994-11-30 セイコーエプソン株式会社 半導体装置の製造方法
JPS62111466A (ja) * 1985-11-09 1987-05-22 Toshiba Corp 半導体装置
JPS6312168A (ja) * 1986-07-03 1988-01-19 Oki Electric Ind Co Ltd Ｌｄｄｍｉｓ型電界効果トランジスタ
JPH0691094B2 (ja) * 1987-02-20 1994-11-14 富士通株式会社 半導体装置の製造方法
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US4922311A (en) * 1987-12-04 1990-05-01 American Telephone And Telegraph Company Folded extended window field effect transistor
US4949136A (en) * 1988-06-09 1990-08-14 University Of Connecticut Submicron lightly doped field effect transistors
US4923822A (en) * 1989-05-22 1990-05-08 Hewlett-Packard Company Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. Lett 50(15), 13. April 1987, pp. 953-955 *
Appl. Phys. Lett 50(8), 23 Feb. 1987, pp. 445-447 *
Appl. Phys. Lett 52(19), 9 May 1988, pp. 1573-1575 *
Appl. Phys. Lett. 54(17), 24. April 1989, pp. 1672-1674 *
IEEE Electron Device Letters, Vol. 9, No. 2, Februyry 1988, pp. 71-73 *
IEEE Transactions on Electron Devices, Vol. 34, No. 12, December 1988 pp. 2151-2159 *
IEEE Transactions on Electron Devices, Vol. ED-33,No. 3, March 1986, pp. 402-408 *
J. Vac. Sci. Technol A7 (3), May/Jun 1989, pp. 1596-1600 *
Japanese Journal of Applied Physics Vol. 27, No. 12, December 1988, pp.L2401-L2403 *
Materials Research Society Symposia Proceedings Vol. 54 *
Thin Films - Interfaces and Phenomena Symposium held December 2-6,1985, Boston Massachusetts, USA *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112005003840B4 (de) * 2004-11-12 2011-07-14 Infineon Technologies AG, 85579 Verfahren zum Herstellen einer vollständig silizidierten Gateelektrode eines Halbleiterbauelements

Also Published As

Publication number Publication date
US5103272A (en) 1992-04-07
DE4010618C2 (de) 2002-07-04
JPH02262371A (ja) 1990-10-25

Similar Documents

Publication Publication Date Title
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69427959T2 (de) Integrierte Schaltung mit verbesserter Kontaktbarriere
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE112007001436B4 (de) CMOS-Schaltungen mit geringem Kontaktwiderstand
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3311635C2 (de)
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE68911715T2 (de) Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren.
DE69429951T2 (de) Herstellungsverfahren für Halbleiteranordnung unter Verwendung der selektiven CVD-Methode
DE69120153T2 (de) Verfahren zum Absenken von Material mit niedrigem Widerstand in einem Kontaktloch
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE69420805T2 (de) Herstellungsverfahren für Kontakte in dem Speichergebiet und dem Randgebiet eines IC
DE19615692A1 (de) Halbleitervorrichtung, die einen Elementtrennfilm mit einer flachen oberen Oberfläche enthält, und Herstellungsverfahren derselben
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
EP0764982A1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/78

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee