DE3788485T2 - Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff. - Google Patents

Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff.

Info

Publication number
DE3788485T2
DE3788485T2 DE3788485T DE3788485T DE3788485T2 DE 3788485 T2 DE3788485 T2 DE 3788485T2 DE 3788485 T DE3788485 T DE 3788485T DE 3788485 T DE3788485 T DE 3788485T DE 3788485 T2 DE3788485 T2 DE 3788485T2
Authority
DE
Germany
Prior art keywords
layer
openings
tungsten
planar
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3788485T
Other languages
English (en)
Other versions
DE3788485D1 (de
Inventor
Eliot Kent Broadbent
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Application granted granted Critical
Publication of DE3788485D1 publication Critical patent/DE3788485D1/de
Publication of DE3788485T2 publication Critical patent/DE3788485T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung mit einem planaren Mehrpegelverbindungssystem, das durch einmaliges oder mehrmaliges Ausführen folgender Schritte durchgeführt wird: die Erzeugung einer elektrisch isolierenden Schicht mit einer weitgehend planaren oberen Fläche mit Öffnungen, die Erzeugung einer elektrisch leitenden planarisierenden Schicht mit einer weitgehend planaren oberen Fläche auf der Isolierschicht und in den Öffnungen, das Entfernen einer Schicht von etwa konstanter Dicke des Materials der leitenden planarisierenden Schicht auf derartige Weise, daß die unterliegende elektrisch isolierende Schicht nicht mehr durch das Material bedeckt wird und nur Teile der leitenden planarisierenden Schicht in den Öffnungen zurückbleiben.
  • Die Mehrzahl elektrischer Verbindungssysteme bei Verwendung in integrierten Halbleiterschaltungen ist nicht planar. Der Grad der Nichtplanarität vergrößert sich mit der Anzahl verbundener Pegel. Ein Nachteil nicht planarer Systeme ist, daß unerwünschte offene Stromkreise durch Mängel in der Metallstufenbedeckung entstehen können. Auf ähnliche Weise können schwache Bereiche in der Isolatorstufenbedeckung zu Kurzschlüssen zwischen verschiedenen Verbindungspegeln führen. Photolithographische und Ätzschwierigkeiten bei der Schaffung schmaler Leitverbindungen auf rohen Oberflächen bedeuten eine starke Beschränkung der Dichte elektronischer Elemente. Ein planares Verbindungssystem beseitigt diese Probleme weitgehend. Ein verhältnismäßig einfaches Verfahren zum Herstellen eines planaren Systems ist besonders erwünscht.
  • In der britischen Patentschrift 1 286 737 ist eine Technik zum Herstellen eines planaren Mehrpegelverbindungssystems beschrieben. In Fig. 1 ist das Ausgangsmaterial in der britischen Patentschrift 1 286 737 ein Halbleiterkörper 10, der an eine Isolierschicht 11 mit einer planaren oberen Fläche grenzt. Durch die Schicht 11 ist eine Anzahl von Öffnungen eingeätzt. Zum Ausfüllen der Öffnungen wird eine Metallschicht auf dem Isolator 11 abgeschieden. Die Metallschicht wird dabei derart geätzt, daß Metall zwar die Öffnungen füllt, jedoch nicht daraus heraustritt. Die Bezugsziffer 12 bezeichnet einen der Anteile des zurückbleibenden Metalls.
  • Eine weitere Isolierschicht 13 mit einer planaren oberen Fläche wird auf der vom Isolator 11 und vom Metallanteil 12 gebildeten koplanaren Schicht niedergeschlagen. Auf selektive Weise werden durch die Schicht 13 Öffnungen eingeätzt. Eine Metallschicht wird abgeschieden und genauso wie die vorige Metallschicht geätzt. Die Anteile des zurückbleibenden Metalls mit der Bezugsziffer 14 sind mit dem Isolator 13 koplanar. Diese Schritte werden zum Erzeugen einer dritten Planarschicht wiederholt, die aus einer Isolierschicht 15 und einem Metallanteil 16 besteht, der eine vierte Planarschicht folgt, die aus einer Isolierschicht 17 und einem Metallanteil 18 besteht.
  • Die metallgefüllten Öffnungen in den Schichten 11, 13, 15 und 17 können Durchgänge oder Rillen sein. Hier bedeutet ein "Durchgang" ein Lech (mit einer Kontaktöffnung), dessen Lage und Breite ungefähr gleich sind. Eine "Rille" besitzt eine viel größere Länge als Breite. Wenn beispielsweise jede Öffnung in der Schicht 11 ein Durchgang ist, während jede Öffnung in der Schicht 13 eine Rille ist, bilden die Metallanteile 12 und 14 einen ersten Verbindungspegel. Auf gleiche Weise bilden die Metallanteile 16 und 18 einen zweiten Verbindungspegel.
  • Das Verbindungssystem nach Fig. 1 ist außerordentlich vorteilhaft. Jedoch wird in der britischen Patentschrift 1 286 737 keine Beschreibung der besonderen Einzelheiten der Metallablagerung/Ätzschritte gegeben, die es möglich machen, daß jede der zusammengesetzten Metall/Isolierschichten planar ist.
  • Rothman, "Process For Forming Metal Interconnection System with a Planar Surface," J. Electrochem. Soc.: SOLID-STATE SCI. & TECH., Mai 1983, S. 1131 . . . 1136, beschreibt Abhebetechniken zum Ablagern einer Muminiumlegierung in Hohlräumen in einer Isolierschicht zum Erzeugen einer zusammengesetzten Schicht mit einer planaren oberen Flache. Diese Abhebetechniken liefern eine verhältnismäßig gute Planarität, jedoch umfassen sie eine Vielzahl komplizierter und schwieriger Verfahrensschritte. Dies beschränkt ihren Nutzen.
  • Chemische Minusdruck-Dampfphasenbeschichtung (LPCVD) von Aluminium ist eine interessante Technik. In Levy et al, "Characterization of LPCVD Aluminum for VLSI Procersing," J. Electrochem. Soc.: SOLID-STATE SCI. & TECHN., September 1984, S. 2175 . . . 2182, wurde LPCVD-Aluminium aus einer Triisobutylaluminiumquelle zur Erzeugung einer Aluminiumschicht auf einem Dielektrikum mit einer Rohflächentopographie benutzt. Die obere Fläche der Aluminiumschicht war weitgehend planar. Ein Nachteil dieser Technik ist, daß Triisobutylaluminium sehr sorgfältig behandelt werden muß.
  • Aluminium ist bei Verbindungen das vorwiegend verwendete Metall. Jedoch ist der Ionenwanderungswiderstand von Aluminium in reiner Form oder in Legierungen mit geringen Mengen von Kupfer und/oder Silizium verhältnismäßig niedrig. Zusätzlich interdiffundiert Aluminium gut mit Silizium. Die daraus entstehende Herabsetzung der Silizium/Aluminium-Übergänge führt zu unerwünscht raschen Fehlbetrieb der Anordnung. Es ist nicht klar, ob reines Aluminium oder herkömmliche Aluminiumlegierungen die Leistungsanforderungen für bindende künftige Anwendungen erfüllen können.
  • Ein viel versprechender Verbindungskandidat ist Wolfram, dessen Ionenwanderungswiderstand viel höher ist als der des Aluminiums. Wolfram hat einen ziemlich niedrigen spezifischen Widerstand, eine hohe Reaktionstemperatur mit Silizium, eine hohe Aktivierungsenergie und eine hohe Schmelztemperatur. Zusätzlich wirkt Wolfram als Diffusionsbarriere für Silizium und kann mit nassen Chemikalien oder Plasmen gut geätzt werden.
  • Ein herkömmliches Verfahren zum Abscheiden von Wolfram geschieht mit LPCVD, bei dem Wolfram durch Wasserstoffreduktion von Wolframhexafluorid geliefert wird. Das Abscheiden kann sehr selektiv erfolgen, so daß Wolfram auf bestimmten Leitern und Halbleitern besser als auf Isolatoren Keime bildet. Siehe Broadbent et al, "seiective Low Pressure Chemical Vapor Deposition of Tungsten," J. Electrochem. Soc.: SOUD-STATE SCI. & TECH., Juni 1984, S. 1427 . . . 1433. Siehe weiter Saraswat et al, "Selective CVD of Tungsten for VI-SI Technology," Procs. 2nd Int'l Symp. VLSI Sci. & Tech,. Vol. 84-7, 1984, S. 409 . . . 419.
  • Smith, "CVD Tungsten Contact Plugs by In Situ Deposition and Etchback", Procs. 2nd Int'l IEEE VLSI Multilev. Intercon. Conf., 25-26. Juni 1985, S. 350 . . . 356, beschreibt die Verwendung von nicht selektiv abgeschiedenem Wolfram für Durchgangsfüllung. In Fig. 2a . . . 2c sind diese Verfahrensschritte dargestellt. In Fig. 2a fing Smith mit einem monokristallinen Siliziumsubstrat 20 an, das an eine Schicht 21 aus Siliziumdioxid mit einer planaren oberen Fläche grenzte. Ein Durchgang 22 mit nahezu vertikalen Seitenwänden wurde durch die Schicht 21 hindurchgeätzt. Das Geometrieverhältnis - - d. h. die Durchgangsbreite (oder Durchmesser) geteilt durch die Durchgangstiefe -- lag zwischen 1,2 und 0,3.
  • Zur Forderung der Adhäsion unter gleichzeitigem Vermeiden der selektiven Abscheidungseigenschaften von Wolfram wurde eine dünne Wolframsilicidschicht 23 auf der Struktur abgeschieden. Eine viel dickere Schicht 24 aus Wolfram mit einem geringen Siliziumprozentsatz wurde auf der Schicht 23 abgeschieden. Beide Abscheidungen wurden im LPCVD-Verfahren unter Verwendung eines Dampfes bestehend aus WF&sub6;, H&sub2; und SiH&sub4; durchgeführt, in dem das Verhältnis des Wolframs zu Silizium in jeder der Schichten 23 und 24 durch Einstellung der WF&sub6;-Durchflußgeschwindigkeit gesteuert wurde. Die obere Fläche der Schicht 24 war nahezu planar, wie in Fig. 2b angegeben. Jedoch entstand ein Hohlraum 25 in der Schicht 24 an der Stelle des Durchgangs 22 bei allen untersuchten Geometrieverhältnissen. Angenommen wird, daß der Hohlraum 25 dadurch erzeugt wurde, daß durch Silan (SiH&sub4;) der Wasserstoff das Wolframhexafluorid im Dampfbereich weg von den Abscheidungsoberflächen reduzierte. Dabei akkumulierte das Wolfram bei einer niedrigeren Geschwindigkeit in den fetter schraffierten Bereichen im Durchgang 22.
  • Zum Entfernen des Materials der Schichten 23 und 24 hinunter auf die obere Fläche des Isolators 21 nach Fig. 2c wurde eine Plasmaätzung durchgeführt. Die Bezugsziffern 23' bzw. 24' bezeichnen die zurückbleibenden Anteile der Schichten 23 und 24. Der Hohlraum 25 öffnete sich zu einem Schlitz 25' an der Oberseite des W- Anteils 24'. Wegen der Schwierigkeiten, die beim Anbringen einer Stufenbedeckung auf dem Schlitz 25' entstehen, ist der Hohlraum an dieser Stelle unerwünscht.
  • Die vorliegende Erfindung ist ein Verfahren zum Herstellen einer hochplanaren elektrischen Verbindungsstruktur unter Verwendung isotropischer Abscheidung eines leitenden Materials wie z. B. Wolfram in Füllungsöffnungen im Isoliermaterial. "Isotropisches Abscheiden" bedeutet, daß das abgeschiedene Material sich im wesentlichen bei derselben Geschwindigkeit auf den Abscheidungsoberflächen ungeachtet ihrer Orientierungen und Stellen ansammelt. Die Verbindungsöffnungen in der vorliegenden Struktur besitzen typisch nahezu vertikale Seitenwände und können ganz schmal sein -- d. h. 1 um oder weniger in der Breite oder im Durchmesser. Durch die isotropische Art der Abscheidung ist das leitende Material in den Öffnungen normalerweise frei von Hohlräumen. Dies trifft sogar zu, wenn das Geometrieverhältnis bedeutend weniger als 1 ist -- d. h. beispielsweise 0,3. Da die Verbindungsstruktur planar ist, eignet sie sich besonders für Halbleiteranwendungen mit hoher Dichte.
  • Der Ausgangspunkt für die Erfindung ist eine Unterstruktur, die beispielsweise ein Halbleiterkörper mit mehreren dotierten Gebieten sein könnte. Eine Isolierschicht mit einer weitgehend planaren oberen Fläche wird auf der Unterstruktur erzeugt. Eine Gruppe von Öffnungen wird durch die Isolierschicht hindurch hinunter auf die Unterstruktur eingeätzt.
  • Ein erfindungsgemäßes Verfahren ist im Hauptanspruch 1 angegeben und dadurch gekennzeichnet, daß der Schritt der Erzeugung der planarisierenden Schicht folgende Operationen umfaßt Abscheiden einer elektrisch leitenden unteren Schicht auf der Isolierschicht und in den Öffnungen, wobei die untere Schicht aus einer ersten Unterschicht besteht, die an der Isolierschicht und an dem durch die Öffnungen angebrachten Material haftet, anschließend das Abscheiden einer zweiten Unterschicht, die an der ersten Unterschicht haftet und als Keimbildungsfläche für das spezifizierte Material dient, das isotropische Abscheiden einer ausreichenden Menge eines spezifizierten Materials von einer Materialart in einem Dampf durch eine oberflächengesteuerte chemische Reaktion in unmittelbarer Nähe der Stelle, an der sich das Material ablagert. Da die chemische Reaktion zum Befreien des spezifizierten Materials von der gasförmigen Materialart auf den Abscheidungsflächen oder kurz in der Nähe dieser Flächen auftritt, lagert sich das Material auf einheitliche Weise zum Ausfüllen der Öffnungen ab. Das Ergebnis ist, daß nach der Abscheidung einer ausreichenden Menge des spezifizierten Materials die obere Fläche der oberen Schicht weitgehend planar wird.
  • Als erste Unterschicht kann eine Titanschicht verwendet werden, die sehr gut an Silizium und an Siliziumoxid haftet. Da Titan keine gute Keimbildungsfläche beispielsweise für W darstellt, wird eine zweite Unterschicht z. B. durch Zerstäubungsabscheidung auf einer dünnen W-Schicht erzeugt.
  • Das spezifizierte Material ist vorzugsweise Wolfram, das durch Wasserstoffreduktion aus Wolframhexafluorid erhalten wird. Der das Wolframhexafluorid tragende Dampf ist silanfrei. Dies ist der isotropischen Art der Abscheidung zuzuschreiben. Die Verwendung von Wolfram auf diese Weise führt zu einem großen Vorteil vor dem Stand der Technik. Es zeigen
  • Fig. 1 eine strukturelle Querschnittsansicht eines Verbindungssystems nach der Stand der Technik,
  • Fig. 2a, 2b und 2c strukturelle Querschnittsansichten, die Schritte in einem bekannten Verfahren zum Abscheiden von Wolfram in einem Durchgang darstellen,
  • Fig. 3a, 3b, 3c, 3d, 3c, 3f, 3g, 3h, 3i, 3j, 3k, 3l, 3m und 3n strukturelle Querschnittsansichten, die Schritte in der Herstellung eines erfindungsgemäßen Verbindungssystems darstellen,
  • Fig. 4 eine Draufsicht auf die Struktur nach Fig. 3b, die die Ebene 3b - 3b durchsetzt,
  • Fig. 5a, 5b, 5c, 5d, 5e strukturelle Querschnittsansichten, die bevorzugte Schritte darstellen, die von der Struktur nach Fig. 3b nach der Struktur der Fig. 3c führen,
  • Fig. 6 eine Draufsicht auf die Struktur nach Fig. 3f, die die Ebene 3f - 3f durchsetzt,
  • Fig. 7 eine strukturelle Querschnittsansicht eines alternativen Verfahrens zum Fertigstellen der Struktur nach Fig. 3j,
  • Fig. 8a und 8b strukturelle Querschnittsansichten, die eine alternative Gruppe von Schritten zur Vervollständigung der Struktur nach Fig. 3k darstellen.
  • Zur vereinfachten Darstellung der Erfindung wird in Fig. 4 und 6 die Schraffierung der Querschnittsansichten benutzt, selbst wenn Fig. 4 und 6 keine Querschnittsansichten sind.
  • Gleich Bezugssymbole werden in der Zeichnung und in der Beschreibung der bevorzugten Ausführungsbeispiele zur Darstellung derselben oder sehr ähnlichen Bauteile verwendet.
  • In Fig. 3a . . . 3n sind die Schritte zum Herstellen eines weitgehend planaren elektrischen Zweipegelverbindungssystems für eine Halbleiteranordnung dargestellt. Für ein besseres Verständnis ohne Einschränkung der Erfindung sei eine Oberfläche mit einer Rauheit von nicht mehr als 0,2 um allgemein mit "weitgehend planar" bezeichnet. In nachstehender Herstellungsbesehreibung bedeutet die Bezeichnung einer planaren Oberfläche (oder eines anderen Bauteils), daß sie bzw. er weitgehend planar ist.
  • (Nicht in der Zeichnung) dargestellte Photoresistmasken werden entsprechend herkömmlicher photolithographischer Techniken erzeugt. Öffnungen, seien sie Durchgänge oder Rillen, durch eine Schicht aus Siliziumdioxid werden durch Erzeugung einer geeignet gemusterten Photoresistmaske auf der Oxidschicht und anschließend durch Ätzen mit einem Plasma geschaffen, das auf einem fluorinhaltigen Gas wie Freon basiert. Reinigungsschritte und weitere derartige Standardoperationen werden zur Kürzung der Beschreibung hier nicht beschrieben.
  • Das Geometrieverhältnis für eine Öffnung durch eine Materialschicht ist die laterale Mindestabmessung der Öffnung auf ihrer halben Tiefe geteilt durch die Tiefe. Die "auf ihrer halben Tiefe"-Begrenzung entfällt, wenn die Öffnung nahezu vertikale Seitenwände besitzt. Für eine Rille mit vertikalen Seitenwänden ist das Geometrieverhältnis die Rillenweite geteilt durch die Tiefe, da die Breite die laterale Mindestabmessung ist. Auf ähnliche Weise ist das Geometrieverhältnis für einen kreisförmigen Durchgang mit vertikalen Seitenwänden der Durchgangsmesser geteilt durch die Tiefe, sofern die Durchgangsbreite der Durchmesser für einen kreisförmigen Durchgang ist.
  • Das Ausgangsmaterial ist eine Scheibe, die aus einem Körper 30 erzeugt ist, der aus einem monokristallinen Siliziumhalbleitersubstrat vom p-Typ oder vom n- Typ oder aus einem derartigen Substrat mit einer darauf gezüchteten Epitaxialschicht. Verschiedene n- und p-Gebiete sind im monokristallinen Silizium vorhanden. Der Körper 30 kann auch eine Verbindungsschicht eines dotierten polykristallinen Siliziums haben, das das Substrat oder die Epitaxialschicht über Durchgänge in einer Siliziumdioxidschicht kontaktiert. Die Einzelheiten des Körpers 30 sind in der Zeichnung nicht dargestellt. Jedoch ist seine obere Fläche typisch nicht planar, wie beispielsweise mit den Stufen an der Oberseite des Körpers 30 in Fig. 3a angegeben ist.
  • Eine erste Isolierschicht 31 aus Siliziumdioxid mit einer planaren oberen Fläche wird auf der oberen Fläche des Körpers 30 erzeugt. Dies erfolgt typisch durch Abscheiden von Siliziumdioxid auf dem Körper 30 durch die Erzeugung einer Schicht von belichtetem Photoresist auf dem Oxid, durch Ausfließen des Photoresists so, daß ihre obere Fläche planar wird und anschließend das Entfernen der Photoresistschicht mit einem Plasma, das den Photoresist und das Siliziumdioxid nahezu mit derselben Geschwindigkeit ätzt. Durch die Ätzung werden die Stufen an der Oberseite des abgeschiedenen Oxids entfernt, wobei die Schicht 31 erzeugt wird.
  • Eine Gruppe allgemein kreisförmiger Durchgänge 32 mit einem Durchmesser von etwa 1 um werden durch die Schicht 31 hinunter auf den Körper 30 nach Fig. 3b eingeätzt. Durch die Stufen auf der Oberseite des Körpers 30 erstrecken sich die Durchgänge 32 nach verschiedenen Tiefen. Die Durchgangstiefe liegt beispielsweise zwischen 0,4 und 2 um. Die Seitenwände der Durchgänge 32 sind nahezu vertikal. Insbesondere ist der Winkel β zwischen den Seitenwänden jedes Durchgangs 32 und der oberen Fläche der Schicht 31 etwas größer als 90º typisch etwa 95º. Hierdurch liegt das Geometrieverhältnis zwischen etwa 2,5 und 0,5. In Fig. 4 ist eine Draufsicht auf Fig. 3b dargestellt.
  • Eine erste elektrisch leitende planarisierende Schicht 33 wird auf der Oxidschicht 31 derart erzeugt, daß die Schicht 33 eine planare obere Flache besitzt. Siehe Fig. 3c. Die Schicht 33 wird durch eine Operation mit dem isotropischen LPCVD-Verfahren von Wolfram durch Wasserstoffreduktion von Wolframhexafluorid geschaffen. In Fig. 5a bis 5e ist ein bevorzugtes Verfahren zur Durchführung dieser Operation veranschaulicht.
  • Wie oben angegeben, bildet das LPCVD-Wolfram aus WF&sub6; Keime (oder akkumuliert) auf Silizium und Metallen besser als auf Siliziumdioxid. Die selektive Abscheidungseigenschaft muß vermieden werden, bevor Wolfram-LPCVD isotropisch sein kann. Dies wird zunächst durch Abscheidung einer dünnen elektrisch leitenden Haftschicht erreicht, die als einheitliche Keimbildungsquelle für Wolfram dient, während sie gleichzeitig am Oxid in der Schicht 31 und am Silizium auf den Boden der Durchgänge 32 haftet. Die Dicke der Haftschicht ist geringer als der Durchmesser der Durchgänge 32. Abhängig von β ist das Verhältnis des Durchgangsdurchmessers zur Haftschichtdicke normalerweise wenigstens 5 und liegt typisch in der Nähe von 25.
  • Die Haftschicht besteht vorzugsweise aus einem Paar von Unterschichten 33A und 33B. In Fig. 5a ist 20 nm Titan auf der Schicht 31 abgeschieden und mit herkömmlichen Kathodenzerstäubungstechniken in den Durchgängen 32 bei Raumtemperatur in einer Atmosphäre von 0,4 Pa (0,003 Torr) von Mgon zur Bildung der Schicht 33A niedergeschlagen. Das Titan haftet sehr gut am Silizium und am Siliziumdioxid. Da Zerstäubung ein nichtisotropisches physikalisches Abscheidungsverfahren ist, schwankt die Dicke der Titanschicht 33A etwas von Punkt zu Punkt. Die Schicht 33A ist normalerweise dünner in schraffierten Bereichen. Dies ist nicht besonders kritisch, solange es keine ernsthafte Diskontinuitäten gibt.
  • Titan stellt keine gute Keimbildungsfläche für LPCVD-Wolfram dar, da das Fluorin in WF&sub6; mit dem Titan zur Bildung von hochresistivem TiF&sub3; reagiert. Dementsprechend wird etwa 20 nm Wolfram durch Zerstäubung auf der Schicht 33A unter obigen Bedingungen zur Bildung der Schicht 33B nach Fig. 5b niedergeschlagen. Das Wolfram in der Schicht 33B haftet gut am Titan und selbstverständlich dient es als ausgezeichnete Keimbildungsfläche für LPCVD-Wolfram. Wie bei der Schicht 33A sind bestimmte Teile der W-Schicht 33B dünner als andere. Dies ist ebenfalls nicht besonders kritisch, sofern die Schicht 33B durchgehend erzeugt ist.
  • Eine Schicht 33C aus Wolfram wird jetzt auf der Schicht 33B durch Reduktion von WF&sub6; in einem Minusdruck-H&sub2;-Umgebung erzeugt. Die LPCVD-Operation wird durch Anbringen der Scheibe mit der Struktur nach Fig. 5b in einem geeigneten Abscheidungsreaktor, durch Verringerung des Reaktordrucks auf einen niedrigen Wert und durch Erwärmen der Scheibe auf eine Temperatur im Bereich von 300 bis 500ºC eingeleitet. Die Scheiben- (oder Abscheidungs-)Temperatur beträgt vorzugsweise 425ºC. Der Reaktor wird mit H&sub2; oder mit einem inerten Gas während des Temperaturanstiegs gereinigt. Wenn die verlangte Temperatur erreicht ist, wird die Reinigung beendet und der Reaktor wird auf einen Druck eingestellt, die normalerweise geringer ist als 6,7 Pa (0,05 Torr).
  • Gemessene Mengen von WF&sub6; und H&sub2; werden in den Reaktor eingeführt. (SiH&sub4; wird insbesondere vermieden). Die WF&sub6;-Durchflußgeschwindigkeit darf 1000 Standard-cm³/min. (SCCM) nicht überschreiten und beträgt vorzugsweise 200 SCCM. Die H&sub2;-Durchflußgeschwindigkeit darf 8000 SCCM nicht überschreiten und beträgt vorzugsweise 1500 SCCM. Der Reaktordruck bei der W-Abscheidung wird derart gesteuert, daß er 133,3 Pa (1 Torr) beträgt oder weniger, bei dem konsistenter Molekularfluß auftritt. Der Niederschlagsdruck beträgt vorzugsweise 66,7-80 Pa (0,5 . . . 06 Torr).
  • Der Wolframniederschlag erfolgt entsprechend der Reaktion WF&sub6; + 3H&sub2; → W + 6HF.
  • Die Reaktion wird unter den vorangehenden Niederschlagsbedingungen oberflächengesteuert. Das bedeutet, Wolfram wird aus WF&sub6; auf den Oberflächen oder ganz nahe bei den Oberflächen befreit, in denen Wolfram sich zur Erzeugung der Schicht 33C ansammelt. Es zeigt sich, daß wenn vorhanden, sehr wenig Wolframhexafluorid in den WF&sub6;/H&sub2;-Dampf an von den Niederschlagsoberflächen entfernten Punkten reduziert wird. Der WF&sub6;/H&sub2;-Dampf wird einheitlich auf die Scheibenoberfläche verteilt. Auch ist auf der ganzen Scheibe die Temperatur weitgehend gleich. Hierdurch sammelt sich das Wolfram auf den Niederschlagsoberflächen bei weitgehend derselben Geschwindigkeit ungeachtet ihrer Orientierungen. Der Niederschlag ist isotropisch.
  • Bei den bevorzugten Durchflußgeschwindigkeiten, der bevorzugten Temperatur und dem bevorzugten Druck scheidet sich das Wolfram bei einer Geschwindigkeit von 50 . . . 60 nm/min. ab. Die Abscheidungszeit beträgt vorzugsweise 30 Minuten. Dies erzeugt eine "äquivalente" W-Dicke von etwa 1,5 um.
  • In Fig. 5c . . . 5e ist dargestellt, wie die Schicht 33C sich aufbaut. Da die Abscheidung isotropisch und der Seitenwandwinkel β etwas größer als 90º ist, schließen die Seitenwände jedes niedrigen Bereichs bei den Durchgängen 32 sich auf einheitliche Weise vom Boden auf einander ein. Die Seitenwände jedes niedrigen Bereichs würden sich gerade treffen, wenn die äquivalente W-Dicke gleich einem Berührungswert etwas weniger als die Hälfte des Durchgangsdurchmessers (von 1,0 um) ist. Im vorliegenden Fall beträgt die äquivalente W-Dicke etwa das Dreifache des Berührungswerts. Dementsprechend schließen sich die Seitenwände jedes niedrigen Bereichs vollständig auf hohlraumfreie Weise, so daß die Schicht 33C eine planare obere Fläche nach Fig. 5e hat. Die Schichten 33A, 33B und 33C nach Fig. 5e bilden die planarisierende Schicht 33 nach Fig. 3c.
  • Nach dem Ausnehmen der Struktur aus dem Abscheidungsreaktor wird zum Entfernen einer verhältnismäßig einheitlichen Dicke der Schicht 33 die Struktur mit geeigneten Plasmen hinunter nach der oberen Fläche des Oxids 31 geätzt. Dies umfaßt das Entfernen des Anteils der Schicht 33A auf der oberen Fläche der Schicht 31. Ein fluorinhaltiges Plasma dient zum Ätzen des überflüssigen Wolframs. Das überflüssige Titan wird mit einem Plasma auf Chlorinbasis entfernt. Beide Plasmen können Sauerstoff verwenden. Der Ätzvorgang kann bis zu wenigen zehn nm unter der oberen Fläche der Schicht 31 ohne wesentliche Beeinflussung der Planarität der Struktur aus einem praktischen Sinne fortgesetzt werden. Die oberen Flächen der zurückbleibenden Anteile 33' der Schicht 33 sind mit der oberen Fläche der Schicht 31 nach Fig. 3d koplanar.
  • In einigen Fällen kann die obere Fläche der Schicht 33 in Fig. 3c eine nicht vernachlässigbare Menge Rauheit durch die Kristallisierungseigenschaften der Wolframkörner haben. Die Anteile 33' könnten normalerweise diese Rauheit reflektieren. Sie kann zunächst durch Anbringen der Schicht 33 mit einer dünnen Photoresistschicht stark reduziert werden, deren obere Fläche weniger rauh ist als die der Schicht 33. Die Photoresistschicht und die nach oben ausragenden Teile der Schicht 33 werden durch Ätzen mit einem Ätzmittel entfernt, das Wolfram und das Photoresist bei ungefähr gleicher Geschwindigkeit angreift. Wenn dieses Ätzmittel das vorgenannte Plasma auf Fluorinbasis ist, können die Schichten 33B und 33C unter die Photoresistschicht in einem einzigen Schritt abgeätzt werden. Die Schicht 33A wird dabei nach obiger Beschreibung zum Erhalten der Struktur nach Fig. 3d geätzt.
  • Siliziumdioxid wird auf der Schicht 31 und auf den Metallanteilen 33' entsprechend herkömmlicher Techniken zur Bildung einer zweiten Isolierschicht 34 mit einer planaren oberen Fläche abgeschieden. Siehe Fig. 3e. Das Oxid 34 hat eine Dicke von 1,5 . . . 2,0 um.
  • Ein Rillenmuster 35 entsprechend dem gewünschten Leitermuster für den ersten Verbindungspegel wird durch die Schicht 34 hinunter nach den Anteilen 33' eingeätzt, wie in Fig. 3f angegeben. Die Seitenwände der Rillen 35 sind nahezu vertikal, der Seitenwandwinkel β wieder beträgt etwa 95º. Die Rillenbreite beträgt 1 bis 1,5 um. Da die Tiefe der Rillen 35 von 1,5 bis 2,0 um beträgt, liegt das Rillengeometrieverhältnis zwischen etwa 1,0 und 0,5. In Fig. 3f ist die linke Rille 35 mit ihrer ganzen Länge dargestellt, während die rechte Rille 35 in ihrer Breite dargestellt ist. In Fig. 6 ist eine Draufsicht auf Fig. 3f dargestellt.
  • Eine zweite elektrisch leitende Planarisierungsschicht 36 wird auf der Schicht 34 nach Fig. 3g erzeugt. Die Schicht 36 wird vorzugsweise auf genau dieselbe Weise wie die Schicht 33 erzeugt. Insbesondere wird eine niedrigere Schicht, bestehend aus 20 nm aus zerstäubtem Titan gefolgt von 20 nm zerstäubtem Wolfram auf der Schicht 34 und in den Rillen 35 abgeschieden. Eine obere Schicht wird durch isotropisches Abscheiden einer äquivalenten Dicke von etwa 1,5 um Wolfram auf der unteren Schicht erzeugt. Während der Abscheidung des Wolframs schließen sich die Seitenwände jedes niedrigen Bereichs in den Rillen 35 auf einheitliche Weise vom Boden aufwärts. Da die äquivalente W-Dicke wenigstens das Zweifache des Berührungswerts ist, schließen die Seitenwände der unteren Bereiche sich auf eine hohlraumfreie Weise zum Erzeugen einer planaren oberen Fläche für die Schicht 36.
  • Unter Verwendung der Plasmen zum Ätzen der Schicht 33 wird eine verhältnismäßig einheitliche Dicke der Schicht 36 nach unten auf die obere Fläche der Schicht 34 entfernt. Wiederum kann der Ätzvorgang etwas unter der oberen Fläche der Schicht 34 ohne wesentliche Beschädigung der Planarität der Struktur fortgesetzt werden. Die Kombination von Metallanteilen 33' und 36' in Zusammenarbeit mit den Oxidschichten 31 und 34 bildet einen planaren Verbindungspegel.
  • Die vorangehenden Schritte werden jetzt zum Erzeugen eines anderen planaren Verbindungspegels nach Fig. 3i . . . 3n wiederholt. Nur eine kurze Beschreibung dieser Schritte wird hier gegeben.
  • Eine dritte elektrisch isolierende Schicht 37 wird bis zu einer Dicke von 0,7 bis 1,5 um abgeschieden und anschließend selektiv geätzt, um Durchgänge 38 mit einem Durchmesser von etwa 1 um zu bilden. Eine dritte elektrisch leitende planarisierende Schicht 39 mit einer planaren oberen Fläche wird auf oben beschriebene Weise für die Schicht 33 erzeugt. Eine verhältnismäßig einheitliche Dicke der Schicht 39 wird nach unten auf die obere Fläche der Schicht 37 zum Erzeugen der Struktur nach Fig. 3k entfernt.
  • Eine weitere elektrisch isolierende Schicht 40 wird abgeschieden und anschließend zur Bildung eines Musters von Rillen 41 entsprechend dem gewünschten Leitermuster für den zweiten Verbindungspegel geätzt. Die Rillen 41 haben die gleiche Tiefe und Breite wie die Rillen 35. Eine vierte elektrisch leitende Planarisierschicht 42 wird auf dieselbe Weise wie die Schicht 36 erzeugt, um eine planare obere Fläche zu erhalten. Eine verhältnismäßig einheitliche Dicke der Schicht 42 wird hinunter auf die obere Fläche der Schicht 40 abgeätzt. In der Kombination mit den Isolierschichten 37 und 40 bilden die zurückbleibenden Metallanteile 39' und 42' der betreffenden Schichten 39 und 42 den zweiten Verbindungspegel nach Fig. 3n.
  • Der Vorgang nach Fig. 3a . . . 3n ergibt also ein planares hohlraumfreies Zweipegelverbindungssystem. Weitere planare Pegel können auf dieselbe Weise zugegeben werden.
  • In einigen Anwendungen führt das Planarisieren des oberen Verbindungspegels nicht zu einer wesentlichen Vergrößerung der Anordnungsdichte. Ein nicht planarer oberer Verbindungspegel kann vorteilhaft sein, wenn die Anzahl der Verfahrensschritte reduzierbar ist.
  • Beispielsweise kann die Struktur nach Fig. 3j alternativ auf die in Fig. 7 angegebene Weise bearbeitet werden. Unter Verwendung einer geeigneten Photoresistmaske wird die Schicht 39 zum Definieren des gewünschten Musters für den zweiten Verbindungspegel selektiv geätzt. Das Ätzen erfolgt mit nassen Chemikalien oder mit den zum Ätzen der Schicht 33 benutzten Plasmen. Die zurückbleibenden leitenden Anteile 39'' des oberen Teils der Schicht 39 bedecken vollständig die leitenden Anteile 39' in den Durchgängen 38.
  • Als weiteres Beispiel können die in Fig. 8a und 8b dargestellten Schritte zum Abfertigen der Struktur nach Fig. 3k verwendet werden. Eine Blanketschicht 43 eines elektrischen Leiters, wie z. B. Aluminium, wird auf der Schicht 37 und auf den Metallanteilen 39' abgeschieden. Siehe Fig. 8a. Die ungewünschten Anteile der Schicht 43 werden unter Verwendung einer geeigneten Photoresistmaske abgeätzt. Die zurückbleibenden leitenden Anteile 43' der Schicht 43 bilden die obere Hälfte der zweiten Verbindungspegel nach Fig. 8b.
  • Der ausgezeichnete Ionenwanderwiderstand von Wolfram macht es insbesondere vorteilhaft zur Verwendung nach der Erfindung. Es wurde viel Arbeit bei der Kennzeichnung von Wolfram für Halbleiteranwendungen geleistet. Andere leitende Werkstoffe könnten jedoch erfindungsgemäß verwendet werden, wenn sie isotropisch abscheidbar sind. Ein Kandidat ist Molybdän. Als Schwesterelement für Wolfram hat Molybdän gleiche Eigenschaften. Es ist in gasförmigem MoF&sub6; verfügbar.
  • Wenn auch die Erfindung unter Bezugnahme auf besondere Ausführungsbeispiele beschrieben wurde, dient diese Beschreibung ausschließlich zur Veranschaulichung und soll nicht als einschränkend für den Rahmen nach der Erfindung nach untenstehenden Ansprüchen betrachtet werden. Beispielsweise wurde eine Versuchsstruktur mit hohlraumfreien metallgefüllten Rillen von 0,75 um Breite und mit einem 0,3 Geometrieverhältnis aufgebaut. Die niedrigste zusammengesetzte Leit/Isolierschicht nach der Erfindung kann Rillen statt Durchgänge enthalten.
  • Die Arbeit von Levy et al scheint anzugeben, daß es Bedingungen gibt, unter denen Aluminium zum Erhalten einer planaren Oberfläche isotropisch abgeschieden werden kann. Es kann also möglich sein, Aluminium für isotropisches Füllen der Öffnungen in den Isolierschichten zu verwenden. Eine Keimbildungsschicht kann zum Vermeiden von selektivem Aluminium-LPCVD erforderlich sein. Dementsprechend können mehrere Abwandlungen, Änderungen und Anwendungen dem Fachmann bekannt sein, ohne aus dem echten Rahmen und dem Wesen der Erfindung entsprechend der beigefügten Ansprüche herauszutreten.

Claims (4)

1. Verfahren zum Herstellen einer Halbleiteranordnung mit einem planaren Mehrpegelverbindungssystem, das durch einmaliges oder wiederholtes Durchführen der folgenden Schritte erzeugt wird: die Erzeugung einer elektrisch isolierenden Schicht (31, 34, 37, 40) mit einer weitgehend planaren oberen Fläche mit Öffnungen (32, 35, 38, 41), die Erzeugung einer elektrisch leitenden planarisierenden Schicht (33, 36, 39, 42) mit einer weitgehend planaren oberen Fläche auf der Isolierschicht und in den Öffnungen, das Entfernen einer Schicht ungefähr konstanter Dicke des Materials der leitenden Planarisierungsschicht auf derartige Weise, daß die unterliegende elektrisch isolierende Schicht nicht länger vom Material bedeckt wird und nur Anteile (33', 36', 39', 42') der leitenden planarisierenden Schicht in den Öffnungen zurückbleiben, dadurch gekennzeichnet, daß der Schritt der Erzeugung der planarisierenden Schicht folgende Schritte umfaßt: (1) Das Abscheiden einer elektrisch leitenden unteren Schicht (33A, 33B) auf der Isolierschicht (31) und in den Öffnungen (32), wobei die untere Schicht aus einer ersten Unterschicht (33A) besteht, die an der Isolierschicht (31) und an dem durch die Öffnungen (32) belichteten Material (30) haftet, anschließend das Abscheiden einer zweiten Unterschicht (33B), die an der ersten Unterschicht haftet und als Keimbildungsfläche für das spezifizierte Material (33C) dient, das isotropische Abscheiden einer ausreichenden Menge eines spezifizierten Materials von einer Materialart in einem Dampf durch eine oberflächengesteuerte chemische Reaktion in unmittelbarer Nähe von der Stelle, an der das Material niederschlägt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das spezifizierte Material (33, 36, 39, 42) im wesentlichen aus Wolfram besteht, das durch Wasserstoffreduktion geliefert wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Schritte des Abscheidens der ersten und zweiten Unterschichten das Abscheiden von Titan bzw. Wolfram umfassen, wobei das spezifizierte Material Wolfram ist, und die Materialart Wolframhexafluorid und der Dampf im wesentlichen silanfrei sind.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß vor der Durchführung des Schritts zum Entfernen der planarisierenden Schicht eine weitere Schicht angebracht wird, deren obere Fläche weniger rauh ist als die obere Fläche der Planarisierungsschicht, wonach die weitere Schicht und nach oben ausragende Teile der Planarisierungsschicht durch Ätzung mit einem Ätzmittel entfernt werden, das das Material der weiteren Schicht und diese Planarisierungsschicht mit Geschwindigkeiten angreift, die sich nicht wesentlich voneinander unterscheiden.
DE3788485T 1986-09-30 1987-09-14 Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff. Expired - Lifetime DE3788485T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US91342886A 1986-09-30 1986-09-30

Publications (2)

Publication Number Publication Date
DE3788485D1 DE3788485D1 (de) 1994-01-27
DE3788485T2 true DE3788485T2 (de) 1994-06-09

Family

ID=25433265

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3788485T Expired - Lifetime DE3788485T2 (de) 1986-09-30 1987-09-14 Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff.

Country Status (6)

Country Link
EP (1) EP0262719B1 (de)
JP (1) JP2573621B2 (de)
KR (1) KR960009091B1 (de)
AT (1) ATE98814T1 (de)
CA (1) CA1294716C (de)
DE (1) DE3788485T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682660B2 (ja) * 1987-08-17 1994-10-19 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 導電性スタツドを形成する方法
US4847111A (en) * 1988-06-30 1989-07-11 Hughes Aircraft Company Plasma-nitridated self-aligned tungsten system for VLSI interconnections
KR910006744B1 (ko) * 1988-07-21 1991-09-02 삼성전자 주식회사 접속창 채움방법
GB2233494A (en) * 1989-06-26 1991-01-09 Philips Nv Providing an electrode on a semiconductor device
EP0430040A3 (en) * 1989-11-27 1992-05-20 Micron Technology, Inc. Method of forming a conductive via plug or an interconnect line of ductile metal within an integrated circuit using mechanical smearing
US5244534A (en) 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
KR950010854B1 (ko) * 1992-10-30 1995-09-25 현대전자산업주식회사 텅스텐 플러그 형성방법
EP0971409A1 (de) * 1998-07-07 2000-01-12 Interuniversitair Micro-Elektronica Centrum Vzw Herstellungsverfahren von Kupfer enthaltenden Metallstützen
EP0971403A1 (de) * 1998-07-07 2000-01-12 Interuniversitair Microelektronica Centrum Vzw Herstellungsverfahren von Kupfer enthaltenden Metallstützen

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1286737A (en) * 1969-10-15 1972-08-23 Itt Multilevel conductive systems
JPS61112353A (ja) * 1984-11-07 1986-05-30 Nec Corp 多層配線の形成方法
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
GB2186424A (en) * 1986-01-30 1987-08-12 Plessey Co Plc Method for producing integrated circuit interconnects
EP0234407A1 (de) * 1986-02-28 1987-09-02 General Electric Company Verfahren zum Auffüllen von Verbindungs- oder Kontaktlöchern in einer mehrlagigen VLSI-Metallisierungsstruktur

Also Published As

Publication number Publication date
ATE98814T1 (de) 1994-01-15
KR880004609A (ko) 1988-06-07
JP2573621B2 (ja) 1997-01-22
DE3788485D1 (de) 1994-01-27
JPS6390838A (ja) 1988-04-21
EP0262719A3 (en) 1988-12-14
EP0262719B1 (de) 1993-12-15
KR960009091B1 (ko) 1996-07-10
EP0262719A2 (de) 1988-04-06
CA1294716C (en) 1992-01-21

Similar Documents

Publication Publication Date Title
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE69837674T2 (de) Doppeldamaszen-metallisierung
DE69329663T2 (de) Verfahren zur Herstellung einer konformen Feuerfestmetallschicht in einer submikronischen Öffnung
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE69231389T2 (de) Verfahren zur Herstellung eines elektrischer Kontaktes über einem Silizium-Halbleiterplättchen
DE4309542C2 (de) Halbleitereinrichtung mit einer verbesserten Verdrahtungsstruktur und Verfahren zur Herstellung dieser Halbleitereinrichtung
EP0269095B1 (de) Integrierte Halbleiterschaltung mit mindestens zwei aus Aluminium oder einer Aluminium-Verbindung bestehenden Metallisierungsebenen sowie Verfahren zu ihrer Herstellung
DE69901142T2 (de) Verfahren zur Herstellung einer Halbleiterschaltung mit Kupfer-Verbindungsleitungen
DE69308727T2 (de) Herstellungsverfahren von einer Halbleitervorrichtung mit einer begrabenen Kontaktstruktur
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE3781312T2 (de) Verfahren zur haftung einer schicht aus einem metall mit hohem schmelzpunkt auf einem substrat.
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102005057075A1 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht
DE4430120A1 (de) Verfahren zur Erzeugung eines Dielektrikums und Anlage zu dessen Durchführung
DE68917494T2 (de) Niederschlagverfahren von Wolfram auf Silizium bei einem sich selbst begrenzenden CVD-Verfahren und somit hergestelltes Halbleiterbauelement.
DE102007020266B3 (de) Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung
DE102004062472B4 (de) Verfahren zur Herstellung einer Metallverbindungsleitung unter Verwendung einer bei niedriger Temperatur gebildeten Barrierenmetallschicht
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE3788485T2 (de) Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff.
DE69622781T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit vergrabener Kontaktstruktur
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE102007050843A1 (de) Integrierte Schaltung mit Kohlenstoffnanoröhren und Verfahren zu deren Herstellung unter Verwendung von geschützten Katalysatorschichten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8327 Change in the person/name/address of the patent owner

Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N

8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL