JPH0682660B2 - 導電性スタツドを形成する方法 - Google Patents
導電性スタツドを形成する方法Info
- Publication number
- JPH0682660B2 JPH0682660B2 JP63137587A JP13758788A JPH0682660B2 JP H0682660 B2 JPH0682660 B2 JP H0682660B2 JP 63137587 A JP63137587 A JP 63137587A JP 13758788 A JP13758788 A JP 13758788A JP H0682660 B2 JPH0682660 B2 JP H0682660B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- vias
- passivation layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は金属及び絶縁薄膜を同時に平坦化して平坦な充
填バイアを形成する方法に関する。
填バイアを形成する方法に関する。
B.従来技術 集積回路の装置密度が増大するにつれて、個々の装置を
相互接続するのに使用する導電体形成技術はより厳密な
要件を満足しなければならなくなつた。１つには、装置
の総数が増えたので多くのレベルの導電層が必要であ
る。金属層の数が増大すると、これ等の金属層を分離す
る絶縁層はできるだけ平坦であることが肝要である。も
し平坦性が保持されないと、結果の激しい表面の形状
（凹凸）が金属の開放もしくは短絡の原因となる。現在
の導電体形成技術に課せられている他の拘束は金属層を
相互接続するのに使用される孔即ちバイアができるだけ
小さなスペース中に形成されなければならない点にあ
る。バイアの形成は（たとえばフツ素を主成分とする気
体プラズマ中の反応性イオン・エツチング（RIE）によ
つて）絶縁体を異方的にパターン化して垂直な側壁を有
するバイアを形成することによつて普通達成されてい
る。他の制約はコンタクト抵抗の最小化である。１つの
金属レベルで接続される装置の数のために、この金属レ
ベル上の抵抗性負荷（従つて関連する信号遅延）が増大
する。コンタクト抵抗を最小にする相互接続材料は負荷
を減少する。タングステンのような耐火金属はこのよう
な必要とされる固有抵抗の性質を有することがわかつて
いる。さらに、CVDタングステンは下側の形状に沿つて
共形的に（コンホーマルに）付着でき絶縁層中に形成さ
れた垂直側壁のバイアを充填するので、上述のバイアの
密度の制約は相互接続材料としてCVDタングステンを採
用することによつて解消できる。
相互接続するのに使用する導電体形成技術はより厳密な
要件を満足しなければならなくなつた。１つには、装置
の総数が増えたので多くのレベルの導電層が必要であ
る。金属層の数が増大すると、これ等の金属層を分離す
る絶縁層はできるだけ平坦であることが肝要である。も
し平坦性が保持されないと、結果の激しい表面の形状
（凹凸）が金属の開放もしくは短絡の原因となる。現在
の導電体形成技術に課せられている他の拘束は金属層を
相互接続するのに使用される孔即ちバイアができるだけ
小さなスペース中に形成されなければならない点にあ
る。バイアの形成は（たとえばフツ素を主成分とする気
体プラズマ中の反応性イオン・エツチング（RIE）によ
つて）絶縁体を異方的にパターン化して垂直な側壁を有
するバイアを形成することによつて普通達成されてい
る。他の制約はコンタクト抵抗の最小化である。１つの
金属レベルで接続される装置の数のために、この金属レ
ベル上の抵抗性負荷（従つて関連する信号遅延）が増大
する。コンタクト抵抗を最小にする相互接続材料は負荷
を減少する。タングステンのような耐火金属はこのよう
な必要とされる固有抵抗の性質を有することがわかつて
いる。さらに、CVDタングステンは下側の形状に沿つて
共形的に（コンホーマルに）付着でき絶縁層中に形成さ
れた垂直側壁のバイアを充填するので、上述のバイアの
密度の制約は相互接続材料としてCVDタングステンを採
用することによつて解消できる。
従来技術の方法はその中に平坦なスタツドが埋込まれた
平坦な絶縁層を与えようと試みた。米国特許第4470874
号は基板上にアルミニウムを主成分とするスタツドを形
成し、ガラスのパツシベーシヨン（安定化）層を付着し
てスタツドを覆い、平坦化用ホトレジスト層をパツシベ
ーシヨン層上に付着し、ホトレジスト層を、該ホトレジ
スト層とガラス・パツシベーシヨン層を略同じ速度で除
去するエツチヤントに晒らし、ガラス・パツシベーシヨ
ン層の残りを前に形成した相互接続用スタツドとガラス
・パツシベーシヨン層を同じ速度で侵食する他のエツチ
ヤント中で除去する方法を開示している。後者のエツチ
ヤントはアルゴンを基調とするスパツタ・エツチ、イオ
ン・ミリング段階もしくはポリツシング段階として開示
されている。
平坦な絶縁層を与えようと試みた。米国特許第4470874
号は基板上にアルミニウムを主成分とするスタツドを形
成し、ガラスのパツシベーシヨン（安定化）層を付着し
てスタツドを覆い、平坦化用ホトレジスト層をパツシベ
ーシヨン層上に付着し、ホトレジスト層を、該ホトレジ
スト層とガラス・パツシベーシヨン層を略同じ速度で除
去するエツチヤントに晒らし、ガラス・パツシベーシヨ
ン層の残りを前に形成した相互接続用スタツドとガラス
・パツシベーシヨン層を同じ速度で侵食する他のエツチ
ヤント中で除去する方法を開示している。後者のエツチ
ヤントはアルゴンを基調とするスパツタ・エツチ、イオ
ン・ミリング段階もしくはポリツシング段階として開示
されている。
米国特許第4614021号は第１のレベルの金属を基板上に
画定し、相互接続用スタツド構造体を第１の金属層上に
画定し、厚いパツシベーシヨン誘導体層を付着して導電
性スタツドを覆い、平坦化用レジスト層を誘導体層上に
被覆し、レジスト層を該レジスト及びパツシベーシヨン
層を同じ速度で除去するエツチヤントに晒らしてパツシ
ベーシヨン層を平坦化する方法を開示している。
画定し、相互接続用スタツド構造体を第１の金属層上に
画定し、厚いパツシベーシヨン誘導体層を付着して導電
性スタツドを覆い、平坦化用レジスト層を誘導体層上に
被覆し、レジスト層を該レジスト及びパツシベーシヨン
層を同じ速度で除去するエツチヤントに晒らしてパツシ
ベーシヨン層を平坦化する方法を開示している。
従来技術には、誘導体層を基板上に被覆し誘導体層中に
バイアを画定し、バイアに金属を充填し、この構造体を
平坦化用樹脂層で被覆し、樹脂層を該樹脂及びバイアの
外側の金属層の部分を略同じ速度で除去するエツチヤン
トに晒らす方法もある。このような方法は米国特許第45
20041号、米国特許第4614563号に開示されている。この
両方法は1:1の金属：樹脂のエツチ速度の比を保持して
平坦な表面を与えなければならない。さらにバイアの外
側に存在する金属の部分は相対的に平坦なパツシベーシ
ヨン層上に存在していることに注意されたい。
バイアを画定し、バイアに金属を充填し、この構造体を
平坦化用樹脂層で被覆し、樹脂層を該樹脂及びバイアの
外側の金属層の部分を略同じ速度で除去するエツチヤン
トに晒らす方法もある。このような方法は米国特許第45
20041号、米国特許第4614563号に開示されている。この
両方法は1:1の金属：樹脂のエツチ速度の比を保持して
平坦な表面を与えなければならない。さらにバイアの外
側に存在する金属の部分は相対的に平坦なパツシベーシ
ヨン層上に存在していることに注意されたい。
1985年10月28日に出願された米国特許出願第791860号は
化学−機械的ポリツシング技術によつて、基板上に、同
一平面上にある金属／絶縁体薄膜を形成する方法を開示
している。この発明は絶縁体：金属もしくは金属：絶縁
体のポリツシング速度の比を最大化することによる平坦
な多重レベル半導体構造体の製造に向けられている。こ
の米国特許出願の第３図に示されているように、他の平
坦化方法はバイアを画定する前にパツシベーシヨン層を
平坦化して、その後に形成されるバイアを金属で過充填
する方法である。次にバイアの外側に存在する金属の部
分をポリツシングで除去する。より具体的にはこの特許
出願は（第１表に）酸化シリコンに対するアルミニウム
のポリツシング速度を最大化する複数の酸性の化学−機
械的スラリーを開示している。
化学−機械的ポリツシング技術によつて、基板上に、同
一平面上にある金属／絶縁体薄膜を形成する方法を開示
している。この発明は絶縁体：金属もしくは金属：絶縁
体のポリツシング速度の比を最大化することによる平坦
な多重レベル半導体構造体の製造に向けられている。こ
の米国特許出願の第３図に示されているように、他の平
坦化方法はバイアを画定する前にパツシベーシヨン層を
平坦化して、その後に形成されるバイアを金属で過充填
する方法である。次にバイアの外側に存在する金属の部
分をポリツシングで除去する。より具体的にはこの特許
出願は（第１表に）酸化シリコンに対するアルミニウム
のポリツシング速度を最大化する複数の酸性の化学−機
械的スラリーを開示している。
1987年３月30日出願の米国特許出願第031809号はパター
ン化したシリコン層上にタングステンの層を付着し、シ
リコン層が付着したタングステン層と相対的に同一平面
になる迄シリコン層をポリツシングする方法を開示して
いる。
ン化したシリコン層上にタングステンの層を付着し、シ
リコン層が付着したタングステン層と相対的に同一平面
になる迄シリコン層をポリツシングする方法を開示して
いる。
本願の発明者はバイアの画定後で、金属付着の前にパツ
シベーシヨン薄膜を平坦化する可能性を研究した。仮に
バイアを予じめ平坦にしたパツシベーシヨン層中に画定
すると、下層の表面の形状に従つてはなはだしく深さが
変動するバイアが形成される。エツチ工程を続けて、最
も深いバイアを完全に形成すると、より浅いバイアが著
しくオーバエツチされて、下の構造体をかなり浸食す
る。同時に上述の垂直バイアとコンタクト抵抗の制約の
ために、本願の発明者はバイアを充填する導電材料とし
てコンホーマルな金属を使用しようと考えた。しかしな
がら上述の技術はいずれも、バイア充填金属及び非平坦
な絶縁体層を同時に平坦にして平坦な金属−絶縁体表面
を形成する方法に向けられてはいない。
シベーシヨン薄膜を平坦化する可能性を研究した。仮に
バイアを予じめ平坦にしたパツシベーシヨン層中に画定
すると、下層の表面の形状に従つてはなはだしく深さが
変動するバイアが形成される。エツチ工程を続けて、最
も深いバイアを完全に形成すると、より浅いバイアが著
しくオーバエツチされて、下の構造体をかなり浸食す
る。同時に上述の垂直バイアとコンタクト抵抗の制約の
ために、本願の発明者はバイアを充填する導電材料とし
てコンホーマルな金属を使用しようと考えた。しかしな
がら上述の技術はいずれも、バイア充填金属及び非平坦
な絶縁体層を同時に平坦にして平坦な金属−絶縁体表面
を形成する方法に向けられてはいない。
C.発明が解決しようとする問題点 本発明の目的は金属−絶縁体表面を与えることにある。
本発明に従えばバイアを画定した後にパツシベーシヨン
層を平坦にする方法が与えられる。
層を平坦にする方法が与えられる。
本発明に従えば、別個の平坦化層を使用しないで、タン
グステン薄膜と絶縁体層を同時に平坦化する方法が与え
られる。
グステン薄膜と絶縁体層を同時に平坦化する方法が与え
られる。
D.問題点を解決するための手段 本発明は同一平面上に存在しない基板上の構造部分に対
して、絶縁層を介して導電性スタツドを形成するもので
ある。この構造部分は、例えば異なる高さを有する第１
図の金属線30、又は第２図の酸化物分離領域10及び拡散
領域14のようなスタツド形成部分である。本発明では、
先ず、基板上に、この基板の表面形状に対して実質的に
コンホーマルな平坦でない絶縁層（例えば第１図のパツ
シベーシヨン層40、第２図のパツシベーシヨン層20）を
形成し、次に、上記の構造部分を露出するように絶縁層
にバイア（例えば第１図のバイア45）を形成する。次に
バイアを完全に充填するように絶縁層上に導電層（例え
ば第１図の金属層50）を付着する。最後に、これらの導
電層及び絶縁層を研磨スラリーを用いてポリツシング
し、バイアの領域外の導電層部分を除去し且つバイア内
の導電層部分及び残つた絶縁層部分が同一平面になるよ
うに平坦化する。
して、絶縁層を介して導電性スタツドを形成するもので
ある。この構造部分は、例えば異なる高さを有する第１
図の金属線30、又は第２図の酸化物分離領域10及び拡散
領域14のようなスタツド形成部分である。本発明では、
先ず、基板上に、この基板の表面形状に対して実質的に
コンホーマルな平坦でない絶縁層（例えば第１図のパツ
シベーシヨン層40、第２図のパツシベーシヨン層20）を
形成し、次に、上記の構造部分を露出するように絶縁層
にバイア（例えば第１図のバイア45）を形成する。次に
バイアを完全に充填するように絶縁層上に導電層（例え
ば第１図の金属層50）を付着する。最後に、これらの導
電層及び絶縁層を研磨スラリーを用いてポリツシング
し、バイアの領域外の導電層部分を除去し且つバイア内
の導電層部分及び残つた絶縁層部分が同一平面になるよ
うに平坦化する。
E.実施例 第１図（Ａ）を参照するに、本発明の方法が半導体基板
１上で遂行されている。基板１は、たとえばｐ型の〈10
0〉配向単結晶シリコンから形成される。基板１は半分
埋設した酸化物分離領域10を除き集積回路構造体がない
ものとして示されている。実際には、複数の拡散領域が
基板１の表面領域に形成されていて、基板１の表面上に
は複数の導電性構造体（たとえば、多結晶シリコン・ゲ
ート電極、記憶ノード電極等）が与えられて、集積回路
装置が形成されている。このような装置は図面を簡単に
するために第１図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）には
示されていない。半埋設酸化物分離領域10は基板１上に
酸化シリコンの薄い層を成長し、酸化シリコン層上に窒
化シリコンの層を付着し、窒化物−酸化物層をパターン
化して基板１の領域を露出して露出した基板の領域を酸
化するといつた通常の技術を使用して形成できる。集積
回路構造体（たとえば分離領域10）を基板１上に形成し
た後に、第１のパツシベーシヨン層20を付着する。パツ
シベーシヨン層はポリイミド、ホスホシリケート・ガラ
ス（PSG）、もしくはボロホスホシリケート・ガラス（B
PSG）のような多くの一般に知られた絶縁材料の１つで
よい。次に金属層を第１のパツシベーシヨン層20上に付
着し、パターン化して金属線30を形成する。金属層は任
意の導電性材料でよいが、金属線30はAl/2％Cuもしくは
Al/4％Si/2％Cuのようなアルミニウムを主成分とする合
金から形成することが望ましい。金属線30は塩素を主成
分とする気体プラズマ中で、ホトレジストによつて露出
した金属層の部分を異方性エツチングすることによつて
画定される。
１上で遂行されている。基板１は、たとえばｐ型の〈10
0〉配向単結晶シリコンから形成される。基板１は半分
埋設した酸化物分離領域10を除き集積回路構造体がない
ものとして示されている。実際には、複数の拡散領域が
基板１の表面領域に形成されていて、基板１の表面上に
は複数の導電性構造体（たとえば、多結晶シリコン・ゲ
ート電極、記憶ノード電極等）が与えられて、集積回路
装置が形成されている。このような装置は図面を簡単に
するために第１図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）には
示されていない。半埋設酸化物分離領域10は基板１上に
酸化シリコンの薄い層を成長し、酸化シリコン層上に窒
化シリコンの層を付着し、窒化物−酸化物層をパターン
化して基板１の領域を露出して露出した基板の領域を酸
化するといつた通常の技術を使用して形成できる。集積
回路構造体（たとえば分離領域10）を基板１上に形成し
た後に、第１のパツシベーシヨン層20を付着する。パツ
シベーシヨン層はポリイミド、ホスホシリケート・ガラ
ス（PSG）、もしくはボロホスホシリケート・ガラス（B
PSG）のような多くの一般に知られた絶縁材料の１つで
よい。次に金属層を第１のパツシベーシヨン層20上に付
着し、パターン化して金属線30を形成する。金属層は任
意の導電性材料でよいが、金属線30はAl/2％Cuもしくは
Al/4％Si/2％Cuのようなアルミニウムを主成分とする合
金から形成することが望ましい。金属線30は塩素を主成
分とする気体プラズマ中で、ホトレジストによつて露出
した金属層の部分を異方性エツチングすることによつて
画定される。
金属線30を画定した後に、第２のパツシベーシヨン層40
を第１のパツシベーシヨン層20上に付着する。第２のパ
ツシベーシヨン層40はドープド・ガラス（BPSGが好まし
い）で形成することが好ましい。第２のパツシベーシヨ
ン層40は付着した時点では平らでない上側の表面を有す
ることに注意されたい。即ちドープド・ガラスのパツシ
ベーシヨン層はコンホーマルになる性向を有し、その上
側表面は基板上に形成された下層構造体の輪郭に従つて
いる。
を第１のパツシベーシヨン層20上に付着する。第２のパ
ツシベーシヨン層40はドープド・ガラス（BPSGが好まし
い）で形成することが好ましい。第２のパツシベーシヨ
ン層40は付着した時点では平らでない上側の表面を有す
ることに注意されたい。即ちドープド・ガラスのパツシ
ベーシヨン層はコンホーマルになる性向を有し、その上
側表面は基板上に形成された下層構造体の輪郭に従つて
いる。
第１図（Ｂ）に示したように、次にバイア45を第２のパ
ツシベーシヨン層40中に形成して下の金属線30を露出す
る。バイア45は通常のホトレジスト材料を付着して、パ
ターン化し、第２のパツシベーシヨン層40の露出部分を
CF4のようなハロゲンを主成分とする気体プラズマ中で
異方性エツチングすることによつて形成できる。
ツシベーシヨン層40中に形成して下の金属線30を露出す
る。バイア45は通常のホトレジスト材料を付着して、パ
ターン化し、第２のパツシベーシヨン層40の露出部分を
CF4のようなハロゲンを主成分とする気体プラズマ中で
異方性エツチングすることによつて形成できる。
第２のパツシベーシヨン層40の上側の表面は下の層によ
つて生じた輪郭に従うので、バイアの深さは等しくな
る。金属線30上のバイア45のすべてを完全に画定するに
は等量のエツチングが必要である。従つて上述の方法は
バイアの画定の前にパツシベーシヨン層を平坦にした従
来の方法のように深いバイアを画定中に浅いバイアをオ
ーバーエツチングすることによつて生ずる悪影響を避け
ている。
つて生じた輪郭に従うので、バイアの深さは等しくな
る。金属線30上のバイア45のすべてを完全に画定するに
は等量のエツチングが必要である。従つて上述の方法は
バイアの画定の前にパツシベーシヨン層を平坦にした従
来の方法のように深いバイアを画定中に浅いバイアをオ
ーバーエツチングすることによつて生ずる悪影響を避け
ている。
次に第１図（Ｃ）に示したように、第２の金属層50がパ
ターン化されたパツシベーシヨン層40上に付着される。
第２の金属層50はすき間又は不連続部を形成することな
く、第２のパツシベーシヨン層40中のバイアを充填する
ようにコンホーマルに付着できる材料から形成されるこ
とが好ましい。化学的に蒸着される（CVD）タングステ
ンがこれ等の性質を与えることがわかつている。第２の
金属層50はコンホーマルであるために、その上側の表面
は下の構造体によつて生じた輪郭に従うことに注意され
たい。第２の金属層50は第２のパツシベーシヨン層40中
に形成されたバイア45を完全に充填するのに少なくとも
十分な厚さ（即ち図示された断面の寸法でバイアの幅の
少なくとも1/2の厚さ）でなければならない。従つてバ
イア内に存在する、第２の金属層50の部分55が金属線30
に電気的接続を与える。
ターン化されたパツシベーシヨン層40上に付着される。
第２の金属層50はすき間又は不連続部を形成することな
く、第２のパツシベーシヨン層40中のバイアを充填する
ようにコンホーマルに付着できる材料から形成されるこ
とが好ましい。化学的に蒸着される（CVD）タングステ
ンがこれ等の性質を与えることがわかつている。第２の
金属層50はコンホーマルであるために、その上側の表面
は下の構造体によつて生じた輪郭に従うことに注意され
たい。第２の金属層50は第２のパツシベーシヨン層40中
に形成されたバイア45を完全に充填するのに少なくとも
十分な厚さ（即ち図示された断面の寸法でバイアの幅の
少なくとも1/2の厚さ）でなければならない。従つてバ
イア内に存在する、第２の金属層50の部分55が金属線30
に電気的接続を与える。
次に第１図（Ｄ）に示したように、金属層50及びパツシ
ベーシヨン層40を平坦化エツチングして、バイアの外側
の金属層50の部分を除去すると同時にパツシベーシヨン
層を平らにする。このようにして結果の構造体は平坦な
表面60をなし、その上に次の金属及び絶縁層が付着でき
る。
ベーシヨン層40を平坦化エツチングして、バイアの外側
の金属層50の部分を除去すると同時にパツシベーシヨン
層を平らにする。このようにして結果の構造体は平坦な
表面60をなし、その上に次の金属及び絶縁層が付着でき
る。
本発明では、この平坦化エツチングは研磨スラリーを用
いて層をポリツシングすることによつて行われる。実験
をストラスバウ（Strasbaugh）単一ウエハ・ポリツシユ
・ツールで行つた。研磨用のスバ（SUBA）IV多孔性ポリ
ツシング・パツドを使用した。パツドは略700乃至840g/
cm2の圧力に保持された。Al2O3の微粒子、脱イオン水、
塩基及び酸化剤より成る研磨スラリーが平坦な表面を形
成するのに十分なW:BPSGのエツチ速度を与える。Al2O3
の微粒子40gを脱イオン水10l及び過酸化水素（酸化剤）
略１と混合した。第１の実験ではさらに硝酸を加えて
pH6のスラリーにした。他の実験では、酸もしくは塩基
を加えなかつた。第３の実験では水酸化カリウムを加え
てpHが約8.4のスラリーにした。pHが６乃至７では、タ
ングステンは除去されない。pH8.4ではタングステンは
略300Å／分の速度及びBPSGは200Å／分の速度で除去さ
れた。この方法の結果を実験用の構造体の断面の走査電
子顕微鏡（SEM）で写真にして眺めたところ（倍率×400
0、×20000）、完全な平坦性が認められた。さらにスラ
リーのpHを11迄上げた他の実験では略同じ結果が求めら
れた。即ち本発明のポリツシング方法は高いW:BPSGのエ
ツチ速度の比（たとえば10:1及びそれ以上）で平坦なBP
SG/W表面を与える。従つて本発明は、金属と平坦化用樹
脂間の1:1エツチ速度比と予じめ平坦にしたパツシベー
シヨン表面に依存した従来の方法よりもはるかに柔軟な
（従つてはるかに信頼性のある）平坦化方法を与える。
本発明では略7.5以上のpHを有するAl2O3／水／酸化剤ス
ラリーが平坦なタングステン−BPSG表面を与える。
いて層をポリツシングすることによつて行われる。実験
をストラスバウ（Strasbaugh）単一ウエハ・ポリツシユ
・ツールで行つた。研磨用のスバ（SUBA）IV多孔性ポリ
ツシング・パツドを使用した。パツドは略700乃至840g/
cm2の圧力に保持された。Al2O3の微粒子、脱イオン水、
塩基及び酸化剤より成る研磨スラリーが平坦な表面を形
成するのに十分なW:BPSGのエツチ速度を与える。Al2O3
の微粒子40gを脱イオン水10l及び過酸化水素（酸化剤）
略１と混合した。第１の実験ではさらに硝酸を加えて
pH6のスラリーにした。他の実験では、酸もしくは塩基
を加えなかつた。第３の実験では水酸化カリウムを加え
てpHが約8.4のスラリーにした。pHが６乃至７では、タ
ングステンは除去されない。pH8.4ではタングステンは
略300Å／分の速度及びBPSGは200Å／分の速度で除去さ
れた。この方法の結果を実験用の構造体の断面の走査電
子顕微鏡（SEM）で写真にして眺めたところ（倍率×400
0、×20000）、完全な平坦性が認められた。さらにスラ
リーのpHを11迄上げた他の実験では略同じ結果が求めら
れた。即ち本発明のポリツシング方法は高いW:BPSGのエ
ツチ速度の比（たとえば10:1及びそれ以上）で平坦なBP
SG/W表面を与える。従つて本発明は、金属と平坦化用樹
脂間の1:1エツチ速度比と予じめ平坦にしたパツシベー
シヨン表面に依存した従来の方法よりもはるかに柔軟な
（従つてはるかに信頼性のある）平坦化方法を与える。
本発明では略7.5以上のpHを有するAl2O3／水／酸化剤ス
ラリーが平坦なタングステン−BPSG表面を与える。
上述のように、平坦な金属−絶縁表面は等しい深さのバ
イア中に金属を付着した後に形成される。オーバーエツ
チされたバイアを形成することなく、バイア充填金属形
成技術を使用して平坦な表面を与えることができる。充
填したバイア上の金属が完全に除去されるので、充填し
たバイア間の望ましくない結合がなくなる。第２の金属
層をその後相互接続のために平坦な表面上に付着する時
は、この層をパターン化するのに使用するホトレジスト
層を平坦な表面上に付着することになるから、ホトレジ
ストを良好に被覆し且つ正確にパターニングすることが
できる。さらに金属線の抵抗も平坦化のために減少す
る。一般に、このようにして得られる平坦な表面は金属
の多重層を相互接続のために必要とする高密度のICとよ
り両立可能である。
イア中に金属を付着した後に形成される。オーバーエツ
チされたバイアを形成することなく、バイア充填金属形
成技術を使用して平坦な表面を与えることができる。充
填したバイア上の金属が完全に除去されるので、充填し
たバイア間の望ましくない結合がなくなる。第２の金属
層をその後相互接続のために平坦な表面上に付着する時
は、この層をパターン化するのに使用するホトレジスト
層を平坦な表面上に付着することになるから、ホトレジ
ストを良好に被覆し且つ正確にパターニングすることが
できる。さらに金属線の抵抗も平坦化のために減少す
る。一般に、このようにして得られる平坦な表面は金属
の多重層を相互接続のために必要とする高密度のICとよ
り両立可能である。
以上の本発明は第１の金属線に導電性金属のスタツドを
形成する方法に関して説明されたが、本発明は任意の金
属レベルに適用可能である。第２図に示したように、本
発明は分離領域10上の金属線55と、拡散領域12、14及び
ゲート電極16を有するFET装置の拡散領域14へのコンタ
クト55とを同時に形成するのに使用できる。
形成する方法に関して説明されたが、本発明は任意の金
属レベルに適用可能である。第２図に示したように、本
発明は分離領域10上の金属線55と、拡散領域12、14及び
ゲート電極16を有するFET装置の拡散領域14へのコンタ
クト55とを同時に形成するのに使用できる。
コンホーマルな金属線としてはタングステンが好ましい
が、タングステン以外の金属層も使用できる。バイアの
充填に問題がなければ、上述のアルミニウムを主成分と
する合金のような導電性材料がバイアの充填に使用でき
る。上述の米国特許出願第791860号に説明されているよ
うに、アルミニウムと酸化シリコンは、アルミニウムの
微粉末及び脱イオン水（1g/l）より成るスラリーが存在
する中で140−560g/cm2の圧力でのローデル（Rodell）2
10 I2研磨パツドを使用して略同じ速度でポリツシング
できる。
が、タングステン以外の金属層も使用できる。バイアの
充填に問題がなければ、上述のアルミニウムを主成分と
する合金のような導電性材料がバイアの充填に使用でき
る。上述の米国特許出願第791860号に説明されているよ
うに、アルミニウムと酸化シリコンは、アルミニウムの
微粉末及び脱イオン水（1g/l）より成るスラリーが存在
する中で140−560g/cm2の圧力でのローデル（Rodell）2
10 I2研磨パツドを使用して略同じ速度でポリツシング
できる。
F.発明の効果 本発明に従い平坦な金属−絶縁体表面が与えられる。
第１図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は本発明の方法
に従う各段階の半導体基板の断面図である。第２図は本
発明の第２の実施例の半導体基板の断面図である。 １……半導体基板、10……分離領域、12、14……拡散領
域、16……ゲート電極、20……第１のパツシベーシヨン
層、30……金属線、40……第２のパツシベーシヨン層、
45……バイア、50……第２の金属層、55……第２の金属
層の１部、60……平坦な表面。
に従う各段階の半導体基板の断面図である。第２図は本
発明の第２の実施例の半導体基板の断面図である。 １……半導体基板、10……分離領域、12、14……拡散領
域、16……ゲート電極、20……第１のパツシベーシヨン
層、30……金属線、40……第２のパツシベーシヨン層、
45……バイア、50……第２の金属層、55……第２の金属
層の１部、60……平坦な表面。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミツチエル・アルバート・リーチ アメリカ合衆国ヴアーモント州ウヌースキ イ、ウエスト・ストリート235番地 (72)発明者 ジエームズ・カンラド・ポールゼン アメリカ合衆国ヴアーモント州アンダーヒ ル、ボツクス3310、ロード１番地 (56)参考文献 特開 昭63−133551（ＪＰ，Ａ) 特開 昭63−90838（ＪＰ，Ａ)
Claims (1)
- 【請求項１】上面に第１の導電性構造を備えた起伏のあ
る基板上に概してこの起伏に沿った起伏を有する絶縁層
を形成し、 上記絶縁層に上記第１の導電性構造の少なくとも１つを
露出するバイアを形成し、 上記絶縁層上に上記バイアを完全に満たし概して上記絶
縁層の起伏に沿った起伏を有する導電層を付着し、 上記バイアの外の上記導電層および上記絶縁層の上面を
除去して平坦な上面を形成するよう、上記導電層および
上記絶縁層を研磨スラリーの存在でポリッシングするこ
とからなる、 上記第１の導電性構造と上記平坦化された絶縁層上に形
成される第２の導電性構造とを接続する導電性スタッド
を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8583687A | 1987-08-17 | 1987-08-17 | |
| US85836 | 1987-08-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6455845A JPS6455845A (en) | 1989-03-02 |
| JPH0682660B2 true JPH0682660B2 (ja) | 1994-10-19 |
Family
ID=22194264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63137587A Expired - Fee Related JPH0682660B2 (ja) | 1987-08-17 | 1988-06-06 | 導電性スタツドを形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0305691B1 (ja) |
| JP (1) | JPH0682660B2 (ja) |
| DE (1) | DE3880051T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992135A (en) * | 1990-07-24 | 1991-02-12 | Micron Technology, Inc. | Method of etching back of tungsten layers on semiconductor wafers, and solution therefore |
| US5262354A (en) * | 1992-02-26 | 1993-11-16 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5209816A (en) * | 1992-06-04 | 1993-05-11 | Micron Technology, Inc. | Method of chemical mechanical polishing aluminum containing metal layers and slurry for chemical mechanical polishing |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| US5693239A (en) * | 1995-10-10 | 1997-12-02 | Rodel, Inc. | Polishing slurries comprising two abrasive components and methods for their use |
| JP3111928B2 (ja) | 1997-05-14 | 2000-11-27 | 日本電気株式会社 | 金属膜の研磨方法 |
| KR100266749B1 (ko) * | 1997-06-11 | 2000-09-15 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
| US6740590B1 (en) | 1999-03-18 | 2004-05-25 | Kabushiki Kaisha Toshiba | Aqueous dispersion, aqueous dispersion for chemical mechanical polishing used for manufacture of semiconductor devices, method for manufacture of semiconductor devices, and method for formation of embedded writing |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4708767A (en) * | 1984-10-05 | 1987-11-24 | Signetics Corporation | Method for providing a semiconductor device with planarized contacts |
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| DE3788485T2 (de) * | 1986-09-30 | 1994-06-09 | Philips Nv | Verfahren zur Herstellung einer Planarleiterbahn durch isotropes Abscheiden von leitendem Werkstoff. |
| JPS63133551A (ja) * | 1986-11-26 | 1988-06-06 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
-
1988
- 1988-06-06 JP JP63137587A patent/JPH0682660B2/ja not_active Expired - Fee Related
- 1988-07-12 EP EP19880111164 patent/EP0305691B1/en not_active Expired - Lifetime
- 1988-07-12 DE DE19883880051 patent/DE3880051T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3880051D1 (de) | 1993-05-13 |
| EP0305691A1 (en) | 1989-03-08 |
| DE3880051T2 (de) | 1993-10-28 |
| EP0305691B1 (en) | 1993-04-07 |
| JPS6455845A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956313A (en) | Via-filling and planarization technique | |
| US5618381A (en) | Multiple step method of chemical-mechanical polishing which minimizes dishing | |
| US6165889A (en) | Process for forming trenches and contacts during the formation of a semiconductor memory device | |
| US6133144A (en) | Self aligned dual damascene process and structure with low parasitic capacitance | |
| US5985748A (en) | Method of making a semiconductor device using chemical-mechanical polishing having a combination-step process | |
| US5753967A (en) | Damascene process for reduced feature size | |
| KR0133483B1 (ko) | 폴리시스톱(polishstop) 평탄화 방법 및 구조 | |
| US7042100B2 (en) | Damascene interconnection and semiconductor device | |
| US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
| US6103625A (en) | Use of a polish stop layer in the formation of metal structures | |
| JPH0777218B2 (ja) | 同平坦面の金属層および絶縁層の形成方法 | |
| JPH10178096A (ja) | アルミニウム接点の製造法 | |
| JPH11168105A (ja) | 半導体集積回路の製造方法 | |
| US5976971A (en) | Fabrication process of a semiconductor device having an interconnection structure | |
| US6214745B1 (en) | Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern | |
| KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| US5485035A (en) | Method for planarization of an integrated circuit | |
| JPH0682660B2 (ja) | 導電性スタツドを形成する方法 | |
| US6503828B1 (en) | Process for selective polishing of metal-filled trenches of integrated circuit structures | |
| US6326293B1 (en) | Formation of recessed polysilicon plugs using chemical-mechanical-polishing (CMP) and selective oxidation | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| KR20000017425A (ko) | 매립 금속배선의 형성방법 | |
| JP3274324B2 (ja) | 半導体装置の製造方法 | |
| US6977216B2 (en) | Method for forming metal wire in semiconductor device | |
| US6566249B1 (en) | Planarized semiconductor interconnect topography and method for polishing a metal layer to form wide interconnect structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |