DE3136009A1 - Verfahren zur herstellung integrierter schaltungen - Google Patents

Verfahren zur herstellung integrierter schaltungen

Info

Publication number
DE3136009A1
DE3136009A1 DE19813136009 DE3136009A DE3136009A1 DE 3136009 A1 DE3136009 A1 DE 3136009A1 DE 19813136009 DE19813136009 DE 19813136009 DE 3136009 A DE3136009 A DE 3136009A DE 3136009 A1 DE3136009 A1 DE 3136009A1
Authority
DE
Germany
Prior art keywords
layer
substrate
silicon dioxide
silicon nitride
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813136009
Other languages
English (en)
Inventor
Tat-Sing Paul 12305 Schenectady N.Y. Chow
Mario 12019 Ballston Lake N.Y. Ghezzo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3136009A1 publication Critical patent/DE3136009A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/086—Isolated zones
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Verfahren zur Herstellung integrierter Schaltungen
Die Erfindung bezieht sich allgemein auf ein Verfahren zur Herstellung integrierter Schaltungen und im besonderen auf die Schaffung einer dicken Schicht aus Siliciumdioxid auf einem Siliciumsubstrat, angrenzend an einen oberflächennahen Bereich des Substrats.
Integrierte Schaltungen umfassen eine Vielzahl aktiver, auf einem üblichen Siliciumsubstrat dielektrisch isolierter Komponenten. Bei der Herstellung solcher Schaltungen werden die aktiven Bereiche des Siliciumsubstrats, auf dem die aktiven Komponenten gebildet werden, durch eine dünne Schicht aus Siliciumdioxid maskiert, auf der eine dickere Schicht aus Siliciumnitrid gebildet wird. Der erhaltene Teil der Siliciumnitridschicht dient als Maske zum Ätzen freier Teile der Siliciumdioxidschicht, zum Ätzen von Ausnehmungen in das Siliciumsubstrat um den aktiven Bereich herum und zur nachfolgenden Oxidation des Siliciums in den Ausnehmungen zur Bildung eines Feldoxids, das die dielektrische Isolierung liefert. Die dünne Schicht aus Siliciumdioxid, die den aktiven Bereich des Substrats bedeckt, wird geschaffen, um die mangelnde Anpassung der Wärmeausdehnung zwischen dem Siliciumsubstrat und der Siliciumnitrid-Maskierungsschicht während der Verarbeitung "zu puffern".
Bei der Oxidation führt der Durchgang von Sauerstoff seitwärts durch die dünne Oxidschicht zum Wachstum des Oxids in die äußeren Teile der Oberfläche eines jeden aktiven Bereichs und zu seitlichen Auswüchsen des Oxids, die auf dem Fachgebiet als "Vogelschnabel"-Bildungen bezeichnet werden. Die "Vogelschnabel"-Bildung tritt selbst dann ein, wenn die Schicht aus Siliciumnitrid dick genug gemacht wird, um einem Biegen zu widerstehen. Die "Vogelschnabel"-Bildung stellt einen Übergangsbereich aus Siliciumdioxid zwischen der Kante eines aktiven Bereichs reduzierter Oberflächenabmessungen zur Kante des Feldoxidbereichs dar. Mit einer "Vogelschnabel"-Bildung ist auch eine Krümmung in der Oberfläche des aktiven Bereichs verbunden. So führt die "Vogelschnabel"-Bildung nicht nur zur Verschiebung der Kante des aktiven Bereichs, sondern auch zu einer erheblichen Verringerung der brauchbaren Oberfläche des Substrats zur Herstellung aktiver Komponenten darauf .
Bei der Durchführung des erfindungsgemäßen Verfahrens gemäß einer Ausführungsform wird ein Substrat aus Halbleiter-Material mit einer Hauptoberfläche vorgelegt. Eine erste dünne Schicht aus Siliciumdioxid wird geschaffen. Eine erste dünne Schicht aus Siliciumdioxid wird auf der Hauptoberfläche des Substrats geschaffen. Eine zweite dicke Schicht aus Siliciumnitrid wird auf der ersten Schicht des Siliciumdioxids gebildet. Eine dritte Schicht aus einem ionenerosionsbeständigen Material wird auf der zweiten Schicht aus Siliciumnitrid gebildet. Die dritte Schicht aus iohenerosionsbeständigem Material wird bemustert, um einen erhaltenen, deckend über einem aktiven Bereich des Substrats nahe dessen Hauptoberflache liegenden Teil zu bilden, die zweite und die erste Schicht werden bemustert, wozu der erhaltene Teil der dritten Schicht als Maske verwendet wird, und zwar durch Ionenstrahlätzen orthogonal zur Ebene der Hauptoberfläche zur Bildung erhaltener Teile der zweiten und ersten Schicht jeweils deckend über dem aktiven Bereich der Hauptoberfläche liegend, und
zur Entfernung von Teilen des Substrats zur Bildung einer Mesa, deren oberes Teil der aktive Bereich ist. Der erhaltene Teil der dritten Schicht wird entfernt. Eine vierte Schicht aus Siliciumnitrid wird über den freien Teilen des Substrats einschließlich den Seitenwänden der Mesa und den erhaltenen Teilen der ersten und zweiten Schicht abgeschieden. Die Teile der vierten Schicht aus Siliciumnitrid angrenzend an und über den Teilen des Substrats parallel zur Hauptoberfläche werden entfernt. Das Substrat wird in einer oxidierenden Atmosphäre auf eine Temperatur für eine Zeit erhitzt, "so daß freie Teile des Substrats in Siliciumdioxid umgewandelt werden. Der erhaltene Teil der .die Mesa bedeckenden Siliciumnitridschichten wird entfernt, um die Seitenwände freizulegen. Das Substrat wird erhitzt, um die freien Teile der Seitenwände der Mesa in Siliciumdioxid umzuwandeln.
Die Erfindung wird am besten unter Bezugnahme auf die folgende Beschreibung in Verbindung mit den Figuren verstanden; von diesen ist
Fig. 1 eine Draufsicht auf einen Verbundkörper, der einen Abschnitt einer integrierten Schaltung darstellt, ein Siliciumsubstrat zeigend, auf dem ein einzelner aktiver Bereich gebildet 1st, umgeben von einer dicken Isolierschicht aus Siliciumdioxid;
Fig. 2 eine Schnittansicht des Abschnitts des Substrats der Fig. 1 entlang den Schnittlinien 2-2;
Fig. 3A-3H zeigen Schnittansichten von Strukturen, die aufeinanderfolgende Stufen bei einem Verfahren zur Herstellung der Verbundstruktur der Figuren 1 und 2 gemäß der Erfindung darstellen.
Unter Bezugnahme auf die Figuren 1 und 2 ist ein Verbundkör-
per 10 gezeigt, der einen Teil einer erfindungsgemäß hergestellten integrierten Schaltung darstellt. Der Verbundkörper Io umfaßt ein Substrat 11 mit einer Hauptoberfläche, in der ein aktiver Bereich 13 vorgesehen ist, umgeben von einer dicken Isolierschicht aus Siliciumdioxid 14. Aktive Komponenten oder Einrichtungen, wie Feldeffekttransistoren (nicht dargestellt), werden in dem aktiven Bereich gebildet und sind von anderen solchen aktiven, auf dem Substrat gebildeten Komponenten durch die dicke Schicht 14 aus Siliciumdioxid isoliert.
Ein Verfahren zur Herstellung der Verbundstruktur der Figuren 1 und 2 gemäß der Erfindung wird nun in Verbindung mit den Figuren 3A-3H beschrieben. Elemente der Figuren 3A-3H, die identisch mit Elementen der Figuren 1 und 2 sind, sind identisch bezeichnet. Ein Substrat 11 aus Silicium-Halbleiter-Material mit einem spezifischen Widerstand von 10 Ohm-cm und n-Leitfähigkeit mit einer Hauptoberfläche 12 parallel zu einer (100) Kristallebene wird vorgelegt. Eine erste Schicht
15 aus Siliciumdioxid von etwa 30 nm (etwa 300 Ä) Dicke wird auf der Hauptoberfläche 12 nach auf dem Fachgebiet gut bekannten Techniken gebildet, wie in Fig. 3H gezeigt. Beispielsweise wird das Silieiumsubstrat einer Sauerstoffumge-
·>■"* bung von atmosphärischen Drücken und einer Temperatur von etwa 1000 0C für etwa 30 min ausgesetzt. Eine zweite Schicht
16 aus Siliciumnitrid wird auf der Oberfläche der ersten Schicht aus Siliciumdioxid durch chemische Dampfabscheidxing aufgebracht. Bei diesem Verfahren werden Dämpfe von Silan und Ammoniak im Volumenverhältnis von 1:200 bei einer Temperatur von 1000 0C in Wasserstoff als Träger für 10 min angewandt, um eine Schicht aus Siliciumnitrid von etwa 100 nm (etwa 1000 A) Dicke zu bilden» Eine dritte Schicht eines Ionenerosionsbeständigen Materials, wie Titan, etwa 100 nm (etwa 1000 Ä) dick, wird dann auf die zweite Schicht aus Siliciumnitrid aufgedampft. Die dritte Schicht aus Titan 17 wird
mit photolithographischen Maskierungs- und Plasmaätz-Techniken, die auf dem Fachgebiet gut bekannt sind, bemustert, um einen erhaltenen Teil zu schaffen, der deckend über dem aktiven Bereich 13 des Substrats liegt. Die Breite des aktiven Bereichs 13 kann bis herab zu etwa 1 μπι sein. Ein geeigneter Photoresist, wie ein Azidresist AZ 1470, erhältlich von der Shipley Co., Newton, Mass., wird auf die dritte Schicht 17 aus Titan aufgebracht. Nach Belichten und Entwickeln des Photoresists zur Schaffung eines erhaltenen Teils 18 werden die freien Teile der Titanschicht, durch den Photoresist ungeschützt, plasmageätzt, beispielsweise unter Verwendung von Tetrachlorkohlenstoff, um den erhaltenen Teil 19 der Schicht 17 aus Titan zu liefern. Sodann wird der erhaltene Teil 18 des Photoresists mit Hilfe eines geeigneten Photoresist-Entferners entfernt. Dann wird die zweite Schicht 16 aus Siliciumnitrid, durch den erhaltenen Teil 19 der Schicht aus Titan unitiaskiert, mit einem Ionenstrahl geätzt oder ionengefräst, orthogonal zur Hauptoberfläche 12, wie in Pig. 3B gezeigt, um einen erhaltenen Teil 20 deckend mit dem aktiven Bereich 13 zu schaffen. Das Ionenfräsen erfolgt in Argon mit etwa 1 % Sauerstoff. Der Sauerstoffzusatz wandelt Titan in Titandioxid um, das eine sehr geringe Ätzrate und somit bessere Ionenstrahlmaskierungs-Eigenschaften hat. Die erste Schicht 15 aus Siliciumdioxid, von dem erhaltenen Teil der zweiten Schicht aus Siliciumdioxid unmaskiert, wird auch orthogonal zur Hauptoberfläche 12 ionengefräst, um einen erhaltenen Teil 21 deckend mit dem aktiven Bereich 13 zu schaffen und einen Teil der Hauptoberfläche 12 des Substrats 11 freizulegen. Der unter den unmaskierten Teilen der ersten . Schicht aus Siliciumdioxid liegende Oberflächenteil des Substrats wird auch orthogonal zur Hauptoberfläche 12 des Substrats bis zu einer vorbestimmten Tiefe ionengefräst. Die Tiefe des Ionenfräsens des Siliciumsubstrats wird so gewählt, daß das sich anschließende erneute Wachstum von Siliciumdioxid in den Ausnehmungen des Substrats dick genug ist, um eine Oberfläche zu schaffen, die im wesentlichen coplanar zur
Oberfläche des aktiven Bereichs ist. Zur Erzielung eines solchen Zustands wird die Tiefe des Fräsens auf etwa 57 % der sich ergebenden Dicke der dicken Schicht 14 aus Siliciumdioxid festgesetzt. Das Ionenfräsen des Substrats orthogonal zur Ebene der Hauptoberfläche bildet eine Mesa 25 im Substrat, deren oberes Teil der vorerwähnte aktive Bereich ist. Der erhaltene Teil 18 der Titanschicht wird dann mit gepufferter Fluorwasserstoffsäure entfernt. Dann wird eine vierte Schicht 26 aus Siliciumnitrid von etwa 100 nm (etwa 1000Ä) Dicke auf freien Teilen des Substrats einschließlich den Seitenwänden der Mesa und den erhaltenen Teilen der ersten und zweiten Schicht abgeschieden. Dann werden Teile der vierten Schicht 26 aus Siliciumnitrid, angrenzend an die und über der Hauptoberfläche des Substrats liegend, durch Ionenfräsen entfernt, was das Substrat freilegt und den erhaltenen Teil 19a, das obere Teil und die Seiten der Mesa 25 umrundend, hinterläßt. In der nächsten Verfahrensstufe wird das Substrat in oxidierender Atmosphäre auf eine Temperatur und für eine Zeit erhitzt, um die freien Teile des Substrats, d.h. die ausgenommenen oder ausgefrästen Teile, in eine dicke Schicht 14 aus Siliciumdioxid, im wesentlichen coplanar mit der Oberfläche des aktiven Bereichs 13, wie in Fig. 3E gezeigt, umzuwandeln. Dann wird der erhaltene Teil 19a aus Siliciumnitrid, darüber liegend und auch die Seitenwände der Mesa 25 umgebend, mit einem geeigneten Ätzmittel entfernt, z.B. mit heißer Phosphorsäure, um die anfallende, in Fig. 3F dargestellte Struktur zu liefern. Das Substrat wird dann erhitzt, um freie Teile der Seitenwände der Mesa in Siliciumdioxid umzuwandeln, wie in Fig. 3G dargestellt. Der erhaltene Teil 21 aus Siliciumdioxid und die oberflächennahen Teile der dicken Schicht 14 aus Siliciumdioxid werden mit einem geeigneten Ätzmittel, wie gepufferter Fluorwasserstoffsäure, entfernt, um die oberste Oberfläche der Mesa freizulegen und Unregelmäßigkeiten und Wellenstrukturen in der Oberfläche der dicken Schicht 14 aus Siliciumdioxid zu entfernen, wie in Fig. 3H gezeigt.
Besondere Vorteile der Struktur sind die, daß der Oberflächenteil des aktiven Bereichs 13 seine Größe und Anordnung auf der Hauptoberfläche des Substrats im wesentlichen wie vor der Substratbearbeitung zugeordnet erhält, bei minimalem Schrumpfen aufgrund der Substratverarbeitung zur Bildung der dielektrischen Isolierschicht 14 gemäß der Erfindung. Minimale Bildung des "Vogelschnabels" ermöglicht ebenso auch die Aufrechterhaltung der Planarität des Oberflächenbereichs. An dieser Stelle des Verfahrens können leicht aktive Einrichtungen oder Komponenten, wie Feldeffekttransistoren, in den aktiven Bereichen nach dem Fachmann gut bekannten Verfahren gebildet werden.
Während bei dem oben beschriebenen Verfahren Titan als ionenerosionsbeständiges Material verwendet wird, können andere xonenerosionsbestandige Materialien, wie Aluminium, verwendet werden.
Während bei dem oben beschriebenen Verfahren spezielle Dicken für die erste dünne Siliciumdioxidschicht, für die zweite dicke Siliciumnitridschicht 16 und die vierte dicke Siliciumnitridschicht 26 verwendet werden, versteht es sich, daß für diese Schichten ein Dickenbereich Anwendung finden kann. Ein geeigneter Bereich für die Dicke der ersten dünnen Schicht aus Siliciumdioxid ist von etwa 5 bis etwa 40 nm (etwa 50 bis etwa 400 K). Ein geeigneter Bereich für die Dicke der zweiten dicken Schicht aus Siliciumnitrid ist von etwa 50 bis etwa 150 nm (etwa 500 bis etwa 1500 Ä). Ein geeigneter Bereich für die Dicke der vierten dicken Schicht ist etwa 50 bis etwa 150 nm (etwa 500 bis etwa 1500 A).
Während bei dem oben beschriebenen Verfahren die vierte Schicht aus Siliciumnitrid direkt auf den freien Seiten der Silicium-Mesa abgeschieden wird, kann es wünschenswert sein, eine dünne Schicht aus Siliciumdioxid auf den freien
- 11 -
Seitenoberflächen der Mesa vor der Abscheidung der vierten Schicht aus Siliciumnitrid zu bilden, um die in den Seitenwänden der Mesa aufgrund mangelnder Anpassung der Wärmeausdehnung zwischen der Siliciumoberflache und der Siliciumnitridschicht hervorgerufenen Wärmespannungen minimal zu halten. Hierzu würde eine Schicht aus Siliciumdioxid im Bereich von etwa 5 bis etwa 40 nm (etwa 50 bis etwa 400 Ä) Dicke auf den Seitenoberflächen der Mesa geschaffen, beispielsweise durch thermische Oxidation, bevor die vierte Schicht aus Siliciumnitrid abgeschieden wird.
Während bei dem oben beschriebenen Verfahren ein n-leitendes Siliciumsubstrat verwendet wird, ist natürlich klar, daß ebensogut auch p-leitende Substrate verwendet werden können.
/2 r
Leerseite

Claims (7)

  1. Df. rer. not. Horst Schüler 6000 Frankfurt/Main I, 10.9.81-
    Kaiserstrasse 41 Pr/Sb/Rg
    PATENTANWALT Telefon (0611, 235555
    Telex 04-16759 mapat d Postscheck-Konto: 282420-602 Frqnkfurf/M. Bankkonto: 225/0389 Deutsche Bank AG, Frankfurt/M.
    8747-RD-11499
    GENERAL ELECTRIC COMPANY
    1 River Road Schenectady, N.Y./U.S.A.
    Patentansprüche
    /Vi Verfahren zur Bildung einer dicken Schicht aus Siliciumdioxid in einem Substrat aus Halbleiter-Material mit einer Hauptoberfläche, angrenzend an einen Bereich des Substrats nahe der Hauptoberfläche, gekennzeichnet durch
    Vorlegen des Substrats aus Silicium-Halbleiter-Material mit einer Hauptoberfläche,
    Bilden einer ersten dünnen Schicht aus Siliciumdioxid auf der Hauptoberflache,
    Bilden einer zweiten dünnen Schicht aus Siliciumnitrid auf der ersten Schicht aus Siliciumdioxid,
    Bilden einer dritten Schicht aus einem ionenerosionsbeständigen Material auf der zweiten Schicht aus Siliciumnitrid,
    Bemustern der dritten Schicht aus ionenerosionsbeständigem Material zur Schaffung eines erhaltenen, deckend über dem Bereich der Hauptoberfläche liegenden Teils,
    Bemustern der zweiten und ersten Schicht unter Verwendung des erhaltenen Teils der dritten Schicht als Maske durch Ionenstrahlätzen orthogonal zur Ebene der Hauptoberfläche zur Bildung erhaltener Teile der zweiten und ersten Schicht, die jeweils deckend über dem Bereich der Hauptoberfläche liegen, und zur Entfernung von Teilen des Substrats zur Bildung einer Mesa, deren oberes Teil der Bereich ist,
    Entfernen des erhaltenen Teils der dritten Schicht,
    Abscheiden einer vierten Schicht aus Siliciumnitrid über freigelegten Teilen des Substrats einschließlich den Seitenwandungen der Mesa und den erhaltenen Teilen der ersten und zweiten Schicht,
    Entfernen der Teile der vierten Schicht aus Siliciumnitrid, die an die Hauptoberfläche des Substrats angrenzen und darüber liegen.
    Erhitzen des Substrats in eine oxidierendenAtmosphäre auf eine Temperatur lange genug, so daß aufgesetzte Teile des Substrats in eine dicke Schicht aus Siliciumdioxid umgewandelt werden,
    Entfernen der Teile der zweiten und vierten Schicht aus die Mesa bedeckendem Siliciumnitrid zur Preilegung ihrer Seitenwände und
    Erhitzen des Substrats zur Umwandlung freigelegter Teile der Seitenwände der Mesa in Siliciumdioxid.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erhaltene Teil der ersten Schicht aus Siliciumdioxid entfernt wird.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die freie Oberfläche der dicken Schicht aus Siliciumdioxid praktisch parallel mit der freien Oberfläche des erhaltenen Teils der ersten Schicht aus Siliciumdioxid ist und bei dem der erhaltene Teil der ersten Schicht und
    ein dünner Teil der dicken Schicht aus Siliciumdioxid entfernt werden, um den Bereich des Substrats freizulegen und die Oberfläche der dicken Schicht aus Siliciumdioxid eben zu machen. ■
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als erosionsbeständiges Material Titan verwendet wird.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als erosionsbeständiges Material Aluminium verwendet wird.
  6. 6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet> daß die erste dünne Schicht aus Siliciumdioxid eine Dicke im Bereich von etwa 5 bis etwa 40 nm (etwa 50 bis etwa 400 A) hat, wobei die zweite dicke Schicht aus Siliciumnitrid eine Dicke im Bereich von etwa 50 bis etwa 150 nm (etwa 50O bis etwa 1500 A) hat und die vierte dicke Schicht aus Siliciumnitrid eine Dicke im Bereich von etwa 50 bis etwa 150 nm (etwa 500 bis etwa 1500 A) hat.
  7. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß vor der Abscheidung der vierten Schicht aus Siliciumnitrid das Substrat in einer oxidierenden Atmosphäre auf eine Temperatur lange genug erhitzt wird, die freien Seitenwände der Mesa mit einer dünnen Schicht aus Siliciumdioxid im Bereich von etwa 5 bis etwa 40 nm (etwa 50 bis etwa 400 A) zu bedecken.
DE19813136009 1980-09-15 1981-09-11 Verfahren zur herstellung integrierter schaltungen Withdrawn DE3136009A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/187,501 US4333965A (en) 1980-09-15 1980-09-15 Method of making integrated circuits

Publications (1)

Publication Number Publication Date
DE3136009A1 true DE3136009A1 (de) 1982-04-15

Family

ID=22689247

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813136009 Withdrawn DE3136009A1 (de) 1980-09-15 1981-09-11 Verfahren zur herstellung integrierter schaltungen

Country Status (6)

Country Link
US (1) US4333965A (de)
JP (1) JPS5780743A (de)
DE (1) DE3136009A1 (de)
FR (1) FR2490403B1 (de)
GB (1) GB2083947B (de)
IT (1) IT1138548B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3400590A1 (de) * 1983-01-17 1984-09-13 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zur isolierung aktiver regionen in einer halbleitervorrichtung
DE3418638A1 (de) * 1983-05-20 1984-11-22 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Verfahren zur herstellung einer halbleitervorrichtung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1165014A (en) * 1981-04-13 1984-04-03 Kei Kurosawa Method for manufacturing semiconductor device
JPS57204133A (en) * 1981-06-10 1982-12-14 Hitachi Ltd Manufacture of semiconductor integrated circuit
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4390393A (en) * 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
US4587540A (en) * 1982-04-05 1986-05-06 International Business Machines Corporation Vertical MESFET with mesa step defining gate length
JPS58173870A (ja) * 1982-04-05 1983-10-12 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 半導体装置の製造方法
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
CA1204525A (en) * 1982-11-29 1986-05-13 Tetsu Fukano Method for forming an isolation region for electrically isolating elements
US4604162A (en) * 1983-06-13 1986-08-05 Ncr Corporation Formation and planarization of silicon-on-insulator structures
US4583281A (en) * 1985-03-13 1986-04-22 General Electric Company Method of making an integrated circuit
US4646424A (en) * 1985-08-02 1987-03-03 General Electric Company Deposition and hardening of titanium gate electrode material for use in inverted thin film field effect transistors
US4909897A (en) * 1986-06-17 1990-03-20 Plessey Overseas Limited Local oxidation of silicon process
US4862232A (en) * 1986-09-22 1989-08-29 General Motors Corporation Transistor structure for high temperature logic circuits with insulation around source and drain regions
US4797718A (en) * 1986-12-08 1989-01-10 Delco Electronics Corporation Self-aligned silicon MOS device
US4714685A (en) * 1986-12-08 1987-12-22 General Motors Corporation Method of fabricating self-aligned silicon-on-insulator like devices
US4749441A (en) * 1986-12-11 1988-06-07 General Motors Corporation Semiconductor mushroom structure fabrication
US4903107A (en) * 1986-12-29 1990-02-20 General Electric Company Buried oxide field isolation structure with composite dielectric
US4714518A (en) * 1987-01-14 1987-12-22 Polaroid Corporation Dual layer encapsulation coating for III-V semiconductor compounds
US4760036A (en) * 1987-06-15 1988-07-26 Delco Electronics Corporation Process for growing silicon-on-insulator wafers using lateral epitaxial growth with seed window oxidation
EP0318555B1 (de) * 1987-06-15 1993-09-15 Ncr International Inc. Verfahren zur herstellung eines halbleiterfeldoxids
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
US4942449A (en) * 1988-03-28 1990-07-17 General Electric Company Fabrication method and structure for field isolation in field effect transistors on integrated circuit chips
NL8800903A (nl) * 1988-04-08 1989-11-01 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden.
US7666735B1 (en) 2005-02-10 2010-02-23 Advanced Micro Devices, Inc. Method for forming semiconductor devices with active silicon height variation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices
JPS5494196A (en) * 1977-12-30 1979-07-25 Ibm Metallic layer removing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3400590A1 (de) * 1983-01-17 1984-09-13 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zur isolierung aktiver regionen in einer halbleitervorrichtung
DE3418638A1 (de) * 1983-05-20 1984-11-22 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
IT8123736A0 (it) 1981-09-02
FR2490403B1 (fr) 1987-02-27
GB2083947A (en) 1982-03-31
US4333965A (en) 1982-06-08
JPS5780743A (en) 1982-05-20
FR2490403A1 (fr) 1982-03-19
GB2083947B (en) 1984-07-25
IT1138548B (it) 1986-09-17

Similar Documents

Publication Publication Date Title
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE19727212C2 (de) Herstellungsverfahren für einen Dünnschichttransistor, Dünnschichttransistor und daraus aufgebautes Flüssigkristallanzeigepaneel
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2655937A1 (de) Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE3933965C2 (de)
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE3402825A1 (de) Halbleiteranordnung mit isolationsnut und herstellungsverfahren
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE2540352A1 (de) Verfahren zur selektiven oxydation
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE3039622A1 (de) Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen

Legal Events

Date Code Title Description
8141 Disposal/no request for examination