DE1961634B2 - Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors - Google Patents
Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistorsInfo
- Publication number
- DE1961634B2 DE1961634B2 DE19691961634 DE1961634A DE1961634B2 DE 1961634 B2 DE1961634 B2 DE 1961634B2 DE 19691961634 DE19691961634 DE 19691961634 DE 1961634 A DE1961634 A DE 1961634A DE 1961634 B2 DE1961634 B2 DE 1961634B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- blocks
- field effect
- silicon
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
- H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/03—Diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/141—Self-alignment coat gate
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
Description
jfnne des 1 eldellckiii aiisisluis dadurch gebildet vvcι (kii,
Jail Verunreinigungen aus den Hlöekchcn in
darunterliegende Bereiche des (Ii iiiulkörpers hincinclilfimdieri
werden. Durch da·. ciTuidungsgeniäßc
Verfahren lassen sich niclii nur die vorstehend geschilderten
Nachteile vermeiden, sondern die Kanal· heieiche 11 er Transistoren sind sclbstrcgislrierend, und
der Steucrbercich bleihl frei von irgend« eichen
schädlichen Verunreinigungen. Außerdem IL'ßt mcIi
das eilindungsgemäße Verfahren leichl und win- m
schädlich durchführen.
l'nier den. HcyrilT 'Selbsiregistrierend ■ ist dabei
in der vorliegenden EiTmduiig zu verstehen, daß
die Kanalbereiche erfindungsgemäß hergestellter
1 lausistoreii automatisch genau gegenüber di:n angrenzenden
limitier- und Kollekiorbcrcichen ausgerichtet
sind, wi'iiii man die erste Isolierschicht zwischen
den dotierten Blöcken in geeigneter Weise entfernt, wie dies nachsleliend noch näher besehrieben
ist. Demgegenber isi es bei vielen bekannten Verfahren zur Herstellung von Halbleiterbauelementen
erforderlich, die exakte Ausrichtung einzelner Bereiche durch mehrfaches genaues Ausrichten verschiedener
Masken herbeizuführen.
Die Erfindung wird an Hand eines Ausführungsheispieles
näher beschrieben. Hs zeigt
F ig. I einen sein matischen Schnitt durch ein
Silciumplättchen, auf dessen Oberfläche eine dotierte Siliciumdioxid-Schieht erzeugt worden ist,
F i g. 2 das Plättehen nach dem Maskieren und Atzen derart, daß die Siliciumdioxid-Schieht bis auf
/wei im Abstand voneinander angeordnete Siliciumdioxid-ßlöckchen
entfernt wird,
F i ü. 3 das Siliciumplättchen nach dem Überziehen seiner einen Oberfläche und derjenigen der Blöckchen
mit einer Siliciumnitrid-Schicht,
Fig 4 das Plättchen, wie es di - F i g. 3 zeigt, nach
dem selektiven Ab::tzen der Siliciumnitrid-Schicht im Bereich außerhalb der Blöckchen,
Fig. 5 das Plättchen nach dem Entfernen einer
dünnen Schicht des eigentlichen Siliciumplättchens /wischen den Blöckchen,
F i g . (■> das Plättchen nach der Bildung einer
Siliciumdioxid-Sciiicht auf dem eigentlichen Plättchen
/wischen den Blöckchen,
F-" i ν 7 das Siliciumplättchen der F i g. 6 nacl Jem
Iber/ichen mit einer zweiten Siliciumnitrid-Schicht
lind dem nachfolgenden HineindifTundieren der
Dotierungsstolie in das Siliciumplättchen,
Fig. S die Halbleiteranordnung der Fig. 7 nach
der Erzeugung einer Maske auf ihrer Oberfläche,
F7 i ji. °- die Halhleiteninoidnung nach einem Ätzschritt
und
F i u. K) dl·: in F-' i g. u gezeigte Halbleiteranordnung
nach der Bildung eines Metailfilms für die Emitter-, Kollektor- und Steuerelektrode des Feldeffekttransistors.
In allen Figuren wurden für einander entsprechende Teile dieselben Bczugszeichen verwendet.
Das Atisgangsmatcrtrl soll bei dem dargestellten
Ausfütmingsbcispiel ein Siliciumplättchen 11 sein, das verhältnismäßig gering η-dotiert ist, z. B. mit
eine Konzentration von ungefähr 10ln Atomen pro
Kubikzentimeter. Dieses PUsttdien könnte von einem
Silicium-Einkristall unter einem Winkel von 3 bis 5 ' gegenüber der
<\ 1 I VOrientierung abgesägt worden sein. Selbstverständlich könnte als Ausgangsmatcrial
aber auch eine andere Halbeiterscheibe Verwendung linden. Aul dem Siliciumpläiichcii 11 wild eine
Siliciunulioxiil-Schichl 13 niedergeschlagen, l'ic vu
hällnisniäßig ilark dotiert ist, beispielsweise mil lil1"
oder I()J" .Atomen pro Kubik/eiiiimeier, und /war
soll die Schicht 13 p-\ cninieinigungeii, wie beispielsweise
Bor, enthalten. Sie kann ungefähr I um dick sein und Kil.ll sich vnrleilhaflcrwcise dui'h
ein Verfahren erzeugen, wie es in tier 1 ISA.-Patent
schril't 3 341 >.SI beschrieben wurde.
Es schließ! -ich ein üblicher Schritt an, nämlich
das Abdecken mit einer Phoiolack-Maske mit anschließendem
Atzen -— beides ist nicht dargestellt --, so daß die Siliciumdioxid-Schichl 13 beispielsweise
r;t gepulTerter Flul.isäurelösung bis auf zwei Blockchen
13i/ und 13.') entfernt wird (s. Fig. 2). Nach dem Abspülen mit Wasser oder einem anderen geeigneten
Lösungsmittel wird eine dünne Siliciumnilrid-Schicln
15 mit einer Dicke von ungefähr 1000 Angströiu in üblicher Weise aufgebracht, z. B.
im Gasplattierverfahren aus einer Mischung aus Siliciumvvasserstoffen und Ammoniak in einer
WasserstofT-Atmosphäre bei einer Temperatur von ungefähr 850 C. F-" i g. 3 zeigt dann den Auibau,
und die so erzeugte Halbleiteranordnung wird dann durch anodisches Ätzen selektiv geätzt, wie dies beispielsweise
in der Zeitschrift J. Electrochem. Soc, 114 (1967), Nr. 6, S. 603, beschrieben worden ist; es
wird ein sauerstoffhaltiger Elektrolyt vorwendet, um
denjenigen Teil der Siliciumnitrid-Schicht 15 zu entfernen, der zwischen den Blöckchen 13 c/ und 13/)
liegt. Auf diese Weise wird eine Kanaloberfläche des Siliciumplättchens 11 freigelegt (s. Fig. 4), ohne daß
die Siliciumnitrid-Schicht in den angrenzenden Bereichen entfernt wird, da die Siliciumdioxid-Blöckchen
unter der Siliciumnitrid-Schicht wie dielektrische, durch anodische Oxydation erzeugte Masken wirken.
Die in Fig. 4 gezeigte Halbleiteranordnung wird
dann vorzugsweise mit dampfförmigem Chlorwasserstoff (HCl) in Wasserstoff geätzt, um das gesamte
eventuell verunreinigte Silicium im Kanalbereich 17 zu entfernen, wobei gleichzeitig eventuelle Verunreinigungen
auf der Oberfläche der Siliciumnitrid-Schicht entfernt werden. Dabei wird auch eine dünne
Oberflächenschicht abgeätzt, deren Dicke zwischen einigen hundert bis tausend Angstrom liegt. Die Siliciumnitrid-Schicht
15 schützt die Oberflächen der Blöckchen 13« und 13/' (s. Fig. 5) und verhindert
auch, daß der Saizsiiurcdampf Blöckchen hinterschneidet
oder angreift. Zwcekmäßigerweise wird dieser Schritt in einem Reaktionsgefäß durchgeführt,
das anschließend mit einem inerten Gas, wie beispielsweise
Stickstoff oder Argon, durchgespült wird, worauf im Kanalbereich 17 eine dünne Siliciumdioxid-Schieht
19 gebildet wird (s. Fig. (ί). Vorzugsweise erhitzt man dazu die in F i g. 5 gezeigte Halbleiteranordnung
in einer oxydierenden Atmosphäre während ungefähr 30 Minuten auf eine Temperatur
von ungefähr 10000C, so daß durch thermische
Oxydation eine etwa 500 oder 1000 Angs*röm dicke Oxidschicht erzeugt wird. Auch dieser Schritt ist in
dem vorstehend erwähnten Reaktionsgefäß durchzuführen, um das Eindringen von Verunreinigungen,
beispielsweise von Alkalimetallionen, insbesondere von Natrium, zu verhindern, deren Einfluß auf die
Eigenschaften und die Stabilität des FeldefTekttransistois
äußerst nachteilig isi. Während sich die in Fig. 6 gezeigte Halbleiteranordnung noch in dem
erwähnten Reaktionsgefäß befindet, wird dieses
durchgespült und mit einer Mischung aus SiliciumwasserstofT,
Ammoniak und Wasserstoff gefüllt sowie auf 850 C gebracht. Dann wird eine weitere Siliciumnitricl-Schicht
niedergeschlagen, die in Fig. 7 mit 21 bezeichnet wurde. Diese Schicht ist glatt und bedeckt
auch die Siliciumdioxid-Schicht 19 im Kanalbercich 17. Infolgedessen verschließt sie sämtliche Risse.
Poren oder Spalten zwischen den aneinandergrcnzcndcn
Kanten oder Grenzflächen der Siliciumdioxid-Schicht 19 und der ersten Siliciumnitrid-Schicht 15.
wodurch in Zukunft sonst möglicherweise auftretende Kurzschlüsse im Steuerbereich des Feldeffekttransistors
vermieden werden. Das verwendete Reaktionsgefäß kann entweder hochfrequenzbeheizt sein und
kalte Wände haben, es kann sich aber auch um ein Reaktionsgefäß mit heißen Wänden handeln, dessen
Innenflächen im Laufe des Ausübung des Hersteilungsverfahrens vorzugsweise mit einer Silieiurr,-nitrid-Schicht
bedeckt wurden, um das Herauswandern von Natriumionen oder anderen Verunreinigungen
aus den Wänden des Reaktionsgefäßes in dessen Inneres zu verhindern.
Die Halbleiteranordnung wird dann auf ungefähr
I 100" C erhitzt und auf dieser Temperatur während ungefähr 2 Stunden gehalten, so daß die p-Verunreinigungen
aus den Blöckchen 13« und 13/) in das eigentliche Siiiciumplättchcn diffundieren, wodurch
Emitter- und Kollektorzonen 23« und 23/' unmittelbar
unter den Blöckchen 13« und 13Λ entstehen
(s. Fig. 7). Die Tiefe dieser Zonen liegt bei einem typischen Fall zwischen 2 und 5 um: während des
Diffusionsprozesses dienen die Siliciumnitrid-Schicliten 15 und 21 als Isolationsschichten oder Masken.
clic verhindern, daß die Verunreinigungen aus den
Blöckchen nach außen wandern. Die richtige Anordnung der Emitter- und Kollektorzonc bezüglich
des Steuerbereiches ist bei diesem Aufbau sichergestellt,
da der Steuerbereich durch den Zwischenraum /wischen den Blöckchen 13« und 13Λ festgelegt
wird.
Anschließend wird eine Oxidmaske 25 über die gesamte Oberfläche der zweiten Siliciumnitrid-Schicht
gelegt, beispielsweise durch die Zersetzung eines Siloxan-Dampfcs. und die Dicke der Maske 25 beträgt
bei einem typischen Fall 1000 bis 2000 Angström. Im üblichen Photolack-Maskier- und Ätzverfahren
werden dann in der Maske 25 Fenster 25λ ιι:·,ι! 25h gebildet (s. Fig. S). worauf diejenigen Be-
^•iv/lie der Siliciumnitrid-Schiehtcn 15 und 21. die
■.iriterhalb dieser Fenster liegen, mittels- heißer Phosphorsäure
oiler einem ähnlichen Atzmittel entfernt v.orden. Mit Hilfe eines üblichen Ätzmittels für Siliciumdioxid,
wie beispielsweise gepufferter Flußsäure. werdeil dann die unterhalb der Fenster liegenden
Bereiche der Blöckchen 13« und 13/' entfernt, so
daß ein Teil der Oberfläche der Emitter- und der Kollektorzone 23« bzw. 23/' des Siliciumpläitchens
II zutage tritt K Fig. 1M. Es emnfieht sich, die
nicht dargestellte, zur Bildung der Fenster 25« und
25 h in tier Maske 25 verwendete Photolackmaske
abzuziehen, so daß die aus Siliciumdioxid bestehende Maske 25 ebenfalls abgeätzt wird, wenn man die
Ölinungen durch die Blöckchen 13 α und 13/>
aus Siliciumdioxid ätzt. Die Silicirmnitrid-Schichten
dienen als Atzmaske im Steuerbereich.
Es ist aber auch möglich, die Emitter- und die Kollcktorzone ohne Mchrfachätzung und ohne die
vorhergehende Bildung der Siliciumdioxid-Maskc 25 freizulegen, wenn man die Einfachätzmittellösung
verwendet: dabei wird zunächst eine Maske gebildet, die gegenüber diesem Ätzmittel beständig ist und auf
der Siliciumnitrid-Schicht 21 liegt. Das Ätzmittel entfernt dann nacheinander beide Siliciumnitrid-Schichten
21 und 15 und dann die nicht abgedeckten mittleren Bereiche der Blöckchen 13o und 13/'. Da die
Bildung der Siliciumdioxid-Schicht 19 im Kanalbereich
(s. Fig. 6) in nasser oder trockener oxydierender
Umgebung bei ungefähr 1000: C stattfindet,
kann die Oberfläche der Siliciumnitrid-Schicht 15 in einen extrem dünnen Oxidfilm umgewandelt werden.
In diesem Fall ist die Verwendung eines einzigen Ätzmittels besonders vorteilhaft, da dieser Oxidfilm
an der Grenzfläche zwischen den Siliciumnitrid-Schicliten 21 und 15 im Bereich unter den Fenstern
zu weniger Schwierigkeiten beim Abätzen beider Nitridschichten mittels heißer Phosphorsäure führen
kann. Das heißt, daß der Ätzvorgang der heißen Phosphorsäure durch einen solchen Oxidfilm gestoppt
bzw. verzögert wird, da er mit Hilfe eines besonderen Ätzmittels für üxidschichtcn entfernt werden muß.
Der mit Hilfe eines einzigen Ätzmittels durchgeführte Atzvorgang, durch den die beiden Siliciumnitrid-Sehichten
und die Siliciumdioxid-Schichten mit ungefähr derselben Geschwindigkeit abgeätzt werden, wird
durch diesen Oxidfilm nicht beeinträchtigt.
Fig. 10 zeigt die Halbleiteranordnung gemäl'
Fig. 9 nach dem in üblicher Weise erfolgten Aufbringen
metallischer Elektroden, nämlich einet Emitterelektrode 27«. einer Kollektorelektrode 27/
und einer Steuerelektrode 29. Die Fig. 10 stellt alsc
einen p-Kanal MISFET dar. Verwendet man jedodein
schwach dotiertes, p-leitendes Siliciumplättcher als Ausgangsmaterial und bildet die Blöckchen 13 <
und 13.Ί aus Siliciumdioxid, das n-Verunreinigunger
enthält, so entsteht ein η-Kanal MISFEiT.
Möglich wäre es noch, eine verhältnismäßig dickt
Siliciumdioxid-Schicht — die Dicke kann beispielsweise zwischen 1 und 2 um liegen — über ausgewählte
Oberflächenherciche der Halbleiteranordnung
zu legen, nachdem die Kontakte gebildet worder sind. Derart dicke Oxidfilme dienen dazu, erwünscht
Kapazitäten unter Verbindungsleitungen od. dgl. /1 erzeugen, wenn die letzteren zuletzt bei der Herste'
lung einer integrierten Schaltung gebildet werden.
Die Kanalzone, die unter dem von der Silicium
dioxid-Schicht 19 und der dariiberliegenden Si!: ciiimnitrid-Schicht 21 gebildeten Dielektrikum de
Steuerzone liegt, bleibt bei dem erfinduniis.jeniäl.Vi
Verfahren frei von jeglichen unerwünschten Vor unreinigiingen. wie beispielsweise Natriumionen, si
daß ein qualitativ äußerst hochwertiger und stabile
MISFET . ntsteht.
Selbstverständlich sind die in der Zeichnung dar
gestellten Dickenverhältnisse nicht repräsentativ fii den tatsächlichen Aufbau eines Transistors nach de
Erfindung, denn die verschiedenen Schichtdicke! können zwischen einigen wenigen hundert AneMrön
und 0.25 mm oder mehl liecen. so daß die Dicke auch nicht relativ zueinander maßstabgerecht daree
steü' werden können.
Hierzu 1 Blatt Zeichnungen
Claims (1)
1 2
Patentansprüche: Gi imdko, prr verwendet wird und die hmi.te,-
uiiil die kollektor/oiic· serhallnisinaßig stark
1. \ erfahren /um Herstellen eines Metall-Iso- p-dolierl werden.
laioi-l lalhl-iter-leldellekllransislors (MISIEI), '). Verfahren nach einem der Ansprüche 1
dadurch gekennzeichnet, daß zunächst ', bis 7, dadurch gekennzeichnet, daß /um Herauf
der einen Oberllächcnseile eines Halbleiter- stellen eines n-Kanal-MISI-'ETS ein \erhiiltnisgrundkörpers
(11) im Abstand umeinander zwei mäßig gering p-doiiertcs Siliciimi-Plättcheii als
tlotierte Blöckchen (13«. 13/)) erzeugt werden, (irundkörpcr verwendet wird und die Emitierdaß
dann die Oberflächen des Grundkörpers und und die Kollekiorzoneii verhältnismäßig stark
der Blöckchen mit einer ersten Isolierschicht (15) i<
> n-dolieri werden.
überzogen werden, daß dann im Bereich zwischen K). Verfahren nach Anspruch 2, dadurch geilen
Blöckchen die Isolierschicht entlernt und der kennzeichnet, daß die Siliciumdioxid-Schicht
Grundkörper in diesem Bereich mit einer dünnen zwischen den Blöckehen durch Erhitzen des
i'.ielektri-chen Schicht (19) abgedeckt wird, daß Grundk'jipers in einer oxydierenden Atmodaiin
auf diese: Obertlächenseite eine zweite 15 sphäre ei/eugt wird.
Isolierschicht (21) gelegt wird, die die dielektrische Schicht abdeckt und so einen dielektrischen
Isolierschicht (21) gelegt wird, die die dielektrische Schicht abdeckt und so einen dielektrischen
Bereich für die Steuerelektrode des Feldeffekttransistors bildet, worauf die Emitter- und die Die Erfindung betrilTt ein Verfahren zum Herstellen
Kollektorzone des Feldeffekttransistors dadurch 20 eines Metall-Isolator-Halbleiter-Feldeffekttransistors
gebildet werden, daß Verunreinigungen aus den (MISFET), und insbesondere befaßt sich mit der
Hlöckchen in darunterliegende Bereiche des Herstellung eines «selbstregistrierendeiv MISFETS.
Cirundkörpers hineindilTundiert werden. Bei der Herstellung derartiger FeldelTekttransi-
2. Verfahren nach Anspruch 1, dadurch ge- stören, die auch als Feldeffekttransistoren mit isokenn/eichnet,
daß ein Silieium-Grundkörper ver- 25 lierter Steuerelektrode angesprochen werden, werden
wendet wird, auf den dotierte Siliciumdioxid- in mehreren aufeinanderfolgenden Arbeitsgangen
Blöckchen und Siliciumnitrid-Schichten sowie Bereiche unterschiedlicher Dotierung in einem Subcine
Siliciumdioxid-Schicht als dielektrische strat erzeugt, wobei von der bekannten Technik der
Schicht aufgebracht werden. Fotomaskierung sowie der Dotierung aus einem
3. Verfahren nach Anspruch i oder 2, da- 30 Donatoren- bzw. Akzeptoren enthaltenden Oxid des
durch gekennzeichnet, daß vor dem Aufbringen Halbleitermaterials Gebrauch gemacht wird, wie dies
der dielektrischen Schicht eine d'üine Schicht im Prinzip beispielsweise in der deutschen Auslegeiles
Grundkörpers zwischen den Blöekcln: : ent- schrift 1241811 sowie in der USA.-Patentschrift
lernt wird. 3 391 035 beschrieben ist. Dabei traten bisher jedoch
4. Vei fahren nach Anspruch 3. dadurch ge- 35 stets Schwierigkeiten bei der Stabilisierung der HaIbkenn/eiclinet,
daß das Entfernen der dünnen leiteranordnung im Laufe des Herstellungsverfahrens
Schicht des Grundkörpers /wischen den Block- und bei der Erzeugung qualitativ hochwertiger Steuerchen,
das Aufbringen der dielektrischen Schicht bereiche auf. Insbesondere war es schwierig, tijrartige
und der zweiten Sperrschicht nacheinander in Feldeffekttransistoren herzustellen, die frei von vereiiieni
einzigen Reaktionsgefäß durchgeführt 40 giftenden Alkalimetallionen u. dgl. waren.
wird, ohne daß dazwischen die Halbleiteranord- Durch die USA.-Patentschrift 3 417 464 ist ein
llung dem Gefäß entnommen wird. Verfahren bekanntgeworden, gemäß welchem in die
5. Verfahren nach einem der Ansprüche 1 Kanalzone eines Feldeffekttransistors p- bzw. n-Verbis
4. dadurch gekennzeichnet, daß die erste unreinigungen gezielt eingebracht wurden, um ins-Isolierschicht
/wischen den Blöckcheii durch 45 gesamt zu gleichmäßigeren Ergebnissen bei der Fertianodisches
Atzen entfernt wird. einig solcher Feldeffekttransistoren zu gelangen.
(1. Verfahren nach einem der Ansprüche 3 Dieses Verfahren erweist sich jedoch als iribefric-
bis 5, dadurch gekennzeichnet, daß die Silicium- digend. wenn das Auftreten zusätzlicher Störstellen
Grumlkörperschicht zwischen den Blöckchen gegenüber der Störslellendichtc im SuI. trat vermieden
durch Atzen mit Sai/säuredampl entfernt wird. 5<->
werden soll.
7. Vei fahren nach einem der Ansprüche I Der Erfindung lag daher die Aufgabe zugrunde,
bis f\ dadurch gekennzeichnet, daß in weiteren ein Herstellungsverfahren für MISfTiIS anzugeben.
Schritten eine Maske (25) auf die /weite Isolier- durch das HalMciteranordiningen mit hoher Qualität
schicht gelegt wird, die Fenster (25«, 25/') übet und guter Mobilität erzeugt werden können, und
einem Teil der Oberfläche der Blöckchen hat. .v> diese Aufgabe wird gemäß clei Erfindung dadurch
worauf unter diesen Fenstern die beiden Speri- gelöst, daß zunächst auf der einen Oberflächenseitc
schichten und das Material der Blöckchen ent- eines I lalbleitergrimdkörners im Abstand \oneinandei
fernt wird uncl so die Emitter- und die Kollektor- zwei dotierte Blöckehen erzeugt werden, daß danr
zone des Feldeffekttransistors teilweise freigelegt die Oberflächen des Grundkörpers und der Blöekcher
werden, und daß schließlich nach mindestens f>
<> mit einer ersten Isolierschicht überzogen werden
teilweisem Freilegen der dielektrischen Schicht daß dann im Bereich zwischen den Blöckchen dii
auf dieser sowie auf den Emitter- und Kollektor- Isolieischicht entfernt und der Grundkörper in diesen
zonen zur Bildung von Kontakten ein Mctallfilm Bereich mit einer dünnen dielektrischen Schicht ab
niedergeschlagen wird. gedeckt wird, daß dann auf dieser Oberflächenseiti
H. Verfahren nach einem der Ansprüche I <\-, eine /weite Isolierschicht gelegt wird, die die dielek
bis 7. dadurch gekennzeichnet, daß zum Her- irische Schicht abdeckt und so einen dieleklrischei
stellen ein: - p-Kanal-MISFETS ein verhältnis- Bereich für die Steuerelektrode des Feldeffckttran
m-iiiii. imine η-dotiertes Siliciuin-Plätlchen als sistors bildet, worauf die Emitter- und die Kollektor
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US78776968A | 1968-12-30 | 1968-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1961634A1 DE1961634A1 (de) | 1970-07-09 |
| DE1961634B2 true DE1961634B2 (de) | 1972-01-13 |
Family
ID=25142467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19691961634 Withdrawn DE1961634B2 (de) | 1968-12-30 | 1969-12-09 | Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3574010A (de) |
| JP (1) | JPS4811511B1 (de) |
| DE (1) | DE1961634B2 (de) |
| FR (1) | FR2027308B1 (de) |
| GB (1) | GB1266243A (de) |
| NL (1) | NL6917012A (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2021923B2 (de) * | 1970-05-05 | 1976-07-22 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen eines feldeffekttransistors mit isolierter gateelektrode |
| JPS4926747B1 (de) * | 1970-10-09 | 1974-07-11 | ||
| US3841926A (en) * | 1973-01-02 | 1974-10-15 | Ibm | Integrated circuit fabrication process |
| CA1008564A (en) * | 1974-04-18 | 1977-04-12 | Robert L. Luce | Method of mos circuit fabrication |
| US4003126A (en) * | 1974-09-12 | 1977-01-18 | Canadian Patents And Development Limited | Method of making metal oxide semiconductor devices |
| FR2294544A1 (fr) * | 1974-12-13 | 1976-07-09 | Thomson Csf | Procede de fabrication, en circuit integre, de transistors a effet de champ destines a fonctionner en tres haute frequence, et structure ou dispositifs obtenus |
| US4043025A (en) * | 1975-05-08 | 1977-08-23 | National Semiconductor Corporation | Self-aligned CMOS process for bulk silicon and insulating substrate device |
| US3975220A (en) * | 1975-09-05 | 1976-08-17 | International Business Machines Corporation | Diffusion control for controlling parasitic capacitor effects in single FET structure arrays |
| JPS5326017U (de) * | 1976-08-13 | 1978-03-06 | ||
| US4190466A (en) * | 1977-12-22 | 1980-02-26 | International Business Machines Corporation | Method for making a bipolar transistor structure utilizing self-passivating diffusion sources |
| US4222164A (en) * | 1978-12-29 | 1980-09-16 | International Business Machines Corporation | Method of fabrication of self-aligned metal-semiconductor field effect transistors |
| DE2926874A1 (de) * | 1979-07-03 | 1981-01-22 | Siemens Ag | Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie |
| US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
| US4317276A (en) * | 1980-06-12 | 1982-03-02 | Teletype Corporation | Method of manufacturing an insulated gate field-effect transistor therefore in a silicon wafer |
| US4389768A (en) * | 1981-04-17 | 1983-06-28 | International Business Machines Corporation | Self-aligned process for fabricating gallium arsenide metal-semiconductor field effect transistors |
| JPS5825788U (ja) * | 1981-08-17 | 1983-02-18 | 三菱自動車工業株式会社 | トラツクの車体構造 |
| DE102006030261B4 (de) * | 2006-06-30 | 2011-01-20 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit reduzierter Bordiffusion und Transistor |
-
1968
- 1968-12-30 US US787769A patent/US3574010A/en not_active Expired - Lifetime
-
1969
- 1969-10-14 GB GB1266243D patent/GB1266243A/en not_active Expired
- 1969-11-12 NL NL6917012A patent/NL6917012A/xx unknown
- 1969-12-08 JP JP44097914A patent/JPS4811511B1/ja active Pending
- 1969-12-09 DE DE19691961634 patent/DE1961634B2/de not_active Withdrawn
- 1969-12-11 FR FR6942870A patent/FR2027308B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2027308A1 (de) | 1970-09-25 |
| JPS4811511B1 (de) | 1973-04-13 |
| DE1961634A1 (de) | 1970-07-09 |
| NL6917012A (de) | 1970-07-02 |
| US3574010A (en) | 1971-04-06 |
| FR2027308B1 (de) | 1973-10-19 |
| GB1266243A (de) | 1972-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3219441C2 (de) | ||
| DE1961634B2 (de) | Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors | |
| DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
| DE2521568A1 (de) | Verfahren zum herstellen von integrierten halbleiterbauelementen | |
| DE3334624C2 (de) | ||
| DE2707693C3 (de) | Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation | |
| DE2534158A1 (de) | Halbleiteraufbau und verfahren zu seiner herstellung | |
| DE2213037C2 (de) | Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode | |
| DE2615754C2 (de) | ||
| DE102007026365A1 (de) | Halbleitervorrichtungen und Verfahren zur Herstellung derselben | |
| DE2449012A1 (de) | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen | |
| DE2640981C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE2225374B2 (de) | Verfahren zum herstellen eines mos-feldeffekttransistors | |
| DE2249832C3 (de) | Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen | |
| DE2023936B2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE2758283C2 (de) | Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
| DE2738961A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation | |
| DE2033419A1 (de) | Verfahren zum Herstellen von komplemen taren gitterisoherten Feldeffekttransis toren | |
| DE1923035A1 (de) | Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm | |
| DE2054535B2 (de) | Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen | |
| DE2224468A1 (de) | Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten | |
| DE3301479A1 (de) | Verfahren zum herstellen eines halbleiterelementes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E77 | Valid patent as to the heymanns-index 1977 | ||
| EHJ | Ceased/non-payment of the annual fee |