DE2023936B2 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE2023936B2
DE2023936B2 DE2023936A DE2023936A DE2023936B2 DE 2023936 B2 DE2023936 B2 DE 2023936B2 DE 2023936 A DE2023936 A DE 2023936A DE 2023936 A DE2023936 A DE 2023936A DE 2023936 B2 DE2023936 B2 DE 2023936B2
Authority
DE
Germany
Prior art keywords
layer
semiconductor substrate
insulating layer
passivation layer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2023936A
Other languages
English (en)
Other versions
DE2023936A1 (de
DE2023936C3 (de
Inventor
Auf Nichtnennung Antrag
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE2023936A1 publication Critical patent/DE2023936A1/de
Publication of DE2023936B2 publication Critical patent/DE2023936B2/de
Application granted granted Critical
Publication of DE2023936C3 publication Critical patent/DE2023936C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/98—Utilizing process equivalents or options

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit einem Bereiche entgegengesetzten Leitfähigkeitstyps aufweisenden Halbleitersubstrat, auf dessen einer Oberfläche eine öffnungen aufweisende Isolierschicht angeordnet ist, auf welcher mindestens teilweise eine weitere Schicht angeordnet ist, die mindestens eines der Edelmetalle Platin, Gold, Silber, Rhodium, Palladium enthält, und mit Elektroden, die durch öffnungen in der Isolierschicht hindurch mit Teilen der Oberfläche des Halbleitersubstrats in Berührung stehen und mit diesen einen Ohmschen Kontakt bilden. Ferner bezieht sich die Erfindung auf ein Verfahren zum Herstellen einer derartigen Halbleitervorrichtung.
Eine derartige Halbleitervorrichtung sowie ein Verfahren zu ihrer Herstellung sind aus der DE-AS 12 82 196 bekannt. Hieraus ergeben sich Anordnungen, um die Schutzeinkapselung von Halbleiterbauelementen so gering wie mögi'ch zu halten und eine hohe Langzeitstabilität der Elemente zu erzielen, indem die Tatsache ausgenützt wird, daß die Grenzfläche zwischen einer Schicht aus aktivem Material, z. B. Titan, und einem dielektrischen Oxyd, z. B. Siliziumdioxyd, einen ungeeigneter: Pfad für das Eindringen schadhafter atmosphärischer Einflüsse darstellt. Hierbei ist eine komplexe Folge von Schritten erforderlich, bei denen aufeinanderfolgende Schichten des Überzugsmaterials niedergeschlagen und behandelt werden, einschließlich der hermetischen Abdichtung der aktiven Oberfläche des Halbleiterbauelements, und zwar in der Weise, daß ein Überzug aus Siliziumdioxyd ausgebildet wird, auf welchem dann eine Schicht aus einem aktiven Material niedergeschlagen wird; daran schließt sich eine weitere Schicht aus Edelmetall, z. B. Platin, Silber, Gold an. Während dieses komplizierte Verfahren zweifelsfrei das Problem der Oberflächenverunreinigung aus äußeren Quellen in ausreichendem Maße löst, kann es nicht dazu beitragen, die inneren positiven lonenträger in der Nähe der Substratoberfläche zu entfernen.
Bisher war die Herstellung von stabilen Halbleitervorrichtungen dadurch erschwert, daß sich positive Ladungsträger, z. B. Natriumionen, in Richtung auf die Oberfläche des Halbleitersubstrats oder in der Nähe dieser Fläche bewegten, was an der Oberfläche des Halbleitersubstrats zu unerwünschten Umkehrerscheinungen führte. Man hat schon versucht, diese zu unstabüen Halbleitereinrichtungen führende Verunreinigung mit positiven Ionen dadurch zu beseitigen, daß man über der Oberfläche des Halbleitersubstrats eine Schicht aus einem PhosphorsilicatglasiPjOs) verwendete, die als Gatter und als Sperre für die Natrium- oder anderen positiven Ionen wirkte, die zu der Instabilität geführt hatten.
Man kann dieses Verfahren noch beträchtlich verbessern, wenn man die Reihenfolge der Arbeitsvorgänge ändert, durch die vor dem Diffusionsvorgang die isolierende Abdeck- und die Sperrschicht gebildet werden, so daß eine reproduzierbar? Beziehung der Source-, Drain- und Gate-Bereiche erzielt wird. In diesem Fall werden alle Unsicherheiten im Ausrichten der Gate-Elektrode vermieden, so daß die Kapazität und die Größe der Einrichtung herabgesetzt werden können, weil das Ausrichten sehr genau erfolgen kann.
Um das elektrische Verhalten einer unter einer Siliziumdioxydschicht liegenden Halbleiteranordnung zu verbessern, ist es aus der US-PS 34 49 644 bekannt, in eine mit Sauerstoff angereicherte Siliziumschicht Gold einzudiffundieren, bevor auf der Oberfläche eine Oxydschicht ausgebildet ist. Es wird dabei eine Siliziumdioxydschicht auf der Oberfläche ausgebildet, und das diffundierte Gold liegt unter dieser Dioxydschicht. Das Gold wird in das Silizium diffundiert, um den Einfluß des Sauerstoffs zu kompensieren.
Zur Erzielung einer stabilisierten Inversionsschicht an der Oberfläche eines Halbleiterkörpers is! es avs der US-PS 33 60 695 bekannt, nahezu die gesamte Dicke einer Oxydschicht zu entfernen und dann Verunreinigungen wie Al oder Pt in die Restoxydschicht zu diffundieren. Es sollen hierbei insbesondere inversionsschichten vom N-Typ, die in Teilen geringer Leitfähigkeit eines Halbleiters induziert werden, durch Verwendung von Siliziumdioxydschichten vermieden werden. Eine entsprechende Methode ist außerordentlich zeitraubend, beispielsweise ist für einen Stabilisierschritt eine 48 Stunden dauernde Wärmebehandlung bei 250° C erforderlich.
Aus der DE-AS 10 37 016 ist es bekannt, eine auf einer Oxydschicht liegende Passivierungsschicht durch einen Eloxiervorgang (anodische Oxydation) herzustellen, bei dem die Eloxierlösung Wasserstoffperoxyd enthält. Dubei wird ein Haftüberzug aus Halbleitermonoxyd über der Plättchenoberfläche ausgebildet und dann die Monoxydschicht dadurch geschützt, daß sie mit einem dünnen Film aus Halbleiterdioxyd überzogen wird. Die erste Stufe wird durch 5 bis 60 Sekunden dauerndes Eintauchen in ein Oxydierbad erzielt. Diese Monoxydschicht ist nicht stabil, da sie oxidiert. Um eine Stabilität ZU erzielen, wird das mit einer Monoxydschicht überzogene Plättchen einem elektrolytisrhen Ausfällvorgang; unterzogen, wodurch auf anodischem Wege eine Schicht aus Germaniumdioxyd über dem Monoxyd erzielt wird. Diese Srhicht ist sehr dünn, ist aber für Luft- und Wasserdampf in der Atmosphäre undurchlässig, wodurch weitere chemische Änderungen in der Oberfläche des Plättchens nraktisch hespitiui wpn\t<n
An diesen Schritt schließt sich ein Wärmebehandlungsschritt des zweifach überzogenen Plättchens an. Der erste Oxydierschritt sieht die Verwendung von Wasserstoffperoxyd (H2O2) und nicht den elektrolytischen Schritt vor. Letzterer verwendet Eisessig, der anhydritisches Natriumacetat aufgelöst enthält. Die Verwendung der Monoxydschicht macht ein Abweichen von der herkömmlichen Praxis notwendig, nämlich ein direktes Aufbringen der SiOrSchicht auf das Substrat. Dieses Abweichen bewirkt, daß zahlreiche der Routineverfahrensschritte bei der Herstellung diffuser Schichten, Bereiche usw. sich schwieriger gestalten.
Aus der FR-PS 15 55 099 ist eine Halbleitervorrichtung bekannt, bei der zwischen einer Siliziumdioxydschicht und dem Halbleitersubstrat eine Siliziumnitridschicht angeordnet ist. Da die Halbleitertechnologie weitestgehend auf der Verwendung von photolithischen Systemen zur Erzeugung von Öffnungen usw. in Siiiziumdioxydscnichten zur Ausbildung und/oder Erzielung gewünschter Halbleitereigenschaften basiert, kann das Ersetzen von Siliziumdioxyd als Isoliermaterial in Kontakt mit dem Substrat nur als ein Schritt rückwärts angesehen werden, da dadurch weitere Komplikationen in ein bereits komplexes technologisches Gebiet eingeführt werden. Ferner ist diesem Vorschlag keine Lösung für das Auftreten unerwünschter positiver Ionen an oder in der Nähe der Oberfläche des Substrats zu entnehmen.
Aufgabe der Erfindung ist es, eine Verunreinigung sowohl durch positive Ionen aufgrund einer Bewegung positiver Ladungsträger zur Oberfläche des Substrats als auch durch von außen eingeführte Verunreinigungen zu vermeiden, und die Stabilität von Halbleitervorrichtungen zu verbessern.
Dies wird gemäß der Erfindung bei einer eingangs beschriebenen Halbleitervorrichtung dadurch erreicht, daß die weitere Schicht eine Passivierungsschicht ist, die aus einer Legierung aus Siliz;jm, Sauerstoff und mindestens einem der genannten Edelmetalle und/oder Iridium besteht.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere darin, daß mit dem erfindungsgemäßen Verfahren
1. die normalerweise in herkömmlicher Weise verwendeten Verfahren zum Aufbringen einer isolierenden Schicht, z. B. S1O2 auf ein Substrat des entsprechenden Metalls nicht beeinflußt werden,
2. die vorstehend angegebenen Probleme gleichzeitig gelöst werden und lediglich das Auftragen einer Schicht oder eines Überzuges auf dem Isoliermaterial erforderlich sind,
3. ein einziger Verfahrensschritt erforderlich ist, der entsprechend verhältnismäßig geringfügigen Änderungen des Verfahrens ermöglicht, daß die Schicht entweder elektrisch leitend oder elektrisch isolierend wirkt,
4. räumliche Defekte in der darunterliegenden isolierenden Schicht, z. B. Hohlstellen, beseitigt werden,
5. die Verwendung einer großen Vielfalt von Materialien ermöglicht wird, so daß der Anwendungsbereich der Schicht wesentlich erweitert wird, und
6. die Probleme vermieden werden, die die elektrische Arbeitsweise der Halbleiter, z. B. vom FET-Typ, als Folge von zu dicken Einkapselungsschichten nachteilig beeinflussen, die häufig angewendet worden sind, um einen Schutz gegen äußere Verunreinigungen zu erzielen.
Nach einer weiteren Ausgestaltung der Erfindung ist die Passivierungsschicht eine Isolierschicht, die Sauerstoff in für die Bildung eines nichtleitenden Edelmetalloxyds ausreichenden Mengen enthält. Dabei besteht die Isolierschicht gemäß einer weiteren Ausgestaltung der Erfindung aus Siliziumdioxyd, das Halbleitersubstrat aus Silizium und die Passivierungsschicht aus einem Gemisch von Silizium, Sauerstoff und Platin.
Eine weitere Ausgestaltung der Erfindung sieht vor, daß die Passivierungsschicht eine elektrischleitende Schicht ist, die Sauerstoff in kleineren als den zur Bildung eines Edelmetalloxyds erforderlichen Mengen enthält. Dabei steht gemäß einer weiteren Ausgestaltung der Erfindung mit der elektrisch leitenden Passivierungsschicht eine Elektrode in Kontakt. Die den entgegengesetzten Leitfähigkeitstyp des Halbleitersubstrat aufweisenden Bereiche umfassen gemäß einer weiteren Ausbildung der Erfindung einen Source-Bereich und einen Drain-Bereich, die im Abstand voneinander in dem Halbleitersubstrat angeordnet sind, und die mit dem Siliziumsubstrat in Berührung stehenden Elektroden bilden Source- und Drain-Kontakte für den Source- und Drain-Bereich. Im speziellen Fall kann gemäß einer weiteren Ausbildung der Erfindung die mit der elektrisch leitenden Passivierungsschicht in Kontakt stehende Elektrode eine Gate-Elektrode sein. Die zu entgegengesetzten Leitfähigkeilüypen gehörenden Bereiche bilden nach einer anderen, weiteren Ausgestaltung der Erfindung den Emitterbasis- bzw. Kollektorbereich eines Transistors.
Ein Verfahren zur Herstellung einer erfindungsgemäßen Halbleitervorrichtung ist erfindungsgemäß dadurch gekennzeichnet, daß auf einer Oberfläche eines Halbleitersubstrats eine Isolierschicht gebildet wird, zur Bildung von Öffnungen in der Isolierschicht Teile derselben entfernt werden, darauf in dem Halbleitersubstrat den entgegengesetzten Leitfähigkeitstyp des Halbleitersubstrats aufweisende Bereiche gebildet werden, anschließend mindestens auf einem Teil der Isolierschicht die Passivierungsschicht gebildet wird, und darauf die Elektroden gebildet werden.
Gemäß einer weiteren Ausgestaltung des erfindungsgemäßen Verfahrens wird die Passivierungsschicht durch einen Eloxiervorgang gebildet, bei dem die Kathode aus mindestens einem Edelmetall und die Anode aus dem mit der Isolierschicht gebildeten Halbleitersubstrat besteht.
Andere weitere Ausbildungen des erfindungsgemäßen Verfahrens sind in den Patentansprüchen 11 bis 21 gekennzeichnet.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt erläutert. Es zeigt
Fig. IA-IJ Schritte eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens anhand von Querschnitten durch einen dabei hergestellten Feldeffekttransistors,
F i g. 2 in einem Vertikalschnitt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Halbleitervorrichtung in Form eines bipolaren Transistors,
Fig.3A —31 zeigen im Vertikalschnitt ein Halbleitermaterial in aufeinanderfolgenden Schritten eines weiteren Ausführungsbeispiels des erfindungsgemäßen Verfahrens anhand der Herstellung eines Feldeffekttransistors;
F i g. 4 zeigt in einem Vertikalschnitt die Einrichtung nach Fig.31, die im Gate-Bereich mit einer Siliziumnitrid-Sperrschicht versehen ist
Gemäß Fig. 1 wird in Schritt 1 (Fig. IA) der
Herstellung eines Feldeffekttransistors auf einer Oberfläche des Halbleiter-Substrats 10 vom p-Leitungstyp eine Isolierschicht 12 ausgebildet. Bei einem anderen Ausführungsbeispiel der Erfindung kann das Halbleitersubstrat aber auch den entgegengesetzten Leitfähigkeitstyp aufweisen. Das Halbleitersubstrat 10 vom p-Leitungstyp enthält einen Störstoff vom p-Leitungstyp, Vispielsweise Bor, in einer Störstellendichte von etwa 10!6 Störstellen pro cm3. Dieses als Ausgangsmaterial verwendete Halbleitersubstrat kann durch die üblichen Kristall-Ziehverfahren gebildet wurden, die zur Bildung eines langgestreckten Stabes führen, der aus Einkristallmaterial besteht, welches den Störstoff vom p-Leitungstyp enthält. Der Kristallstab wird in Scheiben zerschnitten, die zur Vorbereitung der Bildung der Isolierschicht poliert werden. Diese besteht bei einem Siliziumkristallstab vorzugsweise aus Siliziumdioxyd. Die Isolierschicht 12 aus Siliziumdioxid wird in der üblicher! Weise durch !hcr~i;5CnC5 Zilchicii lies Oxydes gebildet. Man kann sie aber auch durch Propylen-, Aufdampf- oder Zerstäubungs-Verfahren bilden.
In Schritt 2 (Fig. IB) werden durch übliche Ätzverfahren unter Verwendung einer geeigneten, gepufferten HF-Lösung und von photolithographisch aufgetragenen Schutzschichten in der Isolierschicht 12 öffnungen 14 und 16 ausgebildet.
In Schritt 3 (Fig. IC) werden durch einen üblichen Diffusionsvorgang unter den öffnungen 14 und 16 η *-Typ-Bereiche 18 und 20 vom n + -Leitungstyp gebildet. In diesem Diffusionsvorgaiig wird ein Störstoff vom r Leitungstyp z. B. Phosphor oder Arsen, verwendet, und eine Störstellendichte von etwa 1O20StOrSIeIlCn pro cm' erzielt. In dem herzustellenden Feldeffekttransistor bildet der Bereich 18 einen Source-Bereich und der Bereich 20 einen Drain-Bereich. Die Funktionen dieser Bereiche können jedoch auch untereinander vertauscht werden.
In Schritt 4 (F i g. I D) wird auf der Substratoberfläche durch thermisches Züchten oder Auftragen eine isolierende Oxydschicht gebildet. Diese Isolierschicht 22 stellt einen Fortsatz der ursprünglichen Isolierschicht 12 dar. Über den Störstoffbereichen 18 und 20 sind in der Isolierschicht 22 Vertiefungen 24 und 26 vorhanden, welche das Ausrichten der Maske für spätere Verfahrensschritte erleichtern.
In Schritt 5 (Fig. IE) wird mit Hilfe eines üblichen Ätzverfahrens unter Verwendung von photolithographisch aufgetragenen Schutzschichten in der Isolierschicht 22 zwischen deren Vertiefungen 24 und 26 eine öffnung 28 ausgebildet.
In Schritt 6 (Fig. IF) wird in der öffnung 28 durch thermisches Züchten eine dünne Siliziumdioxydschicht 30 ausgebildet Die Dicke dieser dünnen Siliziumdioxydschicht beträgt vorzugsweise etwa 7,5 nm. Die Dicke kann jedoch bis auf einige 10 nm erhöht werden. Diese dünne Oxydschicht kann gegebenenfalls auch durch Aufdampf-, Zerstäubungs- oder Pyrolyse-Verfahren gebildet werden.
In Schritt 7 (Fig. IG) wird auf der dünnen Siliziumdioxydschicht 30 eine Passivierungsschicht 32 aufgetragen, die eine Edelmetall-Silizium-Sauerstoff-Legierung enthält, und zwar in einem Eloxierverfahren mit Hilfe einer Wasserstoffperoxydlösung, die H2O2 in einer Konzentration von etwa 30—0,1 Volumprozent in Wasser enthält Die beim Eloxieren verwendete fvietaiikathode besteht aus einem Edelmetall. Als Edelmetall enthält die Passivierungsschicht 32 mindestens eines der Metalle Platin, Gold, Silber, Rhodium, Palladium und Iridium. Vorzugsweise besteht die Edelmetallkathode aus Platin, das daher als Edelmetall in die Passivierungsschicht 32 eingeht. Man kann in dem Eloxierverfahren auch mit anderen Lösungen, z. B. mit Platinchlorid, arbeiten. Ferner kann man die Passivierungsschicht 32 durch Eloxieren mit Hilfe eines Plasmas bilden, wobei anstelle einer flüssigen Lösung ein sauerstoffhaltiges, gasförmiges Medium verwendet wird.
Während des Eloxierverfahrens bewegen sich die positiven Ionen und/oder die positiven Defektelektroden, welche die Stabilität an der Oberfläche beeinträchtigen, unter der Wirkung des beim Eloxieren erzeugten Feldes in dem Gate-Bereich von der Grenzfläche zwischen dem Halbleiter und dem Isoliermaterial weg. Während des Eloxierverfahrens wird die Passivierungsschicht 32 in dem Bereich oberhalb der dünnen Oxydschicht 30 gebildet, wobei keine Schutzschicht erforderlich ist, weil der nur von dem dünnen Oxyd abgeschirmte Bereich vom p-Leitungstyp ein elektrisches Feld erzeugt. Die Passivierungsschicht 32 aus der Edelmetall-Silizium-Sauerstoff-Legierung wird daher auf der Oberfläche der dünnen Isolierschicht 30 gebilde., ohne daß an der Silizium-Siliziumdioxyd-Grenzfläche unerwünschte positive Ionen vorhanden sind. Die Konzentration der beim Eloxieren verwendeten Wasserstoffperoxydlösung kann so gesteuert werden, daß der unmittelbar auf der dünnen Isolierschicht 30 gebildete, erste Teil der Passivierungsschicht 32 eine Isolierschicht ist, damit das Auftreten von Durchschlagstellen in der dünnen Siliziumdioxydschicht 30 vermieden wird, während der übrige Teil der Passivierungsschicht leitend sein kann, so daß die Passivierungsschicht 32 effektiv eine Elektrode oder einen elektrisehen Kontakt bilden kann. Man kann auch die ganze Passivierungsschicht 32 als leitende Schicht ausbilden.
Wenn man das als Sauerstoffquelle für die Passivierungsschicht 32 dienende Wasserstoffperoxyd in einer höheren Konzentration verwendet, wird mehr Sauer-
«0 stoff in die Passivierungsschicht 32 eingeführt, so daß eine isolierende Passivierungsschicht gebildet wird, weil die gebildeten Metalloxyde nichtleitend sind. Dagegen führt die Verwendung von Wasserstoffperoxyd in einer niedrigeren Konzentration zur Bildung einer elektrisch leitenden Legierung, die als Elektrode wirkt.
Gegebenenfalls wird nach dem Eloxieren eine Glühoder sonstige Wärmebehandlung durchgeführt, durch welche die elektrische und mechanische Verbindung zwischen dem Gate-Metall und der dünnen Isolier-
w schicht 30 über die dazwischen befindliche Passivierungsschicht 32 verbessert wird.
In Schritt 8 (F i g. 1 H) werden in der Isolierschicht 22 über den Source- und Drain-Bereichen 18 und 20 Öffnungen 34 und 36 ausgebildet, so daß Ohmsche Kontakte für die Source- und Drain-Bereiche 18 und 20 hergestellt werden können. Diese Öffnungen werden durch übliche Ätzverfahren unter Verwendung von photolithographisch erzeugten Schutzschichten ausgebildet
w In Schritt 9 (Fig. II) wird durch Auftragen eines zur Bildung eines Ohmschen Kontakts geeigneten Metalls, wie Aluminium, ein Metallüberzug auf der Oberfläche der Halbleitereinrichtung gebildet Man erkennt in dieser Darstellung, daß die Metallschicht 38 einen Ohmschen Kontakt für den Source-Bereich 18 und den Drain-Bereich 20 sowie einen elektrischen Kontakt für die Passivierungsschicht 32 aus der Edelmetall-Silizium-Sauerstoff-Legierung bildet
Ü In Schritt 10 (Fig. IJ) wird durch ein Ätzverfahren
;* unter Verwendung von photolithographisch erzeugten
Schutzschichten die Metallschicht 38 so geätzt, daß sie
'•ξ getrennte Ohmsche Kontakte für den Source-Bereich
';■; 18 vom η+ -Leitfähigkeitstyp und den Drain-Bereich 20
'Μ vom n+-Leitfähigkeitstyp bildet. In dieser Figur ist
|;.ί ferner oberhalb des Gatebereichs des Feldeffekttransi-
Ϊ3 stors ein getrennter elektrischer Kontakt gezeigt. Als
jf Ohmscher Kontakt für den Source-Bereich 18 vom
y η+ - Leitfähigkeitstyp dient der Kontakt 40, als Ohm-
i>! scher Kontakt für den Drain-Bereich 20 vom n+Leitfä-
higkeitstyp der Kontakt 42 und als Metallkontakt oder Gate-Elektrode für den Gate-Bereich des Feldeffekttransistors die Metallelektrode 44. Die Passivierungsschicht 32 bildet einerseits im Bereich der Gate-Elektrode eine Sperrschicht für verunreinigend wirkende positive Ionen aus der Außenatmosphäre, weil dieser Bereich für die Stabilität und die Funktion der Einrichtung sehr kritisch ist imrj andererseits in nächster Nähe der Oberfläche des Halbleitersubstrats einen elektrisch leitenden Bereich, so daß die für den Betrieb des Feldeffekttransistors erforderliche Spannung beträchtlich herabgesetzt wird.
F i g. 2 zeigt einen Transistor 50, der einen Teil einer integrierten Halbleiteranordnung bildet. In dem Kollektorbereich 56 ist der Basisbereich 54 und in diesem der Emitterbereich 52 angeordnet. Unterhalb des Basisbereichs 54 ist ein Hilfskollek'orbereich 58 angeordnet, der durch einen Teil des Kollektorbereiches 56 von dem Basisbereich 54 getrennt ist. In dem Transistor 50 v:rd ein sperrender pn-übergang durch einen Bereich 60 vom p-Leitfähigkeitstyp gebildet, der den Transistor 50 umgibt und elektrisch mit einer nicht gezeigten negativen Spannungsquelle verbunden ist, damit der sperrende pn-übergang gebildet wird. Mit dem Basisbereich 54, dem Emitterbereich 52 und dem Kollektorbereich 56 steht je ein Ohmscher Kontakt 62, 64 bzw. 66 in Verbindung. Auf der Oberfläche des in Fig. 2 gezeigten n + , pn-Transistors ist eine aus S1O2 bestehende Isolierschicht 68 vorgesehen. Auf der Isolierschicht 68 befindet sich eine Passivierungsschicht 70, die aus einer Edelmetall-Silizium-Sauerstoff-Legierung besteht und überschüssige Sauerstoffatome enthält, so daß die Passivierungsschicht 70 isolierend wirkt. Die Passivierungsschicht 70 wird mit Hilfe eines Eloxierverfahrens gebildet, wie es anhand der F i g. 1 beschrieben ist.
Fig.3A zeigt in einem Vertikalschnitt eine Siliziumscheibe 110 vom p-Leitfähigkeitstyp, die mit einer Isolierschicht 120 aus Siliziumdioxyd versehen ist. Unabhängig von dem Leitfähigkeitstyp kann jedes für den beabsichtigten Verwendungszweck geeignete 5g Halbleitermaterial verwendet werden. Die hier angege-
H benen Materialien sind nur beispielsweise angeführt
|g Ferner sei erwähnt, daß das Halbleitermaterial im
Handel bezogen oder durch übliche Kristallziehverfahren erzeugt werden kann. Die Isolierschicht 120 aus
'] Siliziumdioxyd wird zweckmäßig durch thermisches
§, Züchten des Oxyds oder durch Pyrolyse-, Aufdampf-
p oder Zerstäubungsverfahren gebildet
Nach der Bildung der Isolierschicht 120 wird in dieser
k| durch Ätzen unter Verwendung von photolithogra-
phisch aufgetragenen Schutzschichten ein geeignetes
Gate-Loch 130 ausgebildet Dabei dient als Ätzmittel
[| eine gepufferte Wasserstofffluoridlösung. F i g. 3B zeigt
ff den in Fig.3A dargestellten Körper, wobei das
Gate-Loch 130 den Bereich darstellt aus dem Siliziumdioxyd herausgeätzt worden ist
In dem nächsten Schritt dieses Ausführungsbeispiels des erfindungsgemäßen Verfahrens (F i g. 3C) wird in dem Gate-Loch 130 eine dünne Siliziumdioxydschicht 140 gebildet, und zwar entweder durch thermisches Züchten des Oxyds oder mit Hilfe eines der anderen vorstehend angegebenen Verfahren. Es hat sich gezeigt, daß die Dicke dieser Schicht nicht kritisch ist, aber zweckmäßig im Bereich von etwa 7,5 nm bis zu mehreren zehn nm liegt.
Danach wird auf der Siliziumdioxydschicht 140 eine Passivierungsschicht 150 (F i g. 3D) aufgetragen, die aus einer Edelmetall-Siliziuni-Sauerstoff-Legierung besteht. Zu diesem Zweck wird ein Eloxierverfahren angewendet, in dem ein geeigneter Elektrolyt verwendet wird,
z. B. eine Wasserstoffperoxydlösung, die 0,! —30 Volumprozent H2O2 in Wasser enthält. Als Edelmetall kar.ri man Platin, Gold, Silber, Rhodium, Palladium und Iridium verwenden, wobei im allgemeinen Platin bevorzug! wird, man ci'kci'ii'ii emeui, uaß auch andere Elektrolyte und andere Arbeitsweisen derselben allgemeinen Art angewendet werden können.
Während des Eloxierens wird die Passivierungsschicht 150 nur in dem Bereich oberhalb der Siliziumdioxydschicht 140 gebildet, ohne daß eine
2S Maskierung erforderlich ist, weil der von der dünnen Oxydschicht abgeschirmte Teil des Bereichs vom p-Leitfähigkeitstyp ein elektrisches Feld erzeugt. Infolgedessen wird die Passivierungsschicht 150 auf der Siliziumdioxydschicht 140 gebildet, ohne daß an der Silizium-Siliziumdioxyd-Grenzfläche schädliche positive Ionen vorhanden sind. Die Konzentration der zum Eloxieren verwendeten Wasserstoffperoxydlösung wird derart gesteuert, daß der unmittelbar auf der Siliziumdioxydschicht 140 gebildete, erste Teil der Passivierungsschicht 150 eine Isolierschicht ist. damit das Auftreten von Durchschlagstellen in der Siliziumdioxydschicht 140 vermieden wird. Der übrige Teil der Passivierungsschicht 150 kann eine leitende Schicht sein, so daß die Passivierungsschicht 150 im wesentlichen
«0 eine Elektrode oder einen elektrischen Kontakt auf einem isolierenden Substrat bilden kann. Mar kann aber auch die ganze Passivierungsschicht 150 als leitende Schicht ausbilden. Bei Verwendung des als Sauerstoffquelle für die Passivierungsschicht 150 dienenden Wasserstoffperoxyds in höheren Konzentrationen wird in die Passivierungsschicht 150 mehr Sauerstoff eingeführt, so daß infolge der Bildung von nichtleitenden Metalloxyden eine isolierende Passivierungsschicht gebildet wird. In ähnlicher Weise erhöht die Verwendung einer niedrigeren Wasserstoffperoxydkonzentration die Leitfähigkeit der Passivierungsschicht, so daß diese als Elektrode dienen kann.
In dem nächsten Schritt wird die Isolierschicht 120 unter Verwendung von photolithographisch aufgetragenenen Schutzschichten derart geätzt daß der Source-Bereich und der Drain-Bereich markiert werden. Im Gate-Bereich ist keine Maskierung erforderlich, weil die dort vorhandene Legierungsschicht 150 abdeckend wirkt Die Anordnung mit dem photographischen Ätzgrund 160ist in Fig. 3Egezeigt
F i g. 3F zeigt die Anordnung mit dem Source-Fenster 170 und dem Drain-Fenster 180. Diese Figur zeigt den Aufbau der Einrichtung nach dem Entfernen der Oxydbereiche mit Hilfe von üblichen Oxydätzverfahren.
Danach wird zur Bildung der Source- und Drain-Bereiche 190 bzw. 200 vom n+-Leitfähigkeiitstyp unter den Fenstern 170 und 180 ein übliches Diffusionsverfahren durchgeführt Dabei hat es sich als zweckmäßig
erwiesen, den Störstoff, z. B. Phosphor oder Arsen, in einer St^rstellendichte von mindestens etwa IO20 Störstellen pro cm3 zu verwenden. Der Bereich 190 dient als Source-Bereich und der Bereich 200 als Drain-Bereich für den zu erzeugenden Feldeffekttransistor. Man erkennt die so erhaltene Anordnung in Fig.3G.
In dem nächsten Schritt des Verfahrens wird durch Auftragen eines zur Bildung von Ohmschen Kontakten geeigneten Metalls, z. B. Aluminium, auf der ganzen Fläche der Einrichtung ein geeigneter Metallüberzug gebildet. Gemäß Fig. 3H bildet die Metallschicht 210 Ohmsche Kontakte mit dem Source-Bereich 190 und dem Draiti-Bcreich 200 und einen elektrischen Kontakt mit der aus einer Edelmetall-Silizium-Sauerstoff-Legierung bestehenden als Elektrode dienenden Passivierungsschicht 150.
bei der Herstellung von elektrischen Kontakten mit Bereichen der Halbleitereinrichtung kann es zweckmäßig sein, du'ch Eloxieren den aus der Edelmetall-Silizium-Sauerstoff-Legiemng bestehenden Kontakt direkt auf die Oberfläche der Einrichtung aufzutragen. Diese aus einer Legierung bestehende Kontaktschicht dient dann als Elektrode, worauf auf diese Elektrode und die Oxydschicht eine andere leitende Schicht, z. B. aus Aluminium, aufgetragen werden kann. Durch diese Arbeitsweise werden Kurzschlüsse verhindert, die auftreten können, wenn die Löcher in der Oxydschicht zunächst mit einem Ätzmittel gereinigt werden, damit eine für die Herstellung eines Ohmschen Kontakts geeignete, saubere Halbleiterfläche vorhanden ist. Diese Maßnahme zur Bildung eines Ohmschen Kontakts mit Hilfe einer durch Eloxieren gebildeten Edelmetiill-Silizium-Sauerstoff-Legierung kann auch zur Bildung von Kollektor-, Basis- und Emitterkontakten in bipolaren Einrichtungen bzw.Transistoren angewendet werden.
Schließlich wird die Metallschicht 210 unter Verwendung von photolithographisch aufgetragenen Schutzschichten so geätzt, daß voneinander getrennte Kontakte für den Source-Bereich 190 vom η+ -I.eitfähigkeitstyp und den Drain-Bereich 200 vom η+ -Leitfähigkeitstyp entstehen. Ferner ist oberhalb des Gate-Bereichs der in Fig. 31 gezeigten Einrichtung ein getrennter elektrischer Kontakt vorhanden. Der Ohrnsche Kontakt für den Source-Bereich 190 vom
ίο η+Leitfähigkeitstyp wird von dem Kontakt 220, der Ohmsche Kontakt für den Drain-Bereich vom η 1M.eil fähigkeitstyp von dem Kontakt 230 und der Metallkontakt oder die Gate-Elektrode für den Gate-Bereich des Feldeffekttransistors von der Metallelektrode 240
ι? gebildet. Die Passivierungsschicht 150 bildet seinerse ts eine Sperrschicht für Verunreinigungen in Form von positiven Ionen aus der Außenatmosphäre in dem für die Stabilität und Funktion des Fe!deffek*.!rar!r,ir.!ors kritischen Bereich der Gate-Elektrode und andererseits einen elektrisch leitenden Bereich in der Nähe der Oberfläche des Halbleitersubstrats, so daß die für den Betrieb der Einrichtung erforderliche Spannung beträchtlich herabgesetzt wird.
Fig. 4 zeigt den Feldeffekttransistor nach Fig. 31 nach dem Hinzufügen einer Sperrschicht 300 aus .Siliziumnitrid /wischen der Siliziumdioxydschicht 140,4 und der Oberfläche des Halbleitersubstrats 110,4. In F i g. 4 werden dieselben Bezugsziffern verwendet wie in F i g. 31, jedoch mit dem nachgesetzten Buchstaben .4.
Zur Bildung der Sperrschicht 300 wird vorzugsweise eine Wärmebehandlung in einer Stickstoffatmosphäre durchgeführt. Die dünne Sperrschicht 300 verhindert, daß verunreinigend wirkende Ionen die Halbleiteroberfläche erreichen, so daß die Stabilität der Einrichtung verbessert wird.
llicr/u 2 Blatt Zeichnungen

Claims (21)

Patentansprüche:
1. Halbleitervorrichtung mit einem Bereiche entgegengesetzten Leitfähigkeitstyps aufweisenden Halbleitersubstrat, auf dessen einer Oberfläche eine öffnungen aufweisende Isolierschicht angeordnet ist, auf welcher mindestens teilweise eine weitere Schicht angeordnet ist, die mindestens eines der Edelmetalle Platin, Gold, Silber, Rl odium, Palladium enthält, und mit Elektroden, die durch öffnungen in der Isolierschicht hindurch mit Teilen der Oberfläche des Halbleitersubstrats in Berührung stehen und mit diesen einen Ohmschen Kontakt bilden, dadurch gekennzeichnet, daß die weitere Schicht eine Passivierungsschicht (32; 70; 150) ist, die aus einer Legierung aus Silizium, Sauerstoff und mindestens einem der genannten Edelmetalle und/oder Iridium besteht.
2. Halbleitervorrichtung nach Anspruch T, dadurch gekennzeichnet, daß die Passivierungsschicht (70) eine isolierschicht ist, die Sauerstoff in für die Bildung eines nichtleitenden Edelmetalloxids ausreichenden Mengen enthält.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Passivierungsschicht (32; 150) eine elektrisch leitende Schicht ist, die Sauerstoff in kleineren als den zur Bildung eines Edelmetalloxids erforderlichen Mengen enthält
4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Isolierschicht (22; 68; 140) aus Silr.'iumdioxyd, das Halbleitersubstrat (10; 110; 1 iOA)aus Silizium und die Passivierungsschicht aus einem Gemisch ve η Silizium, Sauerstoff und Platin besteht
5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die zu entgegengesetzten Leitfähigkeitstypen gehörenden Bereiche den Emitter-, Basis- bzw. Kollektorbereich (52,54,56) eines Transistors (50) bilden.
5. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß mit der elektrisch leitenden Passivierungsschicht (32; 150; 150A) eine Elektrode (44; 240; 240<4,/im Kontakt steht.
7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die den entgegengesetzten Leitfähigkeitstyp des Halbleitersubstrats aufweisenden Bereiche einen Source-Bereich (18; 190; 190/4J und einen Drain-Bereich (20; 200; 200A) umfassen, die im Abstand voneinander in dem Halbleitersubstrat (10; HO; HOA) angeordnet sind und daß die mit dem .Siliziumsubstrat in Berührung stehenden Elektroden Source- und Drain-Kontakte (40, 42; 220, 230; 220A 230A) für den Source- und den Drain-Bereich bilden.
8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die mit der elektrisch leitenden Passivierungsschicht (32; 150, \50A) in Kontakt stehende Elektrode eine Gate-Elektrode (44;240j240/\;ist
9. Verfahren zum Herstellen einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf einer Oberfläche eines Halbleitersubstrats (20) eine Isolierschicht (12) gebildet wird, zur Bildung von öffnungen (14,16) in der Isolierschicht (22) Teile derselben entfernt werden, darauf in dem Halbleitersubstrat (10) den entgegengesetzten Leitfähigkeitstyp des Halbleiter
substrats aufweisende Bereiche (18, 20) gebildet werden, anschließend mindestens auf einem Teil der Isolierschicht (30) die Passivierungsschicht (32) gebildei wird, und darauf die Elektroden (40, 42) gebildet werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Passivierungsschicht (32) durch einen Eloxiervorgang gebildet wird, bei dem die Kathode aus mindestens einem Edelmeta,'! und die Anode aus dem mit der Isolierschicht (22, 30) gebildeten Halbleitersubstrat besteht
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß zur Bildung der Isolierschicht eine Siliziumdioxidschicht (12) auf einer Oberfläche eines Siliziumsubstrats thermisch gezüchtet wird, zur Bildung von öffnungen (14, 16) in der Siliziumdioxydschicht (12) Teile derselben unter Verwendung von photolitographisch aufgetragenen Schutzschichten weggeätzt werden und durch Eindiffundieren von Störstoffen in das Siliziumsubstrat (10) in diesem den entgegengesetzten Leitfähigkeitstyp des Siiiziumsubstrats (10) aufweisende Bereiche (18, 20) gebildet werden.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als Eloxierlösung eine Lösung von etwa 30 —0,1 Volumprozent Wasserstoffperoxid in Wasser verwendet wird.
13. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß nacheinander folgende Schritte durchgeführt werden:
a) auf einer Oberfläche eines Halbleitersubstrats (110) wird eine erste Isolierschicht (120) gebildet;
b) durch Entfernen eines Teils der ersten Isolierschicht (120) wird in dieser eine öffnung (130) gebildet und ein Teil der Halbleiteroberfläche freigelegt;
c) auf dem freiliegenden Teü der Oberfläche des Halbleitersubstras (110) wird eine zweite Isolierschicht (140) gebildet,
d) auf der zweiten Isolierschicht (140) wird die Passivierungsschicht (150) gebildet;
e) durch Entfernen von Teilen der ersten Isolierschicht (120) werden in dieser in der Nähe der Passivierungsschicht (150) Öffnungen (170,180; gebildet und Teile der Halbleiteroberfläche freigelegt;
f) in dem Halbleitersubstrat werden den entgegengesetzten Leitfähigkeitstyp des Halbleitersubstrats aufweisende Bereiche (190, 200) gebildet; und
g) es werden die Elektroden (220, 230, 240) gebildet.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Passivierungsschicht (150) durch einen Eloxiervorgang gebildet wird, wobei das Edelmetall bzw. die Edelmetalle als Kathode verwendet werden.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die zweite Isolierschicht (140) eine Dicke von mindestens 7,5 nm.
16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, daß nach der Bildung der Passivierungsschicht (150) durch eine in Anwesenheit von Stickstoff durchgeführte Glühbehandlung zwischen der Halbleitersubstratoberfläche und der
zweiten Isolierschicht (140) eine Sperrschicht (300) aus Siliziumnitrid gebildet wird.
17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, daß das Halbleitersubstrat (110) p-leitend gewählt wird, und daß die den entgegengesetzten Leitfähigkeitstyp des Halbleitersubstrats aufweisenden Bereiche (190, 200) durch Diffusion η-leitend hergestellt werden.
18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, daß die den entgegengesetzten Leitfähigkeitstyp des Halbleitersubstrats aufweisenden Bereiche (190, 200) den Source- und den Drain-Bereich eines Feldeffekttransistors bilden.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß die Passivierungsschicht eine elektrisch leitende Gate-Elektrode bildet
2G. Verfahren nach Anspruch 9 oder 13, dadurch gekennzeichnet, daß zur Herstellung der Elektrode auf einander entgegengesetzten Oberflächenteilen eines Halbleitersubstrats durch Eloxieren eine elektrisch leitende Schicht gebildet wird.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die elektrisch leitende Schicht aus einer Legierung aus Silizium, Sauerstoff und mindestens einem der Edelmetalle Platin, Gold, Silber, Rhodium, Palladium und Iridium hergestellt wird.
DE2023936A 1969-05-19 1970-05-15 Halbleitervorrichtung und Verfahren zu ihrer Herstellung Expired DE2023936C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US82586369A 1969-05-19 1969-05-19
US85419669A 1969-08-29 1969-08-29

Publications (3)

Publication Number Publication Date
DE2023936A1 DE2023936A1 (de) 1970-11-26
DE2023936B2 true DE2023936B2 (de) 1979-03-22
DE2023936C3 DE2023936C3 (de) 1979-11-29

Family

ID=27124951

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2023936A Expired DE2023936C3 (de) 1969-05-19 1970-05-15 Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (2) US3627647A (de)
DE (1) DE2023936C3 (de)
NL (1) NL7006332A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923553A (en) * 1969-10-14 1975-12-02 Kogyo Gijutsuin Method of manufacturing lateral or field-effect transistors
US3735482A (en) * 1971-06-16 1973-05-29 Rca Corp Method of making an mos transistor including a gate insulator layer of aluminum oxide and the article so produced
US3708403A (en) * 1971-09-01 1973-01-02 L Terry Self-aligning electroplating mask
US3929529A (en) * 1974-12-09 1975-12-30 Ibm Method for gettering contaminants in monocrystalline silicon
FR2466101A1 (fr) * 1979-09-18 1981-03-27 Thomson Csf Procede de formation de couches de silicium polycristallin localisees sur des zones recouvertes de silice d'une plaquette de silicium et application a la fabrication d'un transistor mos non plan autoaligne
US4454008A (en) * 1983-02-24 1984-06-12 The United States Of America As Represented By The Secretary Of The Army Electrochemical method for producing a passivated junction in alloy semiconductors
JPH0614524B2 (ja) * 1984-03-01 1994-02-23 株式会社東芝 半導体装置
US4851895A (en) * 1985-05-06 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Metallization for integrated devices
FR2625612B1 (fr) * 1987-12-30 1990-05-04 Labo Electronique Physique Procede de realisation d'un dispositif semiconducteur du type transistor bipolaire a heterojonction
FR2625613B1 (de) * 1987-12-30 1990-05-04 Labo Electronique Physique
US5270229A (en) * 1989-03-07 1993-12-14 Matsushita Electric Industrial Co., Ltd. Thin film semiconductor device and process for producing thereof
TW388100B (en) 1997-02-18 2000-04-21 Hitachi Ulsi Eng Corp Semiconductor deivce and process for producing the same
JP2000340769A (ja) * 1999-06-01 2000-12-08 Mitsubishi Electric Corp キャパシタの電極構造
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht
DE10318283A1 (de) * 2003-04-22 2004-11-25 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer verspannten Schicht auf einem Substrat und Schichtstruktur
JP4133655B2 (ja) * 2003-07-02 2008-08-13 独立行政法人科学技術振興機構 ナノカーボン材料の製造方法、及び配線構造の製造方法
GB2456853B (en) * 2007-10-03 2013-03-06 Accentus Medical Plc Metal treatment

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1129531A (en) * 1964-12-16 1968-10-09 Associated Semiconductor Mft Improvements in and relating to semiconductor devices
US3368113A (en) * 1965-06-28 1968-02-06 Westinghouse Electric Corp Integrated circuit structures, and method of making same, including a dielectric medium for internal isolation
US3402081A (en) * 1965-06-30 1968-09-17 Ibm Method for controlling the electrical characteristics of a semiconductor surface and product produced thereby
US3445924A (en) * 1965-06-30 1969-05-27 Ibm Method for fabricating insulated-gate field effect transistors having controlled operating characteristics
US3360695A (en) * 1965-08-02 1967-12-26 Sprague Electric Co Induced region semiconductor device
US3447238A (en) * 1965-08-09 1969-06-03 Raytheon Co Method of making a field effect transistor by diffusion,coating with an oxide and placing a metal layer on the oxide

Also Published As

Publication number Publication date
DE2023936A1 (de) 1970-11-26
NL7006332A (de) 1970-11-23
DE2023936C3 (de) 1979-11-29
US3634204A (en) 1972-01-11
US3627647A (en) 1971-12-14

Similar Documents

Publication Publication Date Title
DE2023936C3 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE3311635C2 (de)
DE3939319C2 (de) Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE4126955C2 (de) Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3030660A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2654979B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1614995B1 (de) Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen
DE19638433A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee