DE1614995B1 - Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen

Info

Publication number
DE1614995B1
DE1614995B1 DE19671614995D DE1614995DA DE1614995B1 DE 1614995 B1 DE1614995 B1 DE 1614995B1 DE 19671614995 D DE19671614995 D DE 19671614995D DE 1614995D A DE1614995D A DE 1614995DA DE 1614995 B1 DE1614995 B1 DE 1614995B1
Authority
DE
Germany
Prior art keywords
aluminum
layer
thickness
aluminum layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671614995D
Other languages
English (en)
Inventor
Garbarini Victor Charles
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE1614995B1 publication Critical patent/DE1614995B1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/04—Etching of light metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/14—Etching locally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung betrifft ein Verfahren zum Her- dung wird ein Körper aus Silicium als Halbleiterstellen von Aluminiumkontakten an planaren Halb- ._ material in .dem Stadium behandelt, wo er eine Mehrleiteranordnungen durch elektrolytisches Ätzen, bei zahl von Diffusions-Übergängen mit einer Oxidmaske dem die auf der einen, Seite mit einer Aluminium- auf der diffundierten Oberfläche enthält, die das Geschieht versehene und im gewünschten Kontaktie- 5 biet der Metall-Halbleiter-Kontakte umgrenzt. Auf rungsmuster maskierte Halbleiteranordnung zusam- dieser maskierten Oberfläche wird zuerst eine dünne men mit einem als Kathode dienenden geeigneten Schicht aus Titan gemäß der Lehre des USA.-Patents Metallstab in ein Elektrolysebad eingetaucht wird. 3 106 489 niedergeschlagen. Als nächstes wird eine
Die Aufbau- und Herstellungstechniken planarer dickere Schicht aus Aluminium auf dem Titan aufge-Halbleiteranordnungen unter Verwendung von Dif- io bracht und auf der Aluminiumfläche eine Maske ge-
fusion und Oxidmaskierung sind wohlbekannt. Bei bildet, um die endgültige Gestalt der elekrischen
einem bekannten Herstellungsverfahren von planaren , Kontakte .zu den Diffusionszonen zu umgrenzen. Die
Halbleiteranordnungen' (französische Patentschrift Maske wird ausgerichtet, so daß sie genau den dar-
1380991) wird auf .einer Seite einer Halbleiter- unterliegenden Kontaktflächen entspricht,
scheibe eine Aluminrumschicht niedergeschlagen. Die 15 Der Körper aus Halbleitermaterial wird dann in
für die Kontaktierung Vorgesehenen Teile der Alu- die Lösung eines Elektrolyten getaucht und die auf-
miniumschicht werden mit einer geeigneten Maske gebrachten Metallschichten als Anode geschaltet. Es
abgedeckt und die übrigen Teile der Aluminium- ist wichtig, daß man in diesem Stadium einen Elek-
schicht in einem alkalischen Elektrolysebad wegge: trolyten verwendet, der keine schädlichen Wirkungen ätzt. 20 auf das Halbleiterelement hat, während er gleich-
Es ist ferner bekannt (deutsche Patentschrift zeitig eine wirksame Entfernung des unmaskierten 1015 541), die bei dem Kontaktieren auftretenden Metalls von der Scheibenoberfläche bewirkt. Gemäß Verunreinigungen der Halbleiterelemente durch Erfindung gewährt ein Elektrolyt aus der Klasse der Ätzen zu beseitigen, wobei das Elektrodenmaterial Tetraalkylammomumhydroxide eine ausgezeichnete an seiner freien Oberfläche gegen die Einwirkung des 25 Ätzgeschwindigkeit bei scharf umgrenzten Kanten Ätzmittels unempfindlich gemacht wird durch Be- und ohne offenbare schädliche Effekte. Insbesondere handlung mit einer stark oxydierenden Mineralsäure. hinterlassen diesei Electrolyte keinen schädlichen Da ein solches Verfahren jedoch aufwendig ist, ist, , Rückstand, der schließlich die Eigenschaften des Gees günstiger, bei der Kontaktierung die Verwendung· : räts verschlechtert.
von Reagenzien zu vermeiden, die die Halbleitern.30 Bei dieser speziellen Ausführungsform unter Veranordnung verunreinigen oder schädliche Rückstände wendung einer Aluminiumschicht über einer Titanhinterlassen, die die elektrischen Eigenschaften wäh- schicht wird die dicke Aluminiumschicht durch Elekrend des Betriebs der Halbleiteranordnung ver- troätzuhgin einem Verfahren entfernt, das sich selbst schlechtem. So ist es.bekannt, natriumhaltige Verbül·-. f begrenzt, insofern, als die Elektroätzung das dardungen, wie Natriumhydroxid, als Ätzmittel zu verr .35 unterliegende Titan praktisch nicht angreift. Demzumeiden, da elementares Natrium unerwünschte IeI- folge bleibt das Titan eine wirksame Elektrode, bis tende Kanäle auf Halbleiter-Oberflächen bildet, so- alles unmaskierte Aluminium entfernt ist. Der nachgar unterhalb bestimmter Schutzüberzüge, folgende Arbeitsgang der Entfernung des darunter-
Die Aufgabe der Erfindung besteht darin, ein Ver- liegenden unmaskierten Titans ist ein einfacher
fahren der genannten Art anzugeben, bei dem Ver- 40 durchlaufender chemischer Ätzvorgang,
unreinigungen der Halbleiteranordnung während des Ein klareres Verständnis der Erfindung, ihrer Ziele
Kontaktierens vermieden,werden, ... und Merkmale ergibt sich aus der nachfolgenden, ins
Die Aufgabe wird erfinduügsgemäß dadurch ge- ■'einzelne gehenden Beschreibung in Verbindung mit löst, daß der Elektrolyt eine wäßrige Lösung eines der Zeichnung, die die aufeinanderfolgenden Arbeits-Tetraalkylammomumhydroxids von der allgemeinen 45 gänge bei der Herstellung planarer Halbleiterkon-Formel R4N (OH) istj wobei R ein Radikal aus' der < takte gemäß vorliegenderErfindung zeigt.
Reihe Methyl, Äthyl, Fropyl und Butyl oder eine be- t.\. In der Zeichnung wird ein Transistorelement 10 liebige Kombination der vorstehenden Radikale be- aus Silicium in pnp-Fonn im Querschnitt gezeigt. Es zeichnet. versteht sich, daß die zu beschreibenden Fabrikations-
In Ausgestaltung. "■ der .Erfindung wird' - vorge-f 5?? stufen allgemein an einer ganzen Scheibe Halbleiterschlagen, zur Steuerung des Ätzvorganges auf der material aus Silicium durchgeführt werden, die meh-Oberfläche der Halbleiteranordnung zunächst eine rere hundert solcher Transistorelemente enthält. Der Titanschicht niederzuschlagen, auf die dann die Alu- einfacheren Erklärung halber wird indessen nur ein miniumschicht aufgebracht wird. einzelnes Element, wie es nach der Trennung von der
Bei einem bevorzugten Ausführungsbeispiel weist 55 Scheibe anfällt, gezeigt. Das Element 10 wird in die Titanschicht eine'Dicke von 200 AE und die Alu- jenem Herstellungsstadium gezeigt, bei demv sich die miniumschicht eine Dicke von 2000 bis 40000 AE die Kontaktflächen'begrenzende Oxidmaske 16 an auf. In vorteilhafter Weise besitzt die Aluminium- Ort und Stelle befiödet und. aufeinanderfolgende Meschicht eine Dicke von etwa 20 000 bis 40 000 AE, tallschichten darauf niedergeschlagen sind. Im einwobei mit Hilfe des über der Halbleiteranordnung 60 zelnen werden Kontakte durch die Oxidschicht 16 und der Kathode liegenden Spannungsgefälles die hindurch an der diffundierten Emitterzone vom Stromstärke derart eingestellt wird, daß die Dicke der p-Typ in der Fläche 21 und in gleicher Weise an der Aluminiumschicht mit der Geschwindigkeit von etwa diffundierten Basiszone vom η-Typ in der Fläche 22 10 000 AE pro Minute abgetragen wird. angelegt, die in diesem Fall ringförmig ist. Ein Konin zweckmäßiger Weise wird ein Strom von etwa 65 takt wird auch an die Kollektorzone an der oberen 200 mA während einer Zeitdauer von 3 bis 5 Mi- Fläche des Elements bei 23 angelegt. Die erste Menuten aufrechterhalten. tallschicht 17 besteht aus einem Titanfilm mit einer
Bei einer speziellen Ausführungsform dej.jErJn-;, Dicke von etwa 200 AE. Auf dieser Schicht 17 wird
eine zweite Metallschicht 18 aus Aluminium mit einer Dicke von 20 000 bis 40 000 ÄE niedergeschlagen.
Danach wird eine Photoätzmaske in exakter Ausrichtung mit den Kontaktflächen zu den verschiedenen Zonen des Elements hergestellt. Die Technik zur Herstellung solcher Masken unter Verwendung von Photolackschichten ist dem Fachmann wohlbekannt; ein Beispiel findet sich im USA.-Patent 3 122 817.
Als nächster Schritt wird, wie im Feld 11 angedeutet, die Scheibe in einen Elektrolyten eingetaucht, in spezieller Form eine 2prozentige wäßrige Lösung von Tetramethylammom'umhydroxid bei 25° C. Typischerweise wird die Scheibe in der Lösung unter Verwendung von Metallpinzetten aufgehängt, die einen Elektrodenanschluß bilden. Eine geeignete Kathode für das elektrolytische Verfahren ist ein kleiner Stab aus Molybdän, der etwa 25 mm von der Aluminium-Oberfläche der Scheibe angebracht ist. Nach Stromdurchlaß durch die Lösung während einiger Minuten zeigt die visuelle Beobachtung an, daß die Entfernung der Aluminiumschicht, die nicht von der Photoätzmaske bedeckt ist, vollendet ist. Eine typische Ätzgeschwindigkeit bei einem Strom von 200 mA ist etwa 10 000 AE je Minute. Daher ist für einen Transistor mit einer Aluminiumschicht von etwa 40 000 AE Dicke eine Ätzperiode von 4 bis 5 Minuten wirksam.
Im speziellen liefert dieser Elektroätzvorgang relativ scharf begrenzte Kanten ohne Unterschneidüngen der Photoätzmaske. Solche Unterschneidungen sind aus naheliegenden Gründen unerwünscht, denn die Metallkontaktelektroden sollen die Vorsprünge der pn-Übergänge gemäß der Lehre des französischen Patents 1417 621 überlappen. Das Verfahren ist für alle praktischen Dicken der Aluminiumschicht brauchbar, insbesondere für Schichtdicken von 2000 bis etwa 40000 AE. Außerdem ist, wie oben angegeben, der hier mitgeteilte Elektrolyt frei von schädlichem Natrium, obwohl er von gleicher Wirksamkeit wie das zuvor für diese Behandlung verwendete Natriumhydroxid ist. Dies elektrolytische Verfahren erscheint auch im Vergleich zu Säureätzungen vorteilhaft, die im allgemeinen längere Zeitabschnitte erfordern, wobei die Ätzmasken unscharf werden.
Das Halbleiterbauelement 12 wird nach Vollendung des elektrolytischen Ätzvorgangs gezeigt, wobei die Aluminiumschicht auf die Abschnitte begrenzt ist, die von der Photolackschicht 19 maskiert sind. Der nächste, durch Feld 13 angedeutete Arbeitsvorgang ist eine chemische Ätzung, wobei die Scheibe in eine Lösung aus verdünnter Schwefelsäure und Fluorwasserstoffsäure eingetaucht wird. Diese Behandlung entfernt in wirksamer Weise die unmaskierte darunterliegende dünne Titanschicht und hinterläßt scharf begrenzte Kontakte, wie Halbleiterelement 14 zeigt. Die weitere Herstellung der Halbleiteranordnung umfaßt die Entfernung der Photolackmaske, die Teilung der Scheibe in Einzelelemente, geeignete Montage, Anbringen äußerer Zuleitungen und Verkapselung der einzelnen Transistorelemente.
Damit ist ein vorteilhaftes elektrolytisches Ätzverfahren zur bequemen Herstellung von Aluminiumkontakten auf Silicium-Halbleiteranordnungen dargelegt worden.
Obwohl die Verwendung von Tetramethylammoniumhydroxid eine bevorzugte Ausführungsform darstellt, kann doch die Erfindung mit irgendeiner Verbindung aus der Klasse der Tetraalkylammoniumhydroxide ausgeübt werden, die durch die allgemeine Formel R4N+(OH)- wiedergegeben werden, worin R eines der Radikale aus der Reihe Äthyl, Methyl, Propyl, Butyl und deren Kombinationen darstellt. Die Lösung des Hydroxids soll das Charakteristikum einer starken Base haben, um das Ausfallen gelösten Aluminiums zu vermeiden, eine gute elektrische Leitfähigkeit und keine schädlichen Rückstände hinterlassen.

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen durch elektrolytisches Ätzen, bei dem die auf der einen Seite mit einer Aluminiumschicht versehene und im gewünschten Kontaktierungsmuster maskierte Halbleiteranordnung zusammen mit einem als Kathode dienenden geeigneten Metallstab in ein Elektrolysebad eingetaucht wird, dadurch gekennzeichnet, daß der Elektrolyt eine wäßrige Lösung eines Tetraalkylammoniumhydroxids von der allgemeinen Formel R4N (OH) ist, wobei R ein Radikal aus der Reihe Methyl, Äthyl, Propyl und Butyl oder eine beliebige Kombination der vorstehenden Radikale bezeichnet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Steuerung des Ätzvorganges auf der Oberfläche der Halbleiteranordnung zunächst eine Titanschicht niedergeschlagen wird, auf die dann die Aluminiumschicht aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Titanschicht eine Dicke von 200 AE und die Aluminiumschicht eine Dicke von 2000 bis 40 000 AE aufweist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Aluminiumschicht eine Dicke von etwa 20000 bis 40 000 AE besitzt und daß mit Hilfe des über der Halbleiteranordnung und der Kathode liegenden Spannungsgefälles die Stromstärke derart eingestellt wird, daß die Dicke der Aluminiumschicht mit einer Geschwindigkeit von etwa 10 000 AE pro Minute abgetragen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein Strom von etwa 200 mA während einer Zeitdauer von 3 bis 5 Minuten aufrechterhalten wird.
Hierzu 1 Blatt Zeichnungen
DE19671614995D 1966-03-10 1967-03-02 Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen Pending DE1614995B1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US533288A US3409523A (en) 1966-03-10 1966-03-10 Electroetching an aluminum plated semiconductor in a tetraalkylammonium hydroxide electrolyte

Publications (1)

Publication Number Publication Date
DE1614995B1 true DE1614995B1 (de) 1971-03-11

Family

ID=24125298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671614995D Pending DE1614995B1 (de) 1966-03-10 1967-03-02 Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen

Country Status (9)

Country Link
US (1) US3409523A (de)
BE (1) BE693904A (de)
DE (1) DE1614995B1 (de)
ES (1) ES337928A1 (de)
FR (1) FR1514460A (de)
GB (1) GB1175272A (de)
IL (1) IL27294A (de)
NL (1) NL136512C (de)
SE (1) SE308847B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2249832A1 (de) * 1971-10-11 1973-04-19 Fujitsu Ltd Verfahren zur herstellung von halbleitervorrichtungen
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7002117A (de) * 1970-02-14 1971-08-17
US3775274A (en) * 1970-06-30 1973-11-27 Hughes Aircraft Co Electrolytic anticompromise process
US3678348A (en) * 1970-11-23 1972-07-18 Communications Transistor Corp Method and apparatus for etching fine line patterns in metal on semiconductive devices
US4339340A (en) 1975-11-26 1982-07-13 Tokyo Shibaura Electric Co., Ltd. Surface-treating agent adapted for intermediate products of a semiconductor device
JPS6047725B2 (ja) * 1977-06-14 1985-10-23 ソニー株式会社 フエライトの加工法
FR2407746A1 (fr) * 1977-11-07 1979-06-01 Commissariat Energie Atomique Electrode pour cellule d'electrolyse, notamment pour cellule d'affichage electrolytique et son procede de fabrication
US4215497A (en) * 1978-08-04 1980-08-05 Levy John C Tag
US4821096A (en) * 1985-12-23 1989-04-11 Intel Corporation Excess energy protection device
CN103849923A (zh) * 2014-03-07 2014-06-11 王夔 一种铝合金型材表面图案处理方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1015541B (de) * 1956-02-09 1957-09-12 Licentia Gmbh Verfahren zum AEtzen elektrisch unsymmetrisch leitender Halbleiteranordnungen
FR1380991A (fr) * 1963-01-29 1964-12-04 Rca Corp Procédé de fabrication de dispositifs semi-conducteurs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE540052A (de) * 1955-06-13
US3160539A (en) * 1958-09-08 1964-12-08 Trw Semiconductors Inc Surface treatment of silicon

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1015541B (de) * 1956-02-09 1957-09-12 Licentia Gmbh Verfahren zum AEtzen elektrisch unsymmetrisch leitender Halbleiteranordnungen
FR1380991A (fr) * 1963-01-29 1964-12-04 Rca Corp Procédé de fabrication de dispositifs semi-conducteurs

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2249832A1 (de) * 1971-10-11 1973-04-19 Fujitsu Ltd Verfahren zur herstellung von halbleitervorrichtungen
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes

Also Published As

Publication number Publication date
BE693904A (de) 1967-07-17
IL27294A (en) 1970-08-19
NL136512C (de) 1972-09-15
US3409523A (en) 1968-11-05
ES337928A1 (es) 1968-03-16
FR1514460A (fr) 1968-02-23
SE308847B (de) 1969-02-24
GB1175272A (en) 1969-12-23
NL6701708A (de) 1967-09-11

Similar Documents

Publication Publication Date Title
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1614995B1 (de) Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen
DE2023936C3 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1614306C3 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1018555B (de) Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2162445B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1614829C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2360030B2 (de) Verfahren zum Herstellen einer Schottky-Diode
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE1614995C (de) Verfahren zum Herstellen von Aluminiumkontakten an planaren Halbleiteranordnungen
DE3411960A1 (de) Verfahren zur selbstausrichtung einer doppelten schicht aus polykristallinem silicium mittels oxydation in einer integrierten schaltung
DE2545153A1 (de) Verfahren zum freilegen eines leitenden ueberzugs auf einem substrat, insbesondere bei der herstellung integrierter schaltungen
DE2152057A1 (de) Verfahren zur Herstellung eines Halbleiteraufbaus
DE2226264C2 (de) Verfahren zum zweistufigen Ätzen einer Ausnehmung
DE2546316C2 (de) Verfahren zur Behandlung von Körpern mit einem Fluorid enthaltenden Ätzmittel und seine Anwendung bei der Herstellung von Halbleiteranordnungen
DE2538264C3 (de) Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung
DE1947026B2 (de) Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen
DE2028819A1 (en) Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask
DE2646405A1 (de) Sperrschicht-feldeffekt-element
DE1564136A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen