DE1614829C3 - Verfahren zum Herstellen eines Halbleiterbauelementes - Google Patents

Verfahren zum Herstellen eines Halbleiterbauelementes

Info

Publication number
DE1614829C3
DE1614829C3 DE1614829A DE1614829A DE1614829C3 DE 1614829 C3 DE1614829 C3 DE 1614829C3 DE 1614829 A DE1614829 A DE 1614829A DE 1614829 A DE1614829 A DE 1614829A DE 1614829 C3 DE1614829 C3 DE 1614829C3
Authority
DE
Germany
Prior art keywords
layer
semiconductor
opening
metal
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1614829A
Other languages
English (en)
Other versions
DE1614829A1 (de
DE1614829B2 (de
Inventor
Hans Dipl.-Phys.Dr. 7100 Heilbronn Jaeger
Wolodimir 7129 Talheim Kosak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1614829A1 publication Critical patent/DE1614829A1/de
Publication of DE1614829B2 publication Critical patent/DE1614829B2/de
Application granted granted Critical
Publication of DE1614829C3 publication Critical patent/DE1614829C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Diese Aufgabe wird bei einem Verfahren der eingangs beschriebenen Art erfindungsgemäß dadurch gelöst, daß die Öffnung in der Maskierungsschicht derart ausgebildet wird, daß der Öffnungsquerschnitt unmittelbar an der Halbleiteroberfläche größer ist als : an der freien Oberflächenseite der Maskierungsschicht und daß durch diese Öffnung die Metallschicht so aufgedampft wird, daß ein durch Streuung bedingter, jedoch scharf begrenzter, dünner Metallhof um den eigentlichen dickeren Teil der Metallschicht entsteht.
Der Erfindung liegen folgende Erkenntnisse zugrunde: Bei der Verwendung einer einschichtigen, bei der Aufdampfung der gleichrichtenden Metallkontakte unmittelbar an der Halbleiteroberfläche adhäsiv anliegenden Maske mit einer Öffnung konstanten Querschnitts sind die Sperrdurchbruchsspannungen derart hergestellter Schottky-Dioden sehr klein. Dampft man dagegen die Metallkontakte durch eine Lochmaske auf die unbeschichtete Halbleiteroberfläche auf und wird dabei die Lochmaske in einem bestimmten unvermeidbaren Abstand über der Halbleiteroberfläche angeordnet, so erhält man Schottky-Dioden, die ohne Zerstörung nur einen maximalen Sperrdurchbruchsstrom von etwa 1 mA aushalten. Im Gegensatz hierzu ergeben sich bei Anwendung des neuen Verfahrens Schottky-Dioden, die ohne bleibende Schädigung einen Sperrdurchbruchsstrom aushalten, der ein Vielfaches über dem maximalen Durchbruchsstrom der Dioden liegt, deren Schottky-Kontakt auf die freie Halbleiteroberfläche durch eine Metall-Lochmaske aufgedampft wurde. Die Durchbruchsspannung der nach dem im Anspruch 1 beschriebenen Verfahren hergestellten Schottky-Dioden entspricht nahezu der von Schottky-Dioden, deren Metallkontakte durch eine unmittelbar auf der Halbleiteroberfläche angeordneten Maske auf die Halbleiteroberfläche aufgedampft wurden.
Die Maskierungsschicht wird vorteilhafterweise aus zwei übereinander angeordneten, verschiedenartigen Isolierschichten gebildet. In diese Schichten wird dann eine Öffnung derart eingebracht, daß der Öffnungsquerschnitt der unmittelbar auf der Halbleiteroberfläche befindlichen ersten Isolierschicht größer ist als der der darüber angeordneten zweiten Isolierschicht.
Wird zur Herstellung einer Schottky-Diode beispielsweise eine zweischichtige, unmittelbar auf der Halbleiteroberfläche angeordnete Maskierungsschicht verwendet, bei der die erste der auf der Halbleiteroberfläche befindlichen Isolierschicht in der Aufdampföffnung für den Schottky-Kontakt gegenüber der darüber befindlichen zweiten Isolierschicht unterätzt wird, so erhält man Schottky-Dioden mit optimalen Kenndaten, d. h. mit hohen Durchbruchsspannungswerten und mit maximalen Durchbruchsströmen, die bei 50 mA und mehr liegen.
Die Ursache für die günstigen Werte der so hergestellten Schottky-Dioden ist wohl darin zu suchen, daß durch die Unterätzung in der Aufdampfmaske eine durch Steuung verursachte, jedoch scharf begrenzte Hofbildung des Schottky-Metallkontaktes zustande kommt.
Die beiden Isolierschichten der auf der Halbleiteroberfläche angeordneten Maskierungsschicht bestehen vorteilhafterweise aus verschiedenen Substanzen, insbesondere aus solchen Substanzen, deren Lösungsraten (pro Zeiteinheit) in einem bestimmten Lösungsmittel sehr unterschiedlich sind. Diese Bedingung wird beispielsweise von den Substanzen Siliziumdioxyd und Siliziumoxyd erfüllt, wenn als Lösungsmittel gepufferte Flußsäure verwendet wird. Da sich Siliziumdioxyd in Flußsäure etwa 10 mal so schnell löst wie Siliziumoxyd, hat es sich als vorteilhaft erwiesen, zur Durchführung des Verfahrens auf die Halbleiteroberfläche zunächst eine Schicht aus Siliziumdioxyd und auf diese SiO2-Schicht anschließend eine Schicht aus Siliziumoxyd aufzubringen. In diese Schichten wird schließlich mit Flußsäure eine Aufdampföffnung eingeätzt.
Die Erfindung soll im weiteren noch an Hand der Figuren an einem Ausführungsbeispiel näher erläutert werden.
F i g. 1 zeigt einen Silizium-Halbleiterkörper 1, der aus einer n+-leitenden Substratschicht 2 und einer auf diesem Substrat angeordneten, epitaktisch herge-'stellten, η-leitenden Schicht 3 besteht. Die Halbleiteroberfläche wird zunächst einem Reinigungsprozeß unterzogen. Danach wird auf die Halbleiteroberfläche durch pyrolytische Abscheidung eine isolierende Siliziumdioxydschicht (SiO2) 4 aufgebracht, die vorteilhafterweise eine Dicke von etwa 0,1 bis 0,5 μΐη aufweist. Auf diese SiOo-Schicht wird eine weitere Isolierschicht 5 aus Silziumoxyd (SiO) beispielsweise mit einer Dicke von etwa 0,3 bis 1 μπα aufgedampft. Die Siliziumoxydschicht wird mit einer Photolackschicht 6 bedeckt, die so belichtet wird, daß in einem geeigneten Lösungsmittel für Photolacke ein Teil der Lackschicht, beispielsweise ein kreisscheibenförmiger Teil 7 wieder abgelöst wird. Der so vorbereitete Halbleiterkörper wird nun in gepufferte Flußsäure getaucht, in der — nach F i g. 2 — der nicht mit Photolack bedeckte Teil der Siliziumoxydschicht 5 abgetragen wird. Ist dieser Teil der SiO.,-Schicht entfernt, so wird der nunmehr freiliegende Teil der Siliziumdioxydschicht 4 sehr rasch abgetragen. Da SiO2 sehr viel schneller als SiO von Flußsäure gelöst wird, setzt sich der Ätzvorgang auch seitlich unter der SiO-Schicht am Rand der durch die Photo-Lackmaske begrenzten Öffnung fort. Wird der Ätzvorgang rechtzeitig abgebrochen, so erhält man eine Maskierungsschicht mit einer Öffnung, die sich zur Halbleiteroberfläche hin erweitert, da die SiO-Schicht am Öffnungsrand unterätzt wurde.
Durch die Öffnung in der Maskierungsschicht wird ein Metallbelag 8 im Vakuum auf die Halbleiteroberfläche aufgedampft, der zusammen mit dem n-dotierten Halbleitermaterial einen gleichrichtenden Kontakt bildet. Hierzu eignen sich beispielsweise die Metalle Gold, Silber, Platin und Palladium. Der sich hierbei auf der Siliziumoxydschicht niederschlagende Metallbelag wird mit Hilfe einer Klebefolie von der SiO-Schicht wieder abgezogen (deutsche Patentschrift 1 514924).
Durch die Erweiterung der Öffnung in der Maskierungsschicht zur Halbleiteroberfläche hin, bildet sich im Bereich der Unterätzung ein durch die Steuung bei der Aufdampfung verursachter dünner Metallhof 9 um den eigentlichen, dickeren Schottky-Kontakt, dessen Querschnitt durch den Öffnungsquerschnitt in der Siliziumoxydschicht bestimmt wird. Da dieser Metallhof jedoch durch den Querschnitt der Unterätzung in der SiO-Schicht begrenzt wird, erhält man eine kleine Diodenkapazität und einen sehr kleinen Sperrstrom. Durch die Ausbildung eines Metall-
hofes um den Schottky-Kontakt ergeben sich für die Schottky-Dioden hohe Durchbruchspannungen.
Wenn der Metallkontakt mit einer Dicke aufgedampft wird, die größer ist als die der Siliziumdioxydschicht 4, ist die gegen äußere Einflüsse empfindliehe Grenzfläche zwischen dem Halbleiterkörper 1 und dem Metallkontakt 8 hermetisch durch die Siliziumoxydschicht abgeschlossen. Hierdurch erhält man in ihren Kenndaten stabile Schottky-Dioden großer Lebensdauer.
Nach dem angegebenen Verfahren können auch auf p-leitendem Halbleitermaterial ein oder mehrere Metallkontakte mit gleichrichtender Wirkung hergestellt werden. An Stelle der Siliziumoxyd- und Siliziumdioxydschichten lassen sich auch andere Substanzen verwenden. Wesentlich ist hierbei, daß beim Ätzen der unmittelbar auf der Halbleiteroberfläche befindlichen ersten Isolierschicht das Halbleitermaterial nicht, und das Material der zweiten Isolierschicht gleichfalls nicht oder nur unwesentlich von der Ätzlösung angegriffen werden. Die für die Ausbildung der Maskierungsschicht benötigten Isolierschichten können durch thermische Oxydation hergestellt, aufgedampft, durch thermische Zersetzung aus der Gasphase, chemisch oder elektrolytisch auf der Halbleiteroberfläche abgeschieden werden.
. Schottky-Dioden, die so hergestellt sind, daß die Ausbildung eines Metallhofes um den eigentlichen Metallkontakt durch die Ausbildung der Aufdampfmaske zwar ermöglicht, jedoch gleichzeitig scharf begrenzt wird, weisen nicht mehr die bekannte und gefürchtete Uberlastungsempfindlichkeit der früher hergestellten Halbleiteranordnungen mit Schottky-Kontakten auf.
Sie halten selbst Sperrdurchbruchsströme von 50 mA und mehr ohne Zerstörung aus, so daß durch das Verfahren das Einsatzgebiet der unkomplizierten Schottky-Dioden erheblich erweitert wurde.
Hierzu 1 Blatt Zeichnungen

Claims (9)

Patentansprüche: der Ansprüche 1 Schottky-Diode. bis 8 zur Herstellung einer
1. Verfahren zum Herstellen eines Halbleiterbauelements mit mindestens einem gleichrichtenden Metall-Halbleiterkontakt, bei dem die Oberfläche eines Halbleiterkörpers mit einer isolierenden Maskierungsschicht versehen wird und durch eine Öffnung in der Maskierungsschicht auf die an dieser Stelle freigelegte Halbleiteroberfläche eine mit dem Halbleiterkörper einen gleichrichtenden Kontakt bildende Metallschicht aufgedampft wird, dadurch gekennzeichnet, daß die Öffnung in der Maskierungsschicht derart ausgebildet wird, daß der Öffnungsquerschnitt unmittelbar an der Halbleiteroberfläche größer ist als an der freien Oberflächenseite der Maskierungsschicht und daß durch diese Öffnung dip Metallschicht so aufgedampft wird, daß ein durch Streuung bedingter, jedoch scharf begrenzter, dünner Metallhof um den eigentlichen dickeren Teil der Metallschicht entsteht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maskierungsschicht aus zwei übereinander angeordneten, verschiedenartigen Isolierschichten gebildet wird, und daß in diese Isolierschichten die Öffnung derart eingeätzt wird, daß der Öffnungsquerschnitt der unmittelbar auf der Halbleiteroberfläche befindlichen, ersten Isolierschicht durch Unterätzen größer wird als der der darüber angeordneten, zweiten Isolierschicht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die erste Isolierschicht ein Material verwendet wird, das in einem Lösungsmittel wesentlich schneller gelöst wird als das Material der zweiten Isolierschicht.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die erste Isolierschicht aus Siliziumdioxyd und die zweite Isolierschicht aus Siliziumoxyd besteht, und daß in diese Isolierschichten unter Verwendung der Photolack-Maskentechnik die Öffnung geätzt wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß als Lösungsmittel eine Ätzlösung aus gepufferter Flußsäure verwendet wird.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolierschicht durch Pyrolyse und die zweite, Isolierschicht durch Aufdampfen im Vakuum hergestellt wird.
7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolierschicht mit einer Dicke von 0,1 bis 0,5 μητ und die zweite Isolierschicht mit einer Dicke von 0,3 bis 1 um ausgebildet wird.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch die Öffnung in den Isolierschichten auf einen η-leitenden Halbleiterkörper eine Metallschicht aus Gold, Silber, Platin oder Palladium aufgedampft wird, und daß der sich hierbei auf der zweiten Isolierschicht aus Siliziumoxyd niederschlagende Metallbelag mit Hilfe einer Klebefolie von der Oberfläche der Isolierschicht wieder abgezogen wird.
9. Verwendung eines Verfahrens nach einem
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelements mit mindestens
ίο einem gleichrichtenden Metall-Halbleiterkontakt, bei dem die Oberfläche eines Halbleiterkörpers mit einer
■ isolierenden Maskierungsschicht versehen wird und durch eine Öffnung in der Maskierungsschicht auf die an dieser Stelle freigelegte Halbleiteroberfläche eine mit dem Halbleiterkörper einen gleichrichtenden Kontakt bildende Metallschicht aufgedampft wird.
Aus der Zeitschrift »Internationale Elektronische Rundschau«, Sonderdruck aus Jg. 20 (1966), Heft 2, S. 93 und 94, ist bereits ein Verfahren zum Herstellen
so von Schottky-Dioden bekanntgeworden, bei dem auf einen Halbleiterkörper zunächst eine Oxydschicht aufgebracht wird. Durch eine in diese Oxydschicht eingeätzte Öffnung wird danach eine Metallschicht aufgedampft, die mit dem Halbleiterkörper einen gleichrichtenden Metall-Halbleiter-Übergang bildet. Solche Dioden weisen noch zu geringe Durchbruchsspannungen auf.
Aus der französischen Patentschrift 1 427 365 ist ein Verfahren zum Passivieren von Halbleiteroberflächen bekannt, bei dem die Halbleiter-Oberfläche zunächst mit einer Siliziumdioxydschicht bedeckt wird. Diese erste Schicht wird mit einer Bleioxydschicht bedeckt. Die Halbleiteranordnung wird danach so getempert, daß sich aus den beiden Schichten eine Mischschicht bildet. In den Öffnungen dieser beiden Schichten werden später ohmsche Kontakte an die Zonen des Halbleiterbauelements angebracht.
Aus der französischen Patentschrift 1 373 468 ist
ferner ein Verfahren zum Herstellen von Metallmasken bekannt. Hierbei wird von einem zweischichtigen Grundkörper ausgegangen, wobei die beiden Schichten nur in unterschiedlichen Lösungsmitteln lösbar sind. Zunächst wird in die dickere der beiden Schichten eine Öffnung eingebracht, deren Querschnitt größer ist als die der herzustellenden Maskenöffnung. Danach wird in die dünne Schicht eine Öffnung eingebracht, deren Querschnitt dann den gewünschten Maßen entspricht, da der Ätzprozeß bei einer sehr dünnen Schicht rasch durchgeführt werden kann.
Aus der USA.-Patentschrift 3 290 570 ist es bekannt, daß ein aus mehreren Schichten bestehender ohmscher Anschlußkontakt an eine Halbleiterzone beim Ätzen die Form eines Pilzes annehmen kann, da die obere, schwerätzbare Metallschicht in dem Ätzmittel weniger schnell gelöst wird, als die unmittelbar auf der Halbleiteroberfläche angeordnete Metallschicht. Danach wird beim Ätzen die obere Metallschicht unterätzt. Dieser Unterätzungseffekt wird bei dem bekannten Verfahren als nachteilig empfunden.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiterbauelements mit einem gleichrichtenden Metall-Halbleiterkontakt anzugeben, durch das Metall-Halbleiter-Übergänge erzielt werden, die hohe Durchbruchsspannungen aufweisen und gleichzeitig einen hohen Durchbruchstrom ohne bleibende Schädigung aushalten.
DE1614829A 1967-06-22 1967-06-22 Verfahren zum Herstellen eines Halbleiterbauelementes Expired DE1614829C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0034153 1967-06-22
DET0035934 1968-02-24

Publications (3)

Publication Number Publication Date
DE1614829A1 DE1614829A1 (de) 1972-03-02
DE1614829B2 DE1614829B2 (de) 1973-08-16
DE1614829C3 true DE1614829C3 (de) 1974-04-04

Family

ID=26000344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1614829A Expired DE1614829C3 (de) 1967-06-22 1967-06-22 Verfahren zum Herstellen eines Halbleiterbauelementes

Country Status (4)

Country Link
US (1) US3585469A (de)
DE (1) DE1614829C3 (de)
FR (1) FR1570896A (de)
GB (1) GB1201718A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1265017A (de) * 1968-08-19 1972-03-01
US3786320A (en) * 1968-10-04 1974-01-15 Matsushita Electronics Corp Schottky barrier pressure sensitive semiconductor device with air space around periphery of metal-semiconductor junction
NL6816449A (de) * 1968-11-19 1970-05-21
BE756729A (fr) * 1969-10-04 1971-03-01 Soc Gen Semiconduttori Spa Procede de production de dispositifs a
US3699408A (en) * 1970-01-23 1972-10-17 Nippon Electric Co Gallium-arsenide schottky barrier type semiconductor device
JPS4864887A (de) * 1971-11-26 1973-09-07
US3837907A (en) * 1972-03-22 1974-09-24 Bell Telephone Labor Inc Multiple-level metallization for integrated circuits
US3858231A (en) * 1973-04-16 1974-12-31 Ibm Dielectrically isolated schottky barrier structure and method of forming the same
US3956527A (en) * 1973-04-16 1976-05-11 Ibm Corporation Dielectrically isolated Schottky Barrier structure and method of forming the same
JP4118459B2 (ja) * 1999-07-09 2008-07-16 富士電機デバイステクノロジー株式会社 ショットキーバリアダイオード
KR20100049334A (ko) * 2008-11-03 2010-05-12 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL269131A (de) * 1960-10-25
US3265542A (en) * 1962-03-15 1966-08-09 Philco Corp Semiconductor device and method for the fabrication thereof
US3361592A (en) * 1964-03-16 1968-01-02 Hughes Aircraft Co Semiconductor device manufacture
US3432778A (en) * 1966-12-23 1969-03-11 Texas Instruments Inc Solid state microstripline attenuator

Also Published As

Publication number Publication date
DE1614829A1 (de) 1972-03-02
FR1570896A (de) 1969-06-13
US3585469A (en) 1971-06-15
DE1639449A1 (de) 1972-03-23
DE1614829B2 (de) 1973-08-16
DE1639449B2 (de) 1972-11-16
GB1201718A (en) 1970-08-12

Similar Documents

Publication Publication Date Title
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1614829C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2336908C3 (de) Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE1289188B (de) Metallbasistransistor
DE1589076B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE2024822C3 (de) Verfahren zur Erzeugung von Masken für die Herstellung von Mikrobauelementen
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE2028819A1 (en) Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask
DE1639449C (de) Verfahren zum Herstellen eines Halb leiterbauelementes
DE1947026B2 (de) Verfahren zum Herstellen von Metallkontakten an Halbleiterbauelementen
DE2037589C3 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2250989A1 (de) Verfahren zur bildung einer anordnung monolithisch integrierter halbleiterbauelemente
DE1564849C3 (de) Verfahren zum Herstellen einer Schutzschicht auf einem Halbleiterkörper
DE2610942C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
DE2703473A1 (de) Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung
DE1954135A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)