DE2024608C3 - Verfahren zum Ätzen der Oberfläche eines Gegenstandes - Google Patents

Verfahren zum Ätzen der Oberfläche eines Gegenstandes

Info

Publication number
DE2024608C3
DE2024608C3 DE2024608A DE2024608A DE2024608C3 DE 2024608 C3 DE2024608 C3 DE 2024608C3 DE 2024608 A DE2024608 A DE 2024608A DE 2024608 A DE2024608 A DE 2024608A DE 2024608 C3 DE2024608 C3 DE 2024608C3
Authority
DE
Germany
Prior art keywords
layer
etched
mask
etching
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2024608A
Other languages
English (en)
Other versions
DE2024608A1 (de
DE2024608B2 (de
Inventor
Reinier De Eindhoven Werdt (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2024608A1 publication Critical patent/DE2024608A1/de
Publication of DE2024608B2 publication Critical patent/DE2024608B2/de
Application granted granted Critical
Publication of DE2024608C3 publication Critical patent/DE2024608C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Wire Bonding (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Ätzen der Oberfläche eines Gegenstandes, wobei eine formfeste, wenigstens für in einem folgenden Schritt verwendete Strahlung undurchlässige Maske aufgebracht wird, ein Teil der Oberfläche des Gegenstandes zur Beschränkung der Unterätzung auf einen zulässigen Grad nach bereits erfolgter Ätzung bzw. zur Verhinderung einer Unterätzung gegen das Ätzmittel abgeschirmt wird und die Oberfläche geätzt wird.
Beim Ätzen einer Oberfläche, wobei ein Teil der Oberfläche mit einer gegen das verwendete Ätzmittel beständigen Maske abgedeckt ist, tritt nahezu stets Unterätzung auf, d. h., daß beim Ätzen auch ein Teil der Oberfläche unterhalb der Maske weggeätzt wird. Diese unerwünschte Ätzung erfolgt im allgemeinen mit der gleichen oder einer größeren Geschwindigkeit als die Ätzung in einer zu der Oberfläche senkrechten Richtung. Insbesondere führt Unterätzung zu unerwünschten Ergebnissen in denjenigen Fällen, in denen die Ätztiefe von der gleichen Größenordnung wie die Abmessungen der mit der Maske abgedeckten Teile der Oberfläche ist.
Unterätzung kann gleichfalls auftreten, wenn zwischen der Maske und der zu ätzenden Oberfläche Spalte vorhanden sind.
Das Maß der Unterätzung kann in gewissen Fällen dadurch beschränkt werden, daß der Ätzvorgang in einer Anzahl von Schritten durchgeführt wird, wobei nach jedem Schritt eine neue Maske angebracht wird. Dieses Verfahren ist ziemlich umständlich, weil die Anbringung jeder neuen Maske sorgfältig in bezug auf die geätzte Oberfläche ausgerichtet wird.
Aus der britischen Patentschrift 10 35122 ist ein Verfahren bekannt, bei dem der Ätzvorgang gleichfalls in einer Anzahl von Schritten durchgeführt wird. Nach jedem Schritt wird auf den Seitenflächen der ausgeätzten Teile eine gegen das Ätzmittel beständige Schicht angebracht. Dies kann nach dieser Patentschrift u. a. dadurch erfolgen, daß die geätzte Oberfläche in einen Abdruck dieser geätzten Oberfläche gedrückt wird, dessen Hohlräume mit einem Material ausgefüllt sind, aus dem eine gegen das Ätzmittel beständige Schicht erhalten werden kann. Nach einem anderen, gleichfalls in dieser Patentschrift beschriebenen Verfahren wird auf einen Trägerkörper harzartiges Material, aus dem eine gegen das Ätzmittel beständige Schicht erhalten werden kann, in Pulverform aufgestreut und die geätzte Oberfläche wird dann reibend in verschiedenen Richtungen über diese Pulverschicht geführt, so daß das
Material, aus dem die gegen das Ätzmittel beständige Schicht erhalten werden kann, auf die geätzte Oberfläche übertragen wird Anschließend wird erhitzt.
Diu vorgeschlagenen Verfahren sind verhältnismäßig umständlich. In einer Anzahl von Fällen, insbesondere wenn es sich um das Ätzen verwickelter Muster mit geringen Abmessungen der ausgeätzten Teile handelt, ist es nicht wahrscheinlich, daß auf zuverlässige Weise Unterätzung vermieden werden kann. Außerdem ist die Gefahr nicht ausgeschlossen, daß die ausgeätzten Teile beschädigt werden.
Der Erfindung liegt die Aufgabe zugrunde, beim Ätzen auf zuverlässige und einfache Weise unter Vermeidung vor mehreren Ausrichtschritten eine Unterätzung zu vermeiden bzw. auf einen zulässigen Grad zu beschränken.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der zu ätzenden Oberfläche und auf der Maske eine Schicht aus einem positiven Photolack aufgebracht wird, wonach die Lackschicht belichtet wird, die belichteten Teile der Lackschicht entfernt und die freigelegten Teile der Oberfläche geätzt werden.
Die Maske soll formfest sein, daß heißt, sie soll ihre Form bei der Druchführung der einzelnen Schritte des Verfahrens beibehalten. Die für eine derartige Formfestigkeit erforderliche Dicke der Maske ist nicht lediglich von den Eigenschaften des Materials, aus dem die Maske besteht, und von etwaigen Behandlungen, denen die Maske unterworfen worden ist, sondern zum Teil auch von den Abmessungen der auszuätzenden und vor dem Ätzmittel zu schützenden Teile der Oberfläche und von der Ätztiefe abhängig.
Die zu ätzende Oberfläche kann aus einem beliebigen Material, z. B. aus einem Metall, einem Oxid oder ähnlichem, bestehen. Auf der zu ätzenden Oberfläche kann durch verschiedene an sich bekannte Verfahren eine Mauke angebracht werden, z. B. dadurch, daß die zu ätzende Oberfläche zunächst mit einer dünnen Metallschicht z. B. auf elektrolytischem Wege oder durch ein stromloses Verfahren überzogen und dann ein Teil der Metallschicht selektiv weggeätzt wird. Bei Verwendung dieses Verfahrens ist es also erforderlich, daß ein Metall gewählt wird, das mit einem das Substrat nicht angreifenden Ätzmittel geätzt werden kann. Auch kann eine Maske durch Aufdampfen und Aufwachsen nach einem bestimmten Muster angebracht werden. Bei Anwendung einer aus Metall bestehenden Maske wird meistens eine genügende Formfestigkeit bei einer Dicke in der Größenordnung von 0,1 μΐη erhalten.
Die Maske muß aus einem Material bestehen, das gegen das beim Ätzen der Oberfläche verwendete Ätzmittel beständig ist. Ferner ist es erforderlich, daß die Maske wenigstens für die in einem folgenden Schritt des Verfahrens zur Belichtung des positiven Photolacks verwendete Strahlung undurchlässig ist.
Die Maske kann aus jedem Material bestehen, das diesen Anforderungen entspricht und das sich in einer nicht zu dicken gleichmäßigen Schicht auf der zu ätzenden Oberfläche anbringen läßt. Insbesondere
f.'. bestimmte Metalle, wie Nickel, Chrom, Gold, Silber haben sich für diesen Zweck als geeignet erwiesen. Auch kann die Maske aus einem Photolack hergestellt werden. Bei Verwendung eines positiven Photolacks
wird die nach Belichtung und Entwicklung auf der Oberfläche zurückbleibende Schicht derart hoch erhitzt, daß sich eine chemische Änderung ergibt, wobei die Schicht in dem später angebrachten Lad*, und den dabei verwendeten Lösungsmitteln unlöslich wird. Auch kann für die Herstellung der Maske ein negativer strahlungsundurchlässiger Photolack verwendet werden.
In gewissen Fällen wird beim Anbringen der Maske eine ungenügende Haftung zwischen den Rändern der Maskentei'e und der zu ätzenden Oberfläche erhalten. In derartigen Fällen wird unmittelbar auf der zu ätzenden Oberfläche oder nach einer verhältnismäßig kurzzeitigen Ätzbehandlung, durch die der Raum unterhalb der Maske etwas vergrößert wird, sowohl auf den mit der Masice überzogenen Teilen als auch auf den nicht überzogenen Teilen der positive Photolack angebracht; dabei werden auch die Kapillarräume oder Spalten zwischen der Maske und der zu ätzenden Oberfläche mit Photolack ausgefüllt
In anderen Fällen wird sogleich eine gute Haftung zwischen der strahlungsundurchlässigen Maske und der zu ätzenden Oberfläche erhalten. In diesen Fällen wird zunächst die Oberfläche geätzt, bis die höchstzulässige Unterätztiefe erreicht ist. Bei dieser Ätzbehandlung bildet sich unter den Rändern der Maskenteile ein Hohlraum oder Spalt in der zu ätzenden Oberfläche. Diese Hohlräume oder Spalten werden mit Photolack ausgefüllt und dadurch vor fortgesetzter Ätzung geschützt, indem auf die bereits beschriebene Weise ein positiver Photolack auf der Oberfläche angebracht wird. Nach Belichtung und Entwicklung wird in den beiden Fällen ein Schutz derjenigen Teile der Oberfläche unterhalb der Maske erhalten, die der Gefahr ausgesetzt sind, daß sie durch das Ätzmittel angegriffen werden.
Es ist einleuchtend, daß erforderlichenfalls das Verfahren einige Male wiederholt werden kann, nachdem stets während einiger Zeit geätzt worden ist, bis die höchstzulässige Unterätztiefe erreicht ist.
Unter einem positiven Photolack ist hier ein Lack zu verstehen, mit dem eine Schicht erhalten werden kann, von der nach Belichtung die belichteten Teile in bestimmten Lösungsmitteln besser als die unbelichteten Teile löslich sind.
Verschiedene positive Photolacke sind käuflich erhältlich.
Das erfindungsgemäße Verfahren wird nunmehr anhand einiger Ausführungsbeispiele und der Zeichnung näher erläuten..
Die F i g. 1 bis 6 zeigen Stufen einer Ausführungsform des erfindungsgemäßen Verfahrens zur Beschränkung der Unterätzung auf einen zulässigen Grad, bei dem nach dem Anbringen der Maske geätzt wird, bevor der positive Photolack angebracht wird.
Die F i g. 7 bis 11 zeigen Stufen einer Ausführungform des erfindungsgemäßen Verfahrens unter Verhinderung einer Unterätzung, bei dem nach dem Anbringen der Maske gegebenfalls angeätzt, ein positiver Photolack angebracht und dann geätzt wird.
Ausführungsbeispiel I
Dieses Beispiel bezieh* * ^. -uf das Ausätzen eines Reliefs in einer Metallplatte wobei die Ätztiefe gleich oder größer als die Hälfte der Breite des schmälsten Teiles des Reliefs ist.
Auf einer Aluminiumschicht 11 (Fig. 1) mit einer Dicke von 3,5 μΐη, die sich auf einem Glassubstrat 10 befindet, wird eine Nickelschicht 12 durch Aufdampfen im Vakuum angebracht. Die Nickelschicht 12 weist eine Dicke von 0,! μπι auf. Anschließend wird eine Schicht 13 aus einem positiven Photolack auf der Nickelschicht 12 angebracht In dieser Stufe des Verfahrens kann aber auch ein negativer Photolack Anwendung finden. Die Photolackschicht 13 wird dann belichtet, wobei sich zwischen der Lichtquelle und der Photolackschicht eine Maske befindet, die diejenigen Teile der Photolackschicht gegen Belichtung abschirmt, dio als ätzbeständige Abdeckschicht in der nächsien Stufe des Verfahrens
to dienen müssen. Die belichteten Teile der Photolackschicht werden dann in einem geeigneten Entwickler gelöst, wonach die die nicht mit Photolack überzogenen Teile der Nickelschicht mit verdünnter Salpetersäure (10 Vol%) weggeätzt werden (F i g. 2). Die Breite der auszuätzenden Spur beträgt 4,5 μίτι.
Die nun nicht mehr mit einer Nickelschicht abgedeckten Teile der Aluminiumschicht werden anschließend bis zu einer Tiefe von etwa 1 μΐη mit konzentrierter Phosphorsäure weggeätzt Dabei stellt sich heraus, daß Unterätzung auftritt, die in F i g. 3 mit
15 und 16 schematisch dargestellt ist. Um eine fortgesetzte Unterätzung zu verhindern, wird auf der Oberfläche eine Schicht 14 aus einem positiven Photolack angebracht (F i g. 4).
Die Photolackschicht 14 wird nun belichtet Die Teile der Photolackschicht, die sich in den Hohlräumen 15 und
16 befinden, die sich beim Ätzen der Aluminiumoberfläche 11 unterhalb der Nickelschicht 12 gebildet haben, werden durch diese Nickelschicht gegen Belichtung abgeschirmt. Nachdem die belichteten Teile der Photolackschicht weggewaschen worden sind, bleibt in diesen Hohlräumen 15 und 16 Photolack zurück, der an den betreffenden Stellen die Aluminiumoberfläche gegen das Ätzmittel abschirmt und auf diese Weise eine fortgesetzte Unterätzung verhindert (F i g. 5).
Die Aluminiumoberfläche wird nun weiter geätzt, bis wieder ein gewisser Grad der Unterätzung erreicht ist (F i g. 6). Das in den F i g. 1 bis 5 schematisch dargestellte Verfahren kann nun erforderlichenfalls wiederholt werden. Das in diesem Beispiel beschriebene Verfahren kann z. B. zur Herstellung von Leiterbahnen verwendet werden.
Bei der Herstellung planearer Hochfrequenztransistoren ist es oft erforderlich, in sehr geringer Entfernung von einem Fenster in der Oxidschicht ein zweites Fenster anzubringen. Das erste Fenster ist z. B. das Emitterfenster, während dann daß zweite Fenster als Basisfenster dient.
Dies kann durch eine Photoätztechnik erzielt werden.
Bei der Herstellung des zweiten Fensters muß dann bei den bekannten Verfahren mit sehr großer Genauigkeit eine Photomaske über dem Präparat ausgerichtet werden.
Das nachstehende Ausführungsbeispiel II und die F i g. 7 — 12 zeigen die Anwendbarkeit des erfindungsgemäßen Verfahrens bei der Herstellung planarer Transistoren.
Ausführungsbeispiel Il
Es wird von einem Germaniumpräparat ausgegangen, das in Fig. 7 im Schnitt dargestellt ist. Die Kollektorschicht 20 ist vom N-Leitfähigkeitstyp (mit Sb dotiert); die Basisschicht 21 ist vom P-Leitfähigkeitstyp (mit Gallium dotiert), und die Schicht 22 besteht aus S1O2, in dem die Fenster 23 und 24 ausgeätzt worden sind. Diese Fenster haben einen Durchmesser von 1 μπι; und der Abstand zwischen den Fenstern 23 und 24 (Mitte zu Mitte) beträgt 4 μίτι. Emitterschichten 25 und 26 sind
dadurch erhalten, daß in die Basisschicht durch an sich bekannte Techniken Arsen (vom N-Leitfähigkeitstyp) hineindiffundiert wird.
In den Emitterfenstern 23 und 24 wird nun auf elektrolytischem Wege Nickel niedergeschlagen.
Die Ablagerung von Nickel wird solange fortgesetzt, bis die Nickelschicht auch auf das S1O2 aufwächst. In der Praxis stellt sich aber heraus, daß Nickel in ungenügendem Maße auf SiO2 haftet. Um beim Ätzen der SiO2-Schicht eine Ätzung der Schicht unter der Nickeloberfläche möglichst zu vermeiden, wird auf folgende Weise verfahren.
Die Nickelschicht wird während kurzer Zeit mit verdünnter Salpetersäure angeätzt.
Dann wird auf der SiOrSchicht 22 und den Nickelschichten 27 und 28 eine Schicht aus einem positiven Photolack 30 angebracht; dabei dringt der Photolack auch in die beim Anätzen gebildeten Kapillarräume 29 zwischen den Nickelschichten 27 und 28 und der SiO2-Schicht 22 ein.
Die mit der Photolackschicht 30 überzogene Oberfläche wird anschließend belichtet, wobei eine Maske angewandt wird, die denjenigen Teil der Lackschicht gegen Belichtung abschirmt, unter dem sich die SiO2-Schicht befindet, die beim Anbringen der Kontakte einen Kurzschluß zwischen dem Emitter- und dem Basisgebiet an der Stelle, wo die Emitterelektrode angebracht werden wird, verhindern soll; dabei wird gleichfalls der Lack in den Kapillarräumen 20 gegen Belichtung abgeschirmt. Die belichteten Teile der Lackschicht 30 werden dann in einem geeigneten Entwickler gelöst. Nun ergibt sich die in Fig.9 dargestellte Situation. Die SiO2-Schicht wird dann mit einer NH4F —HF-Lösung in Wasser weggeätzt, wobei die Nickelschichten 27 und 28 mit dem zurückgebliebenen Lack als Ätzmaske dienen. Nun ist der in Fig. 10 dargestellte Zustand erhalten. Anschließend werden die Nickelschichten 27 und 28 und der Lack wieder mit Salpetersäure und einem organischen Lösungsmittel entfernt (F ig. 11).
Der Transistor wird nun dadurch fertiggestellt, daß auf der freigelegten Emitter- und Basisoberfläche durch ein an sich bekanntes Verfahren Kontakte angebracht werden.
Zur Erläuterung sei noch auf Fig. 12 verwiesen, die einen Schnitt senkrecht zu den Schnitten der vorhergehenden Figuren zeigt: daraus ist ersichtlich, daß die !5 SiO2-Schicht 22, die zum Schutz des NP-Überganges zwischen dem Emitter- und dem Basisgebiet 26—21 dient, teilweise mit einer SiO2-Schicht 31 verbunden ist, die u. a. zum Schutz des PN;Übergangs zwischen dem Basis- und dem Kollektorgebiet 21—20 dient. An dem Verbindungspunkt wird eine Anschlußelektrode 32 angebracht, die von der SiO2-Schicht 22 getragen wird und als Emitter-Elektrode dient.
Das Verfahren nach der Erfindung ergibt insbesondere den Vorteil, daß in allen Fällen, in denen Unterätzung unterdrückt oder möglichst vermieden werden muß, auf einfache Weise eine Abschirmung der gefährdeten Stellen gegen das Ätzmittel erhalten werden kann.
Das erfindungsgemäße Verfahren kann zum Ätzen tiefer Nuten bei der Herstellung von Leiterbahnen, planarer Hochfrequenztransistoren und anderer Halbleiteranordnungen, z. B. integrierter Schaltungen, verwendet werden.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Verfahren zum Ätzen der Oberfläche eines Gegenstandes, wobei eine formfeste, wenigstens für in einem folgenden Schritt verwendete Strahlung undurchlässige Maske aufgebracht wird, ein Teil der Oberfläche des Gegenstandes zur Beschränkung der Unterätzung auf einen zulässigen Grad nach bereits erfolgter Ätzung bzw. zur Verhinderung einer Untersätzung gegen das Ätzmittel abgeschirmt wird und die Oberfläche geätzt wird, dadurch gekennzeichnet, daß auf der zu ätzenden Oberfläche und auf der Maske eine Schicht aus einem positiven Photolack aufgebracht wird, wonach die Lackschicht belichtet wird, die belichteten Teile der Lackschicht entfernt und die freigelegten Teile der Oberfläche geätzt werden.
2. Verfahren nach Anspruch 1, unter Verhinderung der Unterätzung, dadurch gekennzeichnet, daß die Maske vor Anbringen des Photolacks angeätzt wird.
DE2024608A 1969-05-22 1970-05-20 Verfahren zum Ätzen der Oberfläche eines Gegenstandes Expired DE2024608C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL6907831.A NL157662B (nl) 1969-05-22 1969-05-22 Werkwijze voor het etsen van een oppervlak onder toepassing van een etsmasker, alsmede voorwerpen, verkregen door toepassing van deze werkwijze.

Publications (3)

Publication Number Publication Date
DE2024608A1 DE2024608A1 (de) 1970-11-26
DE2024608B2 DE2024608B2 (de) 1979-09-06
DE2024608C3 true DE2024608C3 (de) 1980-05-29

Family

ID=19806987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2024608A Expired DE2024608C3 (de) 1969-05-22 1970-05-20 Verfahren zum Ätzen der Oberfläche eines Gegenstandes

Country Status (10)

Country Link
US (1) US3721592A (de)
JP (1) JPS4843249B1 (de)
AT (1) AT318004B (de)
BE (1) BE750761A (de)
CA (1) CA933019A (de)
CH (1) CH544159A (de)
DE (1) DE2024608C3 (de)
FR (1) FR2048615A5 (de)
GB (1) GB1311509A (de)
NL (1) NL157662B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5313177B2 (de) * 1973-06-20 1978-05-08
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US3955981A (en) * 1975-01-06 1976-05-11 Zenith Radio Corporation Method of forming electron-transmissive apertures in a color selection mask by photoetching with two resist layers
US4111725A (en) * 1977-05-06 1978-09-05 Bell Telephone Laboratories, Incorporated Selective lift-off technique for fabricating gaas fets
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
US4318759A (en) * 1980-07-21 1982-03-09 Data General Corporation Retro-etch process for integrated circuits
DE3035859A1 (de) * 1980-09-23 1982-05-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur aetztechnischen und/oder galvanischen herstellung von ringzonen in engen bohrungen
DE3273637D1 (en) * 1982-04-19 1986-11-13 Lovejoy Ind Inc Method for shaping and finishing a workpiece
DE3343704A1 (de) * 1983-12-02 1985-06-13 Siemens AG, 1000 Berlin und 8000 München Verfahren und vorrichtung zum aetzen von lochrasterplatten, insbesondere fuer plasma-kathoden-display
US4631113A (en) * 1985-12-23 1986-12-23 Signetics Corporation Method for manufacturing a narrow line of photosensitive material
US4759821A (en) * 1986-08-19 1988-07-26 International Business Machines Corporation Process for preparing a vertically differentiated transistor device
DE3806287A1 (de) * 1988-02-27 1989-09-07 Asea Brown Boveri Aetzverfahren zur strukturierung einer mehrschicht-metallisierung
FR2683944B1 (fr) * 1991-11-14 1994-02-18 Sgs Thomson Microelectronics Sa Procede de gravure d'un sillon profond.
FR2702306B1 (fr) * 1993-03-05 1995-04-14 Alcatel Nv Procédé d'auto-alignement d'un contact métallique sur un substrat de matériau semi-conducteur.
US6361703B1 (en) * 1999-03-04 2002-03-26 Caterpillar Inc. Process for micro-texturing a mold
TWI234819B (en) * 2003-05-06 2005-06-21 Walsin Lihwa Corp Selective etch method for side wall protection and structure formed using the method

Also Published As

Publication number Publication date
DE2024608A1 (de) 1970-11-26
JPS4843249B1 (de) 1973-12-18
GB1311509A (en) 1973-03-28
US3721592A (en) 1973-03-20
NL157662B (nl) 1978-08-15
BE750761A (fr) 1970-11-23
DE2024608B2 (de) 1979-09-06
NL6907831A (de) 1970-11-24
CH544159A (de) 1973-11-15
FR2048615A5 (de) 1971-03-19
AT318004B (de) 1974-09-25
CA933019A (en) 1973-09-04

Similar Documents

Publication Publication Date Title
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
EP0002795B1 (de) Verfahren zum Erzeugen von Masken für lithographische Prozesse unter Verwendung von Photolack
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE2424338C2 (de) Verfahren zum Aufbringen von Mustern dünner Filme auf einem Substrat
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2048915C3 (de) Verfahren zum Herstellen eines metallischen Musters für eine Halbleiteranordnung
DE3037876C2 (de)
DE3203898C2 (de)
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2722557A1 (de) Verfahren zum aufbringen von metallisierungsmustern auf einem halbleitersubstrat
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE68917918T2 (de) Kryogenes verfahren für metallabzug.
DE1614829C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE2620998A1 (de) Verfahren zur herstellung von traegern fuer die verarbeitung von ic-chips
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE2020531C2 (de) Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
DE2451486A1 (de) Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen
DE2807478A1 (de) Belichtungsverfahren
DE2315845A1 (de) Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen
DE2703473C2 (de)
DE2253001A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE1908901B2 (de) Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee