DE3030653C2 - Verfahren zur Herstellung von Halbleiteranordnungen - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen

Info

Publication number
DE3030653C2
DE3030653C2 DE3030653A DE3030653A DE3030653C2 DE 3030653 C2 DE3030653 C2 DE 3030653C2 DE 3030653 A DE3030653 A DE 3030653A DE 3030653 A DE3030653 A DE 3030653A DE 3030653 C2 DE3030653 C2 DE 3030653C2
Authority
DE
Germany
Prior art keywords
film
resist film
resist
contact hole
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3030653A
Other languages
English (en)
Other versions
DE3030653A1 (de
Inventor
Kozo Tachikawa Tokyo Mochiji
Fumio Hachioji Tokyo Murai
Shinji Urawa Saitama Okazaki
Susumu Tokyo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3030653A1 publication Critical patent/DE3030653A1/de
Application granted granted Critical
Publication of DE3030653C2 publication Critical patent/DE3030653C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

dadurch gekennzeichnet,
daß bei der Bestrahlung (Verfahrensschritt b)) der Bereich (4), in dem ein Kontaktloch zu dem Substrat (1) zu bilden ist, mit einer ersten, hohen Intensität und ein für eine Verbindung vorgesehener Bereich (5) mit einer geringeren zweiten Intensität bestrahlt werden derart, daß beim Entwickeln der Resistfilm im Bereich (4) entfernt wird und im Bereich (5) eine verringerte Schichtdicke erhält,
und daß bei oder nach dem Ätzen des Isolierfilms (2) (Verfahrensschritt c)) der Resis^'lm (3) in dem für die Verbindung vorgesehenen Bereich (5) entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
bl) ein Resistfilm verwendet wird, der aus zwei Arten von übereinander geschichteten Resistfilmen (7,8; 10,12) besteht,
b2) deren Löslichkeiten für flüssige Entwickler unterschiedlich sind.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
b2.!) ein Resistfilm (12) verwendet wird, dessen Löslichkeit durch Bestrahlung mit dem Elektronenstrahl erhöht wird,
b2.2) während der andere ein Photoresistfiirn (ίθ) ist. dessen Löslichkeit durch Bestrahlung mit ultravioletter Strahlung erhöht wird,
f) daß ein Schutzfilm (11) zwischen dem Resistfilm und dem Photoresistfilm angeordnet sind,
g) und daß der Bereich des Fhoioresisniimes, in dem der Kontakt herzustellen ist, mit ultravioletter Strahlung bestrahlt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
fi) der Schutzfilm aus polykristallinem Silicium, Siliciumdioxid, Siliziumnitrid, Aluminiumoxid, Aluminium, Nickel, Chrom oder Titan besteht.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dafi
h) der erste Bereich (4) mit der Optimaldosis und der zweite Bereich (5) mit einer Dosis von etwa 70% der Optimaldosis bestrahlt werden.
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleittranordnungen nach dem Oberbegriff des
ίο Anspruches 1. Ein solches Verfahren ist z. B. aus dem Buch von S. Schüler, U. Heisig und S. Panzer: »Elektronenstrahl-TechnoIogie«, Stuttgart 1977, bereits bekannt In diesem »Elektronenstrahl-Technologie« ist auf den
Seiten 333 bis 335 die Herstellung von Metaüdünn-T-chicht-Strukturen mit der Anhebetechnik beschrieben. Danach werden für die Kontaktlochmetallisierung und die Verbindungsleitung zwei lithographische Prozesse eingesetzt Mit einem ersten lithographischen Prozeß wird ein Kontaktloch in den Isolationsfilm ehifeeätzt Sodann wird bei dem bekannten Verfahren der unbelichtete Resistfilm entfernt und ein neuer Resistfilm aufgebracht, der in dem das Kontaktloch umgebenden Bereich sowie an den für die Leiterbahnen vorgesehenen Bereichen bestrahlt wird. Beim Entwickeln dieses zweiten Resistfilms werden die bestrahlten Bereiche entfernt und auf die freigelegten Teile Metali aufgedampft Sodann werden die unbelichteten Teile des zweiten Resistfilms abgelöst und damit auch die auf dem Resistfilm befindlichen Metallschichten abgehoben, so daß eine Metallschicht nur noch im Bereich des Kontaktloches und die Leiterbahnschichten auf der Isolierschicht verbleiben.
In der DE-OS 25 47 792 sind verschiedene Materialien, die als Photoresist oder Elektronenstrahlresist verwendet werden, beschrieben. Es werden auch die jeweiligen Ätzgeschwindigkeiten, bezogen auf die Ätzgeschwindigkeit von SiO, angegeben.
Bei der Herstellung von Halbleiteranordnungen nach dem Stand der Technik muß das Aufbringen eines
Photoresistfümes bis zum Ätzen wiecerhoit durchgeführt werden. Hierbei treten jedes Mal, wenn die Maske in einer vorgegebenen Stellung angeordnet wird, unvermeidlicherweise gewisse Fehler auf. Bei der Herstellung von Halbleiteranordnungen muß daher eine Toieranz vorgegeben werden, die den Fehlern entspricht, die sich bei der Maskenausrichtung ergeben. Dies hat einen von wesentlichen Gründen dargestellt, welche die Erhöhung der Integrationsdichte von Halbleiteranordnungen behindern.
Zur Lösung dieses Problems hat man bereits an ein Verfahren gedacht, das als Seibstausrichtung bezeichnet w;rd und keine Vorgabe der Toieranz erfordert, wobei dieses Verfahren bereits in einer ganzen Reihe von Fällen verwendet worden ist
Es ist bekannt, daß die Seibstausrichtung eine Technik uaiüieiii, bei uci iwci uiicr mein iiiiicinaiiiici ausbin luiitende Schichten ausgerichtet werden, ohne daß spezielle Mittel zur Ausrichtung hinzugefügt werden.
Bei einem derartigen Verfahren nimmt die benötigte Fläche erheblich ab, was sehr wirkungsvoll ist. um eine hohe Betriebsgeschwindigkeit der Halbleiteranordnungen zu erzielen sowie ihre Streukapazität τ\ verringern. Bislang ist ein solches Verfahren nicht für die Herstellung eines Kontaktloches oder die lagemäßige
Übereinstimmung zwischen einem Kontaktloch und einem Verbindungsteil verwendet worden.
Das heißt, die Herstellung einer öffnung in einer Isolierschicht zur Ausbildung eines Kontaktloches und
die Ätzung eines Leitungsfilmes aus Metall, polykristallinem Silicium oder dergleichen zu einem vorgegebenen Muster zur Herstellung eines Verbindungsmusters, das mit einem Kontaktloch verbunden ist sind immer noch mit der herkömmlichen Photolithographie durchgeführt worden.
Damit sind jedoch eine große Anzahl von Nachteilen verbunden, einschließlich einer Zunahme der Anzahl von Arbeitsschritten, Komplizierung des Herstellungsverfahrens und Auftreten von Fehlern bei der Maskenausfluchtung.
Insbesondere bei großintegrierten Schaltungen oder LSI-Schaltungen machen die Verbindungste" * ungefähr 25 bis 50% der gesamten Chi-Fläche aus. Bis~..fa war es jedoch nicht möglich, die Fläche de«= Ko-ak.,->ches und den Teil der daran angescblc-s^nen < -bindung zu verringern. Dies hat unvermeid^^-.frweise zu einer großen FiEche oder Ausdehnu-; dts Kalbleiterchips geführt
Aufgabe der Erfindung ist es uaher, ein Verfahren zur Herstellung von Halbleiteranordnungen anzugeben, mit dem sich eine höhere Integrationsdichte dadurch erreichen läßt daß die lagegerechte Übereinstimmung zwischen einem Kontaktloch und einer Metailverbindung mit hoher Präzision unter Verwendung der Elektronenstrahl-Lithographie durchgeführt wird.
Diese Aufgabe wird mit den Merkmalen des Verfahrens nach dem Anspruch 1 gelöst.
Mit dem erfindungsgemäßen Verfahren wird in vorteilhafter Weise erreicht daß die erforderliche Fläche für die Verbindungsteile klein ist und daß Kontaktlöcher mit den dazugehörigen angeschlossenen Verbindungen leicht und mit hoher Genauigkeit hergestellt werden können.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert. Die Zeichnung zeigen in
F i g. la Hs le verschiedene Stadien beim erfindungsgemäßen Verfahren;
F i g. 2 eine Draufsicht zur Erläuterung der Bestrahlung mit Elektronenstrahlen; und in
F i g. 3a bis 3e und F i g. 4a bis 4f verschiedene Schritte bei zwei weiteren Ausführungsformen des erfindungsgemäßen Verfahrens.
Beispiel 1
Zunächst werden, wie in F i g. 1 a dargestellt, ein Phospho-silikatglasfilm (PSG-FiIm) 2 mit einer Dicke von 0,6 ,um mit einem chemischen Dampfauftragungsverfahren sowie ein Polymethylisopropylenylketon-FiIm (PMIPK-FiIm) 3 mit einer Dicke vn 1,3Rm als positiver Elektronenstrahlresist übereinander auf ein Siliciumsubstrat ί aufgetragen.
wird
Oraiifcirht
F i g. 2 angedeutet, unter Verwendung eines Elektronenstrahles der Teil 4 des Resistfilmes, in dem ein Kontaktloch auszubilden ist, einer Bestrahlung mit ungefähr 30% (ungefähr 5 · 10-'Coulomb/cm2) einer Optimaldosis unterworfen, woraufhin Teile 5, in denen Verbindungen auszubilden, sind, einer Bestrahlung mit ungefähr 70% (ungefähr 7 ■ 10~5 Coulomb/cm2) der Optimaldosis ausgesetzt werden. Infolgedessen wird der Teil 4, in dem das Kontaktloch auszubilden ist, mit der Summe der Dosen der beiden Bestrahlungen bestrahlt. Wenn solche Bestrahlungen durchgeführt werden, erreicht ^e Summe der Dosen der beiden Bestrahlungen im Teil 4, in dem das Kontaktloch auszubilden ist, im
wesentlichen die Optimaldosis. Wie in Fig. Ib dargestellt, wir daher, wenn die Entwicklung durchgeführt wird, der PMIPK-FiIm als Resistfilm 3 des Teiles 4. in dem das Kontaktloch auszubilden ist, vollständig entfernt um die Oberfläche des PSG-Filmes 2 freizulegen und die Dicke des Resistfilmes 3 der Teile 5, :n denen die Verbindungen auszubilden sind, nimmt auf ungefähr 03 Rm ab.
Anschließend wild das erhaltene Substrat mit einem reaktiven Zerstäubungsätzen bearbeitet, bei dem eine Gasmischung verwendet wird, die aus C4F8 und He besteht Dann wird, wie in Fig. Ic dargestellt der Teil des PSG-Filmes 2, in welchem die Oberfläche freigelegt ist, zur Bildung des Kontaktloches entfernt, und gleichzeitig wird der dünnere Resistfilm entfernt um die Oberfläche des PSG-Filmes 2 freizulegen. Beim nächsten Schritt wird ein Film 5, beispielsweise aus Aluminium, als Metallfilm für Verbindungen durch Vakuumverdampfung aufgetragen, wie es in Fig. Id dargestellt irt Danach wird, wenn der verbleibende Resistfilm 3 zusammen mit dem dar? ; aufgebrachten Film 6 aus Aluminium entfernt wird, ein Kontakt 6'. der sich zu dei Verbindung auf dem PSG-FiIm 2 und dem Substrat 1 erstreckt, zusammen mit der Verbindung 6 auf dem PSG-Fihn 2 gebildet, wie es in Fig. Ie dargesteü* ist
Die Bestrahlungen der Teile des Resistfilmes in welchem das Kontaktloch und die Verbindungen auszubilden sind, werden mit Elektronenstrahlen durchgeführt, und keine Maske wird zur Belichtung mit Licht verwendet Es ist somit nicht erforderlich, wiederholt Maskenausfluchtungen vorzunehmen, wie es bei der Bestrahlung des V/erkstückes mit Licht der Fall ist. Infolgedessen treten keinerlei Fehler im Zusammenhang mit der Maskenausrichtung auf. Da darüber hinaus die Genauigkeit der Positionierung mit dem Elektronenstrahl sehr gut ist und innerhalb von ±0.1 Rm liegt kann das Kontaktloch mit dem gleichen ausgezeichneten Genauigkeitsgrad wie bei der SelbstausrichUing ausgebildet werden.
itei der vorliegenden Ausführungsform sind die Dosen für die Teile, in denen das Kontaktloch und die Verbindungen auszubilden sind, mit 30% bz-v. 70% der Optimaldosis zur Ausbildung eines genauen Resistmusters angegeben. Lediglich der Vollständigkeit halber darf jedoch darauf hingewiesen werden, daß das Kontaktloch und die Verbindungen ohne Schwierigkeit auch dann ausgebildet werden können, wenn die Dosen von den genannten Werten etwas abweichen.
Wenn jedoch Jie Summe der Dosen wesentlich höher als die Optimaldosis i-t, nimmt die Menge des durch die Entwicklung zu entfernenden Resistfilmes zu, und die Forwien werden ungenau. Es ist daher besser, jegliche überschüssige Bestrahlung zu vermeiden.
Die Dosen des Elektronenstrahls für die Teile, in denen das Kontaktloch und die Verbindungen auszubilden sind, betragen ungefähr 10 bis 60% bzw. 9C bis 40% der Optimaldosis im praktischen Betrieb. Sie werden so gewählt daß ihre Summe im wesentlichen gleich der Optimaldosis wird
Selbstverständlich können außer Phospho-silikatglas (PSG) auch Siliciumdioxid und Siliciumnitrid, für die Isolierschicht verwendet werden.
Beispiel 2
Bei der hier beschriebenen Ausführungsform handelt es sich um ein Beispiel, bei dem zwei Arten von Resistfilm mit unterschiedlichen Eigenschaften überein-
ander geschichtet anstelle des einschichtigen Resistfilmes3 bei dem Beispiel 1 verwendet werden.
Wie in Fig.3a dargestellt, werden ein PSG-FiIm 2, ein erster Resistfilm 7 und ein zweiter Resistfilm 8 nacheinander auf ein SiHciumsubstrat I aufgebracht Die zu verwendenden ersten und zweiten Resistfilme 7 und 8 sind so gewählt, daß der zweite Resistfilm 8 eine höhere Empfindlichkeit als der erste Resistfilm 7 besitzt Ein bestrahlter Teil des ersten Resistfilmes wird mit einem bestimmten flüssigen Entwickler A entfernt, jedoch wird der Teil des zweiten Resistfilmes damit nicht entfernt. Bei der Verwendung eines anderen flüssigen Entwicklers B wird der bestrahlte Teil des ersten Resistfilmes nicht entfernt, aber der des zweiten Resistfilmes entfernt
Als erste und zweite Resistfilme. die diesen Bedingungen genügen, können viele Arten von Resistfiimen verwendet werden. Beim vorliegenden Beispiel v/urde P(MMA-MA) als Copolymer zwischen Polymethylmethacrylat (PMMA) und Methylacrylat (MA) als zweiter Resistfilm verwendet, während Polymethylisopropylenylketon (PMIPK) als erster Resistfilm verwendet wurde. Nach dem Vorheizen der ersten und zweiten Resistfilme bei einer Temperatur von 1500C für eine Dauer von 60 Minuten wurden sie in gleicher Weise wie beim Beispiel 1 mit einem Elektronenstrahl bestrahlt Die über Teilen liegenden Resistfilme. auf denen Verbindungen auszubilden waren, wurden mit einer Optimaldosis für den zweiten Resistfilm 8 bestrahlt und die über einem Teil liegenden Resistfilme. auf dem ein Kontaktioch auszubilden war. wurden mit einer Optimaldosis für den ersten Resistfilm 7 bestrahlt Die Dosen im vorliegenden Beispiel lagen in der Größenordnung von 10- 'bzw. !O-4 Coulomb/cm2.
Der zweite Resistfilm 8 wurde unter Verwendung eines dafür geeigneten flüssigen Entwicklers entwickelt nämlich einem gemischten Lösungsmittel, das aus Methylisobutylketon und Isopropanol in einem Volumenverhältnis von 2:1 besteht Dann werden, wie in F1 g. 3b dargestellt, nur die bestrahlten Teile des zweiten Resistfilmes 8 entfernt und der erste Resistfilm
7 wi-d nicht entfernt, da er mit dem genannten flüssigen Entwickler nicht entwickelt ist.
Anschüeßend wird der erste Resistfilm 7 mit einem gemischten Lösungsmittel aus Äthylacetat und n-Butylcellulosolve bei einem Volumenverhältnis von 3:4 entwickelt. Dann wird, da der Teil des ersten Resistfilmes 7. in welchem das Kontaktloch auszubilden ist mit der oben angegebenen Optimaldosis für den ersten Resistfilm 7 bestrahlt worden ist. in der in F i g. 3c angedeuteten Weis- entfernt und die Oberfläche des P3G-Filmes 2 freigelegt.
Nach dem Entfernen des freiliegenden Teiles des PSG-Filmes 2 mit einer FIußsäure-Ammoniumflourid-Lösun£ in einem Mischungsverhältnis von 1 :10 werden die Teile des ersten Resistfilmes 7. in dem die Verbindungen herzustellen sind, mit einem Entwickler entfernt wobei ein ketonartiger flüssiger Entwickler (Methylisobutylketon) verwendet wird. Da in diesem Falle die Dosis für die Teile, in denen die Verbindungen herzustellen sind, kleiner ist als die Optimaldosis für den ersten Resistfilm 7 der oben beschriebenen Art wird eine Sensibüisierung zur Erhöhung der Löslichkeit des Resistfilmes vorgenommen. Wie in Fig.3d dargestellt erfolgt daher eine Seitenätzung des ersten Resistfilmes es 7, und es werden Oberhänge 8' des zweiten Resistfilmes
8 gebildet
Die Temperatur und die Entv/icklungszeit eines flüssigen Entwicklers bei der in diesem Falle durchgeführten Sensibilisierung sind beispielsweise 25°C bzw. 2 Minuten, wobei der erste Resistfilm 7 seitlich ungefähr 0,5 μπι geätzt wird.
In gleicher Weise wie beim Beispiel 1 wird ein Aluminiumfilm 9 durch Vakuumverdampfung auf die gesamte Fläche aufgetragen, v/oraufhin die ersten und zweiten Resistfilme 7 und 8 zusammen mit dem darauf aufgebrachten Aluminiumfilm 9 entfernt werden, wobei ein derartiges Entfernen des Aluminiumfilmes üblicherweise als Abheben oder Lift-off bezeichnet wird. Dann wird, wie in F i g. 3e dargestellt der Aluminiumfilm 9 nur an den Stellen oder Teilen gelassen, an denen der Kontakt und die Verbindungen auszubilden sind, so daß der Kontakt 9' mit dem Substrat und die Verbindungen 9 auf dem PSG-FiIm 2 gebildet werden. Da in diesem Falle wegen des vorstehend beschriebenen zweiten Resistfilmes 8 die überhängenden Teile vorhanden sind, erfolgt die Bildung des Kontaktes und der Verbindungen durch das Abheben in sehr günstiger Weise. Auch wenn im vorliegenden Beispiel beim ersten Resistfilm das Material PMIPK durch das Material PMMA (Polymethylmethylcrylat) ersetzt wurde, ließen sich sehr gute Ergebnisse erzielen.
Beispiel 3
Beim vorliegenden Beispiel werden ein Resistfilm, dessen Löslichkeit bei Bestrahlung mit einem Elektronenstrahl ansteigt und ein Photoresistfilm, dessen Löslichkeit bei Bestrahlung mit ultravioletter Strahlung ansteigt verwendet, zwischen denen ein polykristalliner Siliciumfilm als Schutzfilm für den Photoresistfilm bei der Entwicklung des Resistfilmes dazwischengeschaltet wird.
Wie in Fig.4a dargestellt, werden ein PSG-FiIm 2, ein Photoresistfilm 10. bei dem es sich um das unter der Bezeichnung AZl 350J von der Firma Shipley Ina im Handel erhältliche Material handeln kann, ein polykristalliner Siliciumfilm 11 als Zwischenschicht oder Schutzfilm und ein Resistfilm 12 aus PMMA, der mit einem Elektronenstrahl reagieren kann, übereinander auf einem Siliciumsubstrat 1 in der angegebenen Weise aufgebracht
Wie beim Beispiel 1 wird ein Teil, in welchem ein Kontaktloch auszubilden ist zuerst mit dem Elektronenstrahl mit einer Dosis von 30% einer Optimaldosis bestrahlt Anschließend werden die Teile, in denen Verbindungen herzustellen sind, mit einer Dosis von 70% der Optimaldosis bestrahlt Somit wird der Teil, in dem das Kontaktioch auszubilden ist mit der Summe der beiden Dosen bestrahlt
Nach der Entwicklung ist der Teil des Resistfilmes 12. in welchem das Kontaktioch auszubilden ist wie es in Fig.4b dargestellt ist, vollständig entfernt, so daß die Oberfläche des polykristallinen Siliciumfilmes 11 freiliegt während der Resistfilm 12 in den Teilen in denen die Verbindungen herzustellen sind nicht vollständig entfernt ist und eine verringerte Dicke aufweist.
Der freiliegende Teil des polykristallinen Siliciumfilmes 11 wird durch reagierendes Zerstäubungsätzen unter Verwendung von CF4 entfernt außerdem wird die gesamte Oberfläche mit ultravioletter ^t-ahlung bestrahlt Dann wird in dem Photoresistfilm 10 nur der durch das Entfernen des polykristallinen Siliciumfilmes 11 freiliegende Teil der ultravioletten Strahlung ausgesetzt und erhält eine höhere Löslichkeit Wenn die Entwicklung nach der Bestrahlung mit ultravioletter Strahlung durchgeführt wird, wird eine Öffnung 13.7 in
der in F i g. 4c dargestellten Weise ausgebildet.
Anschließend wird unter Verwendung des reaktiven Zerstäubungsätzens der freiliegende Teil des PSG-FiI-mes 2 zur Herstellung des Kontaktloches entfernt. In diesem Falle nimmt auch die Dicke des Resistfilmes 12 ab. mit dem Ergebnis, daß in der in F ί g. 4d dargestellten Weise der dünnere Resistfilm entsprechend den Teilen, an denes Verbindungen herzustellen sind, entfernt wird, um die Oberfläche des polykristallinen SilJciumfilnes 11 freizulegen.
Nach dem Entfernen der freiliegenden Teile des polykristallinen Siliciumfilmes 11 durch reaktives Zerstäubungsätzen unter Verwendung von CF4 wird die gesamte Oberfläche mit intensiver ultravioletter Strahlung bestrahlt und entwickelt Somit werden, wie in Fig.4a dargestellt, diejenigen Teile des Photoresistfilmes 10, an denen Verbindungen herzustellen sind, zur Freilegung der Oberfläche des PSG-Filmes 2 entfernt; dabei werden gleichzeitig überhängende Teile wegen des polykristallinen Siliciumfilms 11 und des Resistfilmes 12 durch seitliches Ätzen gebildet.
Wie im Beispiel 2 wird ein Aluminiumfilm 13 durch
Vakuumverdampfung aufgebracht, woraufhin der übrige Photoresistfiim 10 zusammen mit dem polykristallinen Siliciumfilm 11 und dem darauf aufgebrachten Resistfilm 12 entfernt wird. Dann werden, wie in F i g. 4f dargestellt, ein Kontakt 13' und die Verbindungen 13 durch den zurückgelassenen Aluminiumfilm gebildet.
Auch bei dieser Ausführungsform werden überhängende Teile gebildet und dann das Abnehmen der Schichten wie bei dem Beispiel 2 durchgeführt, so daß eine gute Halbleiteranordnung mit außerordentlich hoher Präzision hergestellt wird.
Es versteht sich von selbst, daß für die Zwischenschicht oder den Schutzfilm 11 die verschiedensten Isolierniaterialien außer dem polykristallinen Silicium verwendet werden können, wie z. B. Siliciumdioxid, Siliciumnitrid und Aluminiumoxid, sowie auch Aluminium, Nickel, Chrom und Titan.
Hinsichtlich des Photoresistfilmes 10 und des Resistfilmes 12 können nicht nur verschiedene Materialien verwendet, sondern auch die entsprechenden Positionen umgekehrt werden.
Hierzu 3 Blatt Zeichnungen

Claims (1)

30 30 65: Patentansprüche:
1. Verfahren zur Herstellung von Halbleiteranordnungen, bei dem
a) auf ein Halbleitersubstrat (1) in übereinandergeschichteter Anordnung ein Isolierfilm (2) und ein mit einem Elektronenstrahl reagierender Resistfilm (3) aufgebracht werden,
b) sodann der Resistfilm zur Ausbildung von Mustern selektiv mit einem Elektronenstrahl bestrahlt und entwickelt wird,
c) die nach dem Entwickeln freigelegten Teile des Isolierfilms (2) durch Ätzen entfernt werden,
d) die beim Ätzen des Isolierfilms (2) freigelegten Teile des Substrats (1) mit Metall (6) bedampft werden, und
e) der Rest des Resistfilms (3) und darauf aufgedampftes Metall (6) entfernt werden,
DE3030653A 1979-08-13 1980-08-13 Verfahren zur Herstellung von Halbleiteranordnungen Expired DE3030653C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10224579A JPS5626450A (en) 1979-08-13 1979-08-13 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
DE3030653A1 DE3030653A1 (de) 1981-02-26
DE3030653C2 true DE3030653C2 (de) 1984-02-23

Family

ID=14322219

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3030653A Expired DE3030653C2 (de) 1979-08-13 1980-08-13 Verfahren zur Herstellung von Halbleiteranordnungen

Country Status (4)

Country Link
US (1) US4315984A (de)
JP (1) JPS5626450A (de)
DE (1) DE3030653C2 (de)
NL (1) NL184755C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446789A1 (de) * 1984-12-21 1986-07-03 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum herstellen von halbleiterbauelementen

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216823A1 (de) * 1982-05-05 1983-11-10 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von strukturen von aus metallsilizid und polysilizium bestehenden doppelschichten auf integrierte halbleiterschaltungen enthaltenden substraten durch reaktives ionenaetzen
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
JPS61117832A (ja) * 1984-11-14 1986-06-05 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2570709B2 (ja) * 1986-10-28 1997-01-16 ソニー株式会社 エツチング方法
JPH0750704B2 (ja) * 1987-03-20 1995-05-31 富士通株式会社 半導体装置の製造方法
US5049972A (en) * 1988-01-29 1991-09-17 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US5223454A (en) * 1988-01-29 1993-06-29 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit device
US4855252A (en) * 1988-08-22 1989-08-08 International Business Machines Corporation Process for making self-aligned contacts
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
JP2794118B2 (ja) * 1989-05-16 1998-09-03 三菱電機株式会社 微細パターンの形成方法
US4985374A (en) * 1989-06-30 1991-01-15 Kabushiki Kaisha Toshiba Making a semiconductor device with ammonia treatment of photoresist
JPH03278432A (ja) * 1990-03-28 1991-12-10 Kawasaki Steel Corp 半導体装置の配線形成方法
US5290664A (en) * 1990-03-29 1994-03-01 Sharp Kabushiki Kaisha Method for preparing electrode for semiconductor device
US5407785A (en) * 1992-12-18 1995-04-18 Vlsi Technology, Inc. Method for generating dense lines on a semiconductor wafer using phase-shifting and multiple exposures
US5478779A (en) 1994-03-07 1995-12-26 Micron Technology, Inc. Electrically conductive projections and semiconductor processing method of forming same
US5326428A (en) 1993-09-03 1994-07-05 Micron Semiconductor, Inc. Method for testing semiconductor circuitry for operability and method of forming apparatus for testing semiconductor circuitry for operability
US6025116A (en) * 1997-03-31 2000-02-15 Siemens Aktiengesellschaft Etching of contact holes
US6146986A (en) * 1999-01-08 2000-11-14 Lam Research Corporation Lithographic method for creating damascene metallization layers
US6174801B1 (en) 1999-03-05 2001-01-16 Taiwan Semiconductor Manufacturing Company E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
US6528934B1 (en) 2000-05-30 2003-03-04 Chunghwa Picture Tubes Ltd. Beam forming region for electron gun
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
JP2008022028A (ja) * 2007-09-18 2008-01-31 Nec Lcd Technologies Ltd 薄膜トランジスタの製造方法
JP2008047932A (ja) * 2007-09-18 2008-02-28 Nec Lcd Technologies Ltd 薄膜トランジスタの製造方法
FR2921751B1 (fr) * 2007-10-02 2009-12-18 St Microelectronics Crolles 2 Procede de realisation de dispositif semi-conducteur a architecture asymetrique
US8455312B2 (en) * 2011-09-12 2013-06-04 Cindy X. Qiu Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
US11764062B2 (en) * 2017-11-13 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649393A (en) * 1970-06-12 1972-03-14 Ibm Variable depth etching of film layers using variable exposures of photoresists
US3930857A (en) * 1973-05-03 1976-01-06 International Business Machines Corporation Resist process
US4035522A (en) * 1974-07-19 1977-07-12 International Business Machines Corporation X-ray lithography mask
DE2547792C3 (de) * 1974-10-25 1978-08-31 Hitachi, Ltd., Tokio Verfahren zur Herstellung eines Halbleiterbauelementes
US4001061A (en) * 1975-03-05 1977-01-04 International Business Machines Corporation Single lithography for multiple-layer bubble domain devices
US4040891A (en) * 1976-06-30 1977-08-09 Ibm Corporation Etching process utilizing the same positive photoresist layer for two etching steps

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3446789A1 (de) * 1984-12-21 1986-07-03 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum herstellen von halbleiterbauelementen

Also Published As

Publication number Publication date
JPS5626450A (en) 1981-03-14
NL184755C (nl) 1989-10-16
NL184755B (nl) 1989-05-16
JPS6323657B2 (de) 1988-05-17
DE3030653A1 (de) 1981-02-26
US4315984A (en) 1982-02-16
NL8004586A (nl) 1981-02-17

Similar Documents

Publication Publication Date Title
DE3030653C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE4440230C2 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE69023976T2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE2460988C2 (de) Verfahren zum Niederschlagen eines Musters aus einem dünnen Film auf einem anorganischen Substrat
DE3000746C2 (de) Verfahren zur Erzeugung von mikroskopischen Bildern
DE69014871T2 (de) Verfahren zur Bildung metallischer Kontaktflächen und Anschlüsse auf Halbleiterchips.
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2431960A1 (de) Verfahren zum herstellen einer teile eines werkstueckes abdeckenden maske mit hilfe einer photomaske und einrichtung zum ausrichten eines werkstueckes mit einer photomaske
DE2748103A1 (de) Mittels elektronenlithographie hergestellter hochleistungs-galliumarsenid- schottky-sperrschichtfeldeffekttransistor und verfahren zu dessen herstellung
DE2903872C2 (de) Verfahren zur Ausbildung von Mustern mittels Maskenbedampfungstechnik
DE3046856C2 (de)
DE19938072A1 (de) Verfahren zum selbstjustierenden Herstellen von zusätzlichen Strukturen auf Substraten mit vorhandenen ersten Strukturen
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
DE3019851A1 (de) Verfahren zur herstellung einer lithographie-maske und mit einem solchen verfahren hergestellte maske
DE1489162C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2835363A1 (de) Verfahren zum uebertragen von strukturen fuer halbleiterschaltungen
DE19727261B4 (de) Verfahren zum Herstellen einer Phasenschiebemaske
DE19725830B4 (de) Photomaske mit Halbton-Phasenverschiebungsmaterial und einem Chrommuster auf einem transparenten Substrat
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE69125653T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung einschliesslich eines Herstellungsschrittes für ein Muster eines Fotoresistfilms
DE102004031079A1 (de) Reflexionsmaske, Verwendung der Reflexionsmaske und Verfahren zur Herstellung der Reflexionsmaske
EP1374257B1 (de) Verfahren zum herstellen von dünnschicht-chipwiderständen
DE3146559C2 (de) Belichtungsmaske

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee