JP2794118B2 - 微細パターンの形成方法 - Google Patents
微細パターンの形成方法Info
- Publication number
- JP2794118B2 JP2794118B2 JP1123128A JP12312889A JP2794118B2 JP 2794118 B2 JP2794118 B2 JP 2794118B2 JP 1123128 A JP1123128 A JP 1123128A JP 12312889 A JP12312889 A JP 12312889A JP 2794118 B2 JP2794118 B2 JP 2794118B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- wiring
- exposed
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［従来の技術］ 従来、この種のパターン形成方法は、第３図（ａ）〜
（ｊ）に示すプロセスを経て行なわれていた。この従来
のパターン形成方法は、第３図（ａ）を参照して、まず
半導体基板（図示せず）上にパターニングされた金属CV
D膜からなる下層配線１の上に、SiO2膜２を形成して、
さらにその上にレジスト膜３を形成する。
（ｊ）に示すプロセスを経て行なわれていた。この従来
のパターン形成方法は、第３図（ａ）を参照して、まず
半導体基板（図示せず）上にパターニングされた金属CV
D膜からなる下層配線１の上に、SiO2膜２を形成して、
さらにその上にレジスト膜３を形成する。
次に、レジスト膜３を所望のパターンに露光，現像す
ることにより、第３図（ｂ）に示す状態になる。その後
SiO2膜２をエッチングし（第３図（ｃ））、その上に金
属金属CVD膜４を形成した後（第３図（ｄ））、エッチ
ングによりレジスト膜３を除去する。その結果、第３図
（ｅ）に示すように下層配線１と上層の配線とを接続す
るための配線4aが形成される。
ることにより、第３図（ｂ）に示す状態になる。その後
SiO2膜２をエッチングし（第３図（ｃ））、その上に金
属金属CVD膜４を形成した後（第３図（ｄ））、エッチ
ングによりレジスト膜３を除去する。その結果、第３図
（ｅ）に示すように下層配線１と上層の配線とを接続す
るための配線4aが形成される。
さらに、第３図（ｆ）に示すようにレジスト膜５を形
成して露光，現像を行ない（第３図（ｇ））、その上に
再び金属CVD膜からなる上層配線６を形成する（（第３
図（ｈ））、その後、レジスト膜５を除去し（（第３図
（ｉ））、その上に、第３図（ｊ）に示すようにSiO2膜
７を堆積させる。
成して露光，現像を行ない（第３図（ｇ））、その上に
再び金属CVD膜からなる上層配線６を形成する（（第３
図（ｈ））、その後、レジスト膜５を除去し（（第３図
（ｉ））、その上に、第３図（ｊ）に示すようにSiO2膜
７を堆積させる。
以上の工程を複数回繰り返すことにより、多層の配線
が形成される。
が形成される。
［発明が解決しようとする課題］ しかしながら上記従来のパターン形成方法によれば、
下層配線１と上層配線６とを接続する配線4aの形成と、
上層配線の形成とを、それぞれ別々にレジスト膜を形成
し、それを露光，現像して行なう必要がある。したがっ
て工程数が多くなるとともに、露光，現像を別々の工程
で行なうことに起因するパターンのずれなどの欠陥が発
生しやすくなるという問題があった。このような問題点
は、微細多層コイルを形成する場合に特に顕著であり、
工程数を減少させることのできる微細多層コイルの構造
およびその製造方法の開発が要望されていた。
下層配線１と上層配線６とを接続する配線4aの形成と、
上層配線の形成とを、それぞれ別々にレジスト膜を形成
し、それを露光，現像して行なう必要がある。したがっ
て工程数が多くなるとともに、露光，現像を別々の工程
で行なうことに起因するパターンのずれなどの欠陥が発
生しやすくなるという問題があった。このような問題点
は、微細多層コイルを形成する場合に特に顕著であり、
工程数を減少させることのできる微細多層コイルの構造
およびその製造方法の開発が要望されていた。
本発明は上記従来の問題点を解消するため、製造工程
を簡素化するとともに欠陥の発生を抑制し、製造コスト
の低減を図ることのできる微細パターンの形成方法を提
供することを目的とする。
を簡素化するとともに欠陥の発生を抑制し、製造コスト
の低減を図ることのできる微細パターンの形成方法を提
供することを目的とする。
［課題を解決するための手段］ 上記目的を達成する本発明の微細パターンの形成方法
は、半導体基板の主表面上に形成された絶縁膜上に、感
光する光の波長が互いに異なる下層レジスト膜および上
層レジスト膜を積層形成する工程と、上層レジスト膜
に、第１の配線に対応するパターンの露光を、上層レジ
スト膜が感光しかつ下層レジスト膜が感光しない波長の
みを含む光線によって行なう工程と、下層レジスト膜
に、第２の配線に対応するパターンの露光を、下層レジ
スト膜が感光しかつ上層レジスト膜が感光しない波長の
みを含む光線によって行なう工程と、上層レジスト膜お
よび下層レジスト膜の各々の感光した部分を除去する現
像工程と、感光した部分が除去された上層レジスト膜お
よび下層レジスト膜をマスクとしてエッチングすること
により、絶縁膜を選択的に除去して、第２の配線を形成
する開口を形成するとともに、第１の配線が形成される
領域以外の領域の下層レジスト膜を残存させて、上層レ
ジスト膜および下層レジスト膜の露出した領域をエッチ
ングによって選択的に除去する、エッチング工程と、該
エッチング工程によって形成されたパターン上の開口内
を含む全面に金属CVD膜を形成する工程と、残存する下
層レジスト膜を除去することにより、その上に形成され
た金属CVD膜を同時に除去して第１の配線のパターンを
形成し、互いに接続された第１の配線および第２の配線
を形成する工程とを備えている。
は、半導体基板の主表面上に形成された絶縁膜上に、感
光する光の波長が互いに異なる下層レジスト膜および上
層レジスト膜を積層形成する工程と、上層レジスト膜
に、第１の配線に対応するパターンの露光を、上層レジ
スト膜が感光しかつ下層レジスト膜が感光しない波長の
みを含む光線によって行なう工程と、下層レジスト膜
に、第２の配線に対応するパターンの露光を、下層レジ
スト膜が感光しかつ上層レジスト膜が感光しない波長の
みを含む光線によって行なう工程と、上層レジスト膜お
よび下層レジスト膜の各々の感光した部分を除去する現
像工程と、感光した部分が除去された上層レジスト膜お
よび下層レジスト膜をマスクとしてエッチングすること
により、絶縁膜を選択的に除去して、第２の配線を形成
する開口を形成するとともに、第１の配線が形成される
領域以外の領域の下層レジスト膜を残存させて、上層レ
ジスト膜および下層レジスト膜の露出した領域をエッチ
ングによって選択的に除去する、エッチング工程と、該
エッチング工程によって形成されたパターン上の開口内
を含む全面に金属CVD膜を形成する工程と、残存する下
層レジスト膜を除去することにより、その上に形成され
た金属CVD膜を同時に除去して第１の配線のパターンを
形成し、互いに接続された第１の配線および第２の配線
を形成する工程とを備えている。
［作用］ 本発明の微細パターンの形成方法によれば、上層およ
び下層レジスト膜が、それぞれが感光する波長の光のみ
によって感光する。したがって、レジスト膜の形成と露
光，現像をその都度繰り返すことなく、上層および下層
レジスト膜を予め形成し、それぞれのレジスト膜が感光
する波長の光をそれぞれのレジスト膜が形成すべきパタ
ーンで露光することにより、現像の後に所望のレジスト
パターンが形成される。したがって、露光のみレジスト
膜の層の数だけ繰返し、現像は１回で完了することにな
る。
び下層レジスト膜が、それぞれが感光する波長の光のみ
によって感光する。したがって、レジスト膜の形成と露
光，現像をその都度繰り返すことなく、上層および下層
レジスト膜を予め形成し、それぞれのレジスト膜が感光
する波長の光をそれぞれのレジスト膜が形成すべきパタ
ーンで露光することにより、現像の後に所望のレジスト
パターンが形成される。したがって、露光のみレジスト
膜の層の数だけ繰返し、現像は１回で完了することにな
る。
また、エッチング工程において、絶縁膜に第２の配線
を形成する開口を形成するとともに、第１の配線が形成
される領域以外の領域の下層レジスト膜を残存させて、
上層レジスト膜および下層レジスト膜の露出した領域を
エッチングによって選択的に除去することにより、その
後に形成される金属CVD膜から配線層をパターニング形
成する工程は、残存する下層レジスト膜を除去する際に
その上に形成された金属CVD膜を同時に除去することに
よって容易に行なうことができる。したがって、配線層
パターンを形成するための写真製版の工程が省略可能と
なり、製造工程が簡略化される。
を形成する開口を形成するとともに、第１の配線が形成
される領域以外の領域の下層レジスト膜を残存させて、
上層レジスト膜および下層レジスト膜の露出した領域を
エッチングによって選択的に除去することにより、その
後に形成される金属CVD膜から配線層をパターニング形
成する工程は、残存する下層レジスト膜を除去する際に
その上に形成された金属CVD膜を同時に除去することに
よって容易に行なうことができる。したがって、配線層
パターンを形成するための写真製版の工程が省略可能と
なり、製造工程が簡略化される。
［実施例］ 以下本発明の一実施例について、第１図に基づいて説
明する。
明する。
本実施例の微細パターン形成方法は、第１図（ａ）を
参照して、まず半導体基板（図示せず）上にパターニン
グされた金属CVD膜からなる下層配線11の上にSiO2膜12
を形成し、さらにその上に下層レジスト膜13と上層レジ
スト膜14とを形成する。下層レジスト膜13には、Hg光の
ｇ線に感光するｇ線レジストを用い、上層レジスト膜14
には、Hg光のｉ線にのみに感光するｉ線レジストを用い
る。第１図（ｂ）に示すように、Hg光のｉ線15のみを上
層レジスト膜14のうちの斜線で示す部分に照射した後、
第１図（ｃ）に示すように、Hg光のｇ線16をを下層レジ
スト膜13のうちの斜線で示す部分に照射する。このｉ線
15およびｇ線16の露光により、下層レジスト膜13および
上層レジスト膜14はそれぞれ斜線を施した部分のみが感
光することになり、現像によって第１図（ｄ）のような
レジスト膜のパターンが形成される。
参照して、まず半導体基板（図示せず）上にパターニン
グされた金属CVD膜からなる下層配線11の上にSiO2膜12
を形成し、さらにその上に下層レジスト膜13と上層レジ
スト膜14とを形成する。下層レジスト膜13には、Hg光の
ｇ線に感光するｇ線レジストを用い、上層レジスト膜14
には、Hg光のｉ線にのみに感光するｉ線レジストを用い
る。第１図（ｂ）に示すように、Hg光のｉ線15のみを上
層レジスト膜14のうちの斜線で示す部分に照射した後、
第１図（ｃ）に示すように、Hg光のｇ線16をを下層レジ
スト膜13のうちの斜線で示す部分に照射する。このｉ線
15およびｇ線16の露光により、下層レジスト膜13および
上層レジスト膜14はそれぞれ斜線を施した部分のみが感
光することになり、現像によって第１図（ｄ）のような
レジスト膜のパターンが形成される。
次に、上層レジスト膜14および上層レジスト膜13をマ
スクとしてSiO2膜12をエッチングすることにより、開口
を形成する。ここで、上層レジスト膜14および上層レジ
スト膜13の露出した領域もエッチングによる膜厚の減少
が生じる。このエッチングにおいて、下層レジスト膜13
の膜厚とSiO2膜12の膜厚との比がエッチング選択比に等
しくなるように設定することにより、SiO2膜12の開口形
成のためのエッチングと上層レジスト膜13の露出した領
域の選択的なエッチングとが同時に完了し、第１図
（ｅ）に示すパターンが得られる。その後、金属CVD膜1
7を形成することにより、第１図（ｆ）に示す断面構造
となる。このとき、すでにエッチングによってSiO2膜12
に設けられた開口内にもCVDによって金属が充填され、
金属CVD膜17と下層配線11とを接続する下層配線17aも形
成される。次に、下層レジスト膜13を除去することによ
り、金属CVD膜17の下層レジスト膜13上に形成された不
要な部分も同時に除去されて、第１図（ｇ）を示すパタ
ーンが得られる。その後、さらにSiO2膜18を堆積させる
（第１図（ｈ））。
スクとしてSiO2膜12をエッチングすることにより、開口
を形成する。ここで、上層レジスト膜14および上層レジ
スト膜13の露出した領域もエッチングによる膜厚の減少
が生じる。このエッチングにおいて、下層レジスト膜13
の膜厚とSiO2膜12の膜厚との比がエッチング選択比に等
しくなるように設定することにより、SiO2膜12の開口形
成のためのエッチングと上層レジスト膜13の露出した領
域の選択的なエッチングとが同時に完了し、第１図
（ｅ）に示すパターンが得られる。その後、金属CVD膜1
7を形成することにより、第１図（ｆ）に示す断面構造
となる。このとき、すでにエッチングによってSiO2膜12
に設けられた開口内にもCVDによって金属が充填され、
金属CVD膜17と下層配線11とを接続する下層配線17aも形
成される。次に、下層レジスト膜13を除去することによ
り、金属CVD膜17の下層レジスト膜13上に形成された不
要な部分も同時に除去されて、第１図（ｇ）を示すパタ
ーンが得られる。その後、さらにSiO2膜18を堆積させる
（第１図（ｈ））。
このように本実施例によれば、レジスト膜の形成と露
光，現像を繰返すことなく、金属CVD膜17と、それを下
層配線11に接続する層間配線17aとを同時に形成するこ
とができる。
光，現像を繰返すことなく、金属CVD膜17と、それを下
層配線11に接続する層間配線17aとを同時に形成するこ
とができる。
以上の工程を複数回繰返すことにより、多層の配線が
形成される。
形成される。
上記実施例のパターン形成方法を用いて、たとえば第
２図に示す多層コイルを容易に形成することが可能であ
る。
２図に示す多層コイルを容易に形成することが可能であ
る。
この多層コイルは、第２図を参照して、コイルの芯と
なる強磁性体21のまわりに、多層の渦巻配線23a,23b,23
c,23dが形成され、隣り合う渦巻配線は相互に層間配線2
4a,24b,24cによって接続されている。渦巻配線23a,23c
はそれぞれ同じ形状の渦巻パターンであるが、渦巻配線
23b,23dは渦巻配線23a,23cとは逆の巻方向の渦巻パター
ンに形成されている。したがって隣り合う渦巻配線は相
互に逆の巻方向になっている。このような配線パターン
にすることにより、各層間配線24a,24b,24cを鉛直方向
の最短距離で形成し、しかもコイルに流れる電流（第２
図の矢印Ｉで示す）は、いずれの渦巻配線においても同
一巻方向に流れることになる。
なる強磁性体21のまわりに、多層の渦巻配線23a,23b,23
c,23dが形成され、隣り合う渦巻配線は相互に層間配線2
4a,24b,24cによって接続されている。渦巻配線23a,23c
はそれぞれ同じ形状の渦巻パターンであるが、渦巻配線
23b,23dは渦巻配線23a,23cとは逆の巻方向の渦巻パター
ンに形成されている。したがって隣り合う渦巻配線は相
互に逆の巻方向になっている。このような配線パターン
にすることにより、各層間配線24a,24b,24cを鉛直方向
の最短距離で形成し、しかもコイルに流れる電流（第２
図の矢印Ｉで示す）は、いずれの渦巻配線においても同
一巻方向に流れることになる。
この多層コイルは、磁気記録再生側の磁気ヘッドや、
磁気センサなどとして用いられる。
磁気センサなどとして用いられる。
なお、第２図には形成された配線パターンのみを示し
ているが、実際にはその間にSiO2が介在しており、それ
を省略して図示したものである。
ているが、実際にはその間にSiO2が介在しており、それ
を省略して図示したものである。
この多層コイルは、本発明のパターン形成方法を適用
した一例にすぎず、他にも幅広く応用することができ
る。たとえば、リニアICなどにおいては、コイル体から
なるトランスは従来ICの外部に配されていたが、本発明
のパターン形成方法を適用すれば、トランスそのものを
LSI上に直接形成することができる。また、LSIチップ上
に、LC共振回路や遅延回路を直接形成することも可能で
ある。
した一例にすぎず、他にも幅広く応用することができ
る。たとえば、リニアICなどにおいては、コイル体から
なるトランスは従来ICの外部に配されていたが、本発明
のパターン形成方法を適用すれば、トランスそのものを
LSI上に直接形成することができる。また、LSIチップ上
に、LC共振回路や遅延回路を直接形成することも可能で
ある。
なお上記実施例では、一通りの工程で２層の金属CVD
膜のパターンを同時形成する場合について述べたが、３
層以上のレジスト膜を形成して３層以上の金属CVD膜の
パターンを同時形成することにも同様に適用することが
できる。
膜のパターンを同時形成する場合について述べたが、３
層以上のレジスト膜を形成して３層以上の金属CVD膜の
パターンを同時形成することにも同様に適用することが
できる。
［発明の効果］ 以上述べたように、本発明の微細パターン形成方法に
よれば、上層および下層レジスト膜が、それぞれが感光
する波長の光のみによって感光するため、レジスト膜の
形成と露光，現像をその都度繰り返すことなく、上層お
よび下層レジスト膜を予め形成し、それぞれのレジスト
膜が感光する波長の光をそれぞれのレジスト膜が形成す
べきパターンで露光することにより、１回のみの現像に
よって所望のレジストパターンを形成することができ
る。また、エッチング工程において、絶縁膜に第２の配
線を形成する開口を形成する際に、第１の配線が形成さ
れる領域以外の領域の下層レジスト膜を残存させて、上
層レジスト膜および下層レジスト膜の露出した領域をエ
ッチングによって選択的に除去し、その後に形成される
金属CVD膜から配線層をパターニング形成する工程にお
いて、金属CVD膜のうちの不要部分が、残存する下層レ
ジスト膜を除去する際に同時に除去されるため、配線層
パターンを形成するための写真製版の工程が省略可能と
なり、製造工程が簡略化される。
よれば、上層および下層レジスト膜が、それぞれが感光
する波長の光のみによって感光するため、レジスト膜の
形成と露光，現像をその都度繰り返すことなく、上層お
よび下層レジスト膜を予め形成し、それぞれのレジスト
膜が感光する波長の光をそれぞれのレジスト膜が形成す
べきパターンで露光することにより、１回のみの現像に
よって所望のレジストパターンを形成することができ
る。また、エッチング工程において、絶縁膜に第２の配
線を形成する開口を形成する際に、第１の配線が形成さ
れる領域以外の領域の下層レジスト膜を残存させて、上
層レジスト膜および下層レジスト膜の露出した領域をエ
ッチングによって選択的に除去し、その後に形成される
金属CVD膜から配線層をパターニング形成する工程にお
いて、金属CVD膜のうちの不要部分が、残存する下層レ
ジスト膜を除去する際に同時に除去されるため、配線層
パターンを形成するための写真製版の工程が省略可能と
なり、製造工程が簡略化される。
第１図（ａ）〜（ｈ）は、本発明の一実施例の微細パタ
ーン形成方法の、各工程における形成層の状態を順に示
す断面図、第２図は、本発明の微細パターン形成方法を
適用して形成される、多層コイル体の一例を示す斜視図
である。 第３図（ａ）〜（ｊ）は従来のパターン形成方法の各工
程における形成層の状態を順に示す断面図である。 図において、11は下層配線、12はSiO2膜、13は下層レジ
スト膜、14は上層レジスト膜、15はｉ線、16はｇ線、17
は金属CVD膜、18はSiO2膜である。
ーン形成方法の、各工程における形成層の状態を順に示
す断面図、第２図は、本発明の微細パターン形成方法を
適用して形成される、多層コイル体の一例を示す斜視図
である。 第３図（ａ）〜（ｊ）は従来のパターン形成方法の各工
程における形成層の状態を順に示す断面図である。 図において、11は下層配線、12はSiO2膜、13は下層レジ
スト膜、14は上層レジスト膜、15はｉ線、16はｇ線、17
は金属CVD膜、18はSiO2膜である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/027 H01L 21/30 H01L 27/04
Claims (1)
- 【請求項１】半導体基板の主表面上に形成された絶縁膜
上に、感光する光の波長が互いに異なる下層レジスト膜
および上層レジスト膜を積層形成する工程と、 前記上層レジスト膜に、第１の配線に対応するパターン
の露光を、前記上層レジスト膜が感光しかつ前記下層レ
ジスト膜が感光しない波長のみを含む光線によって行な
う工程と、 前記下層レジスト膜に、第２の配線に対応するパターン
の露光を、前記下層レジスト膜が感光しかつ前記上層レ
ジスト膜が感光しない波長のみを含む光線によって行な
う工程と、 前記上層レジスト膜および前記下層レジスト膜の各々の
感光した部分を除去する現像工程と、 感光した部分が除去された前記上層レジスト膜および前
記下層レジスト膜をマスクとしてエッチングすることに
より、前記絶縁膜を選択的に除去して、前記第２の配線
を形成する開口を形成するとともに、前記第１の配線が
形成される領域以外の領域の前記下層レジスト膜を残存
させて、前記上層レジスト膜および前記下層レジスト膜
の露出した領域をエッチングによって選択的に除去す
る、エッチング工程と、 該エッチング工程によって形成されたパターン上の前記
開口内を含む全面に金属CVD膜を形成する工程と、 残存する前記下層レジスト膜を除去することにより、そ
の上に形成された前記金属CVD膜を同時に除去して前記
第１の配線のパターンを形成し、互いに接続された前記
第１の配線および前記第２の配線を形成する工程と を備えた、微細パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123128A JP2794118B2 (ja) | 1989-05-16 | 1989-05-16 | 微細パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123128A JP2794118B2 (ja) | 1989-05-16 | 1989-05-16 | 微細パターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02302037A JPH02302037A (ja) | 1990-12-14 |
| JP2794118B2 true JP2794118B2 (ja) | 1998-09-03 |
Family
ID=14852873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123128A Expired - Fee Related JP2794118B2 (ja) | 1989-05-16 | 1989-05-16 | 微細パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2794118B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10233209A1 (de) * | 2002-07-22 | 2004-02-05 | Infineon Technologies Ag | Verfahren zum Bestrahlen eines Resists |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595324A (en) * | 1978-12-30 | 1980-07-19 | Fujitsu Ltd | Manufacturing method of semiconductor device |
| JPS5626450A (en) * | 1979-08-13 | 1981-03-14 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS60136156U (ja) * | 1984-02-21 | 1985-09-10 | 関西日本電気株式会社 | 半導体装置 |
-
1989
- 1989-05-16 JP JP1123128A patent/JP2794118B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02302037A (ja) | 1990-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4416056A (en) | Process for preparation of film coils | |
| JP3488606B2 (ja) | 半導体装置の設計方法 | |
| US6482554B2 (en) | Method for manufacturing a semiconductor device, photolithography mask and method for manufacturing the same | |
| JPH09181059A (ja) | 半導体装置の微細パターン製造方法 | |
| JP2794118B2 (ja) | 微細パターンの形成方法 | |
| EP0046165A2 (en) | Method of fabrication of planar bubble domain device structures | |
| JP3164068B2 (ja) | 電子部品及びその製造方法 | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| JPH0448715A (ja) | 半導体装置の製造方法 | |
| JP2555879B2 (ja) | 半導体装置の製造方法 | |
| JP3468417B2 (ja) | 薄膜形成方法 | |
| JPH0927491A (ja) | 半導体装置 | |
| JPS6233580B2 (ja) | ||
| JPH0689895A (ja) | 平坦化方法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JP3505584B2 (ja) | 半導体装置の製造方法 | |
| KR100567061B1 (ko) | Ｘ/ｙ 방향간 단차 최소화용 멀티 버어니어의 제조방법 | |
| JPH0680660B2 (ja) | 半導体装置の製造方法 | |
| JPH07326674A (ja) | 多層配線形成方法 | |
| JPH01144656A (ja) | 多層配線構造およびその製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JPS6034038A (ja) | 半導体装置の製造方法 | |
| JP2000114495A (ja) | よりビット線構造及び同構造を製作する方法 | |
| JPS63285716A (ja) | 薄膜磁気ヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |