JP3164068B2 - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JP3164068B2 JP3164068B2 JP20312498A JP20312498A JP3164068B2 JP 3164068 B2 JP3164068 B2 JP 3164068B2 JP 20312498 A JP20312498 A JP 20312498A JP 20312498 A JP20312498 A JP 20312498A JP 3164068 B2 JP3164068 B2 JP 3164068B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pattern layer
- layer
- insulating
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は電子部品及びその製
造方法に関し、特に、プリント基板のパターンの表面に
実装される表面実装型のインダクタやストリップライン
部品等の電子部品及びその製造方法に関する。
造方法に関し、特に、プリント基板のパターンの表面に
実装される表面実装型のインダクタやストリップライン
部品等の電子部品及びその製造方法に関する。
【０００２】
【従来の技術】従来より、高いＱ値を有する表面実装型
のインダクタの製造方法としては、セラミックのマザー
基板の表面に、コイル導体パターンをスクリーン印刷法
により形成し、コイル導体パターンの膜厚を厚く（断面
積を大きく）し、コイル導体パターンの直流抵抗値（導
体損）を小さくする方法が一般に知られている。しか
し、スクリーン印刷法では、コイル導体パターンの寸法
精度のばらつきが大きく、インダクタンス値の偏差が大
きいばかりでなく、コイル導体の導体幅を狭くすること
が困難であった。
のインダクタの製造方法としては、セラミックのマザー
基板の表面に、コイル導体パターンをスクリーン印刷法
により形成し、コイル導体パターンの膜厚を厚く（断面
積を大きく）し、コイル導体パターンの直流抵抗値（導
体損）を小さくする方法が一般に知られている。しか
し、スクリーン印刷法では、コイル導体パターンの寸法
精度のばらつきが大きく、インダクタンス値の偏差が大
きいばかりでなく、コイル導体の導体幅を狭くすること
が困難であった。
【０００３】一方、インダクタンス値の偏差が小さいイ
ンダクタを製造する方法としては、マザー基板上にスパ
ッタリングや蒸着等の手法を用いて金属膜を成膜し、フ
ォトリソグラフィ技術によりコイル導体パターンを形成
する方法が一般に知られている。しかし、この方法で
は、スクリーン印刷法と比較して、コイル導体パターン
の膜厚を厚くすることが困難で、高いＱ値を有するイン
ダクタを得るのは困難であった。
ンダクタを製造する方法としては、マザー基板上にスパ
ッタリングや蒸着等の手法を用いて金属膜を成膜し、フ
ォトリソグラフィ技術によりコイル導体パターンを形成
する方法が一般に知られている。しかし、この方法で
は、スクリーン印刷法と比較して、コイル導体パターン
の膜厚を厚くすることが困難で、高いＱ値を有するイン
ダクタを得るのは困難であった。
【０００４】そこで、高いＱ値を有するとともに、イン
ダクタンス値の偏差の小さいインダクタを製造する方法
として、感光性導電ペーストを用いて厚膜印刷とフォト
リソグラフィ技術とを組み合わせることによりコイル導
体パターンを形成する方法や、セミアディティブ工法と
称される手法を用いて、厚膜でかつ寸法精度の高いコイ
ル導体パターンを形成する方法が提案されている（例え
ば、特開平８−３１６０８０号公報、特開平９−４５５
７０号公報参照）。
ダクタンス値の偏差の小さいインダクタを製造する方法
として、感光性導電ペーストを用いて厚膜印刷とフォト
リソグラフィ技術とを組み合わせることによりコイル導
体パターンを形成する方法や、セミアディティブ工法と
称される手法を用いて、厚膜でかつ寸法精度の高いコイ
ル導体パターンを形成する方法が提案されている（例え
ば、特開平８−３１６０８０号公報、特開平９−４５５
７０号公報参照）。
【０００５】
【発明が解決しようとする課題】ところで、セミアディ
ティブ工法は工程数が多いため製造コストが高価であ
り、感光性導電ペーストを用いた方法が好ましい。しか
し、大きなインダクタンス値を有する小型のインダクタ
を得るためには、限られたコイル導体形成領域内で、微
細なコイル導体パターンを形成する必要がある。このた
め、従来方法のように感光性導電ペーストを用いた場合
でも、コイル導体パターンのライン幅が小さくなって導
体損が大きくなり、Ｑ値が低下するという問題があっ
た。また、感光性導電ペーストの厚み方向の解像度は、
アスペクト比１（現像後）が限界であり、これ以上感光
性導電ペーストの膜厚を厚くすることは困難であった。
なお、コイル導体パターンのアスペクト比は、コイル導
体パターンの厚みとパターン幅との比を意味する。
ティブ工法は工程数が多いため製造コストが高価であ
り、感光性導電ペーストを用いた方法が好ましい。しか
し、大きなインダクタンス値を有する小型のインダクタ
を得るためには、限られたコイル導体形成領域内で、微
細なコイル導体パターンを形成する必要がある。このた
め、従来方法のように感光性導電ペーストを用いた場合
でも、コイル導体パターンのライン幅が小さくなって導
体損が大きくなり、Ｑ値が低下するという問題があっ
た。また、感光性導電ペーストの厚み方向の解像度は、
アスペクト比１（現像後）が限界であり、これ以上感光
性導電ペーストの膜厚を厚くすることは困難であった。
なお、コイル導体パターンのアスペクト比は、コイル導
体パターンの厚みとパターン幅との比を意味する。
【０００６】そこで、本発明の目的は、導体パターンの
直流抵抗値が小さく、かつ、導体パターンの寸法精度の
ばらつきが小さい小型の電子部品及びその製造方法を提
供することにある。
直流抵抗値が小さく、かつ、導体パターンの寸法精度の
ばらつきが小さい小型の電子部品及びその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段及び作用】前記目的を達成
するため、本発明に係る電子部品は、絶縁基板上に熱処
理された少なくとも第１及び第２の導体パターンがガラ
スを含む材料からなる熱処理された層間絶縁層を介して
積層されており、 第１及び第２の導体パターンは、感光
性導電材料からなる下部導体パターン層と該下部導体パ
ターン層の上に積層された感光性導電材料からなる上部
導体パターン層とからなり、 下部導体パターン層は、厚
みが該下部導体パターン層とほぼ等しい熱処理されたラ
イン間絶縁層に埋設されており、 上部導体パターン層
は、厚みが該上部導体パターン層よりも大きい前記層間
絶縁層に埋設されており、 下部導体パターン層と上部導
体パターン層を合わせた厚みとパターン幅の比が１以上
であること、を特徴とする。
するため、本発明に係る電子部品は、絶縁基板上に熱処
理された少なくとも第１及び第２の導体パターンがガラ
スを含む材料からなる熱処理された層間絶縁層を介して
積層されており、 第１及び第２の導体パターンは、感光
性導電材料からなる下部導体パターン層と該下部導体パ
ターン層の上に積層された感光性導電材料からなる上部
導体パターン層とからなり、 下部導体パターン層は、厚
みが該下部導体パターン層とほぼ等しい熱処理されたラ
イン間絶縁層に埋設されており、 上部導体パターン層
は、厚みが該上部導体パターン層よりも大きい前記層間
絶縁層に埋設されており、 下部導体パターン層と上部導
体パターン層を合わせた厚みとパターン幅の比が１以上
であること、を特徴とする。
【０００８】導体パターンが、下部導体パターン層と上
部導体パターン層からなるため、その断面積は下部導体
パターン層の断面積と上部導体パターン層の断面積との
和に等しい。しかも、これらのパターン層は比較的厚く
成膜できる感光性導電材料からなるため、導体パターン
の断面積が大きくなり、導体パターンの直流抵抗値が低
減される。そして、導体パターンがコイル導体パターン
で、その形状をスパイラル状にすることにより、高いＱ
値を有し、かつ、インダクタンス値の大きいインダクタ
が得られる。また、導体パターンの厚みとパターン幅の
比で定義されるアスペクト比を１以上とすることによ
り、導体パターンのパターン幅寸法が抑えられ、導体パ
ターンの直流抵抗値を増加させることなく、導体パター
ンの絶縁基板上での占有面積を低減させることができ
る。
部導体パターン層からなるため、その断面積は下部導体
パターン層の断面積と上部導体パターン層の断面積との
和に等しい。しかも、これらのパターン層は比較的厚く
成膜できる感光性導電材料からなるため、導体パターン
の断面積が大きくなり、導体パターンの直流抵抗値が低
減される。そして、導体パターンがコイル導体パターン
で、その形状をスパイラル状にすることにより、高いＱ
値を有し、かつ、インダクタンス値の大きいインダクタ
が得られる。また、導体パターンの厚みとパターン幅の
比で定義されるアスペクト比を１以上とすることによ
り、導体パターンのパターン幅寸法が抑えられ、導体パ
ターンの直流抵抗値を増加させることなく、導体パター
ンの絶縁基板上での占有面積を低減させることができ
る。
【０００９】また、本発明に係る電子部品の製造方法
は、絶縁基板上に下部導体パターン層と該下部導体パタ
ーン層の上に積層された上部導体パターン層とからなる
導体パターンを備えた電子部品の製造方法であって、
（ａ）前記絶縁基板上に前記下部導体パターン層を形成
する工程と、（ｂ）前記下部導体パターン層を覆って前
記絶縁基板上に絶縁材料を膜状に付与した後、該絶縁材
料を少なくとも前記下部導体パターン層の上面が露出す
るまで除去してライン間絶縁層を形成する工程と、
（ｃ）前記下部導体パターン層の上に前記上部導体パタ
ーン層を形成する工程と、を備えたことを特徴とする。
は、絶縁基板上に下部導体パターン層と該下部導体パタ
ーン層の上に積層された上部導体パターン層とからなる
導体パターンを備えた電子部品の製造方法であって、
（ａ）前記絶縁基板上に前記下部導体パターン層を形成
する工程と、（ｂ）前記下部導体パターン層を覆って前
記絶縁基板上に絶縁材料を膜状に付与した後、該絶縁材
料を少なくとも前記下部導体パターン層の上面が露出す
るまで除去してライン間絶縁層を形成する工程と、
（ｃ）前記下部導体パターン層の上に前記上部導体パタ
ーン層を形成する工程と、を備えたことを特徴とする。
【００１０】さらに、本発明に係る電子部品の製造方法
は、絶縁基板上に下部導体パターン層と該下部導体パタ
ーン層の上に積層された上部導体パターン層とからなる
導体パターンを備えた電子部品の製造方法であって、
（ｄ）前記絶縁基板上に感光性導電材料を膜状に付与
し、該感光性導電材料をフォトマスクを通して露光し、
現像して前記下部導体パターン層を形成する工程と、
（ｅ）前記下部導体パターン層を覆って前記絶縁基板上
に絶縁材料を膜状に付与し、該絶縁材料を少なくとも前
記下部導体パターン層の上面が露出するまで除去してラ
イン間絶縁層を形成する工程と、（ｆ）前記ライン間絶
縁層及び前記下部導体パターン層の上に感光性導電材料
を膜状に付与し、該感光性導電材料を前記フォトマスク
を通して露光し、現像して前記下部導体パターン層の上
に前記上部導体パターン層を形成する工程と、を備えた
ことを特徴とする。
は、絶縁基板上に下部導体パターン層と該下部導体パタ
ーン層の上に積層された上部導体パターン層とからなる
導体パターンを備えた電子部品の製造方法であって、
（ｄ）前記絶縁基板上に感光性導電材料を膜状に付与
し、該感光性導電材料をフォトマスクを通して露光し、
現像して前記下部導体パターン層を形成する工程と、
（ｅ）前記下部導体パターン層を覆って前記絶縁基板上
に絶縁材料を膜状に付与し、該絶縁材料を少なくとも前
記下部導体パターン層の上面が露出するまで除去してラ
イン間絶縁層を形成する工程と、（ｆ）前記ライン間絶
縁層及び前記下部導体パターン層の上に感光性導電材料
を膜状に付与し、該感光性導電材料を前記フォトマスク
を通して露光し、現像して前記下部導体パターン層の上
に前記上部導体パターン層を形成する工程と、を備えた
ことを特徴とする。
【００１１】以上の方法により、導体パターンの下部導
体パターン層及び上部導体パターン層が、それぞれ容易
に形成される。そして、得られた導体パターンは、導電
材料の深さ方向の解像限界以上の高アスペクト比を有す
る。
体パターン層及び上部導体パターン層が、それぞれ容易
に形成される。そして、得られた導体パターンは、導電
材料の深さ方向の解像限界以上の高アスペクト比を有す
る。
【００１２】また、ライン間絶縁層及び導体パターンの
上にビアホールを有する層間絶縁層を形成する工程、下
部導体パターン層を形成する工程、ライン間絶縁層を形
成する工程及び上部導体パターン層を形成する工程を順
次繰り返すことにより、導体パターンが層間絶縁層を間
に配設して複数積み重ねられた多層構造の電子部品が得
られる。
上にビアホールを有する層間絶縁層を形成する工程、下
部導体パターン層を形成する工程、ライン間絶縁層を形
成する工程及び上部導体パターン層を形成する工程を順
次繰り返すことにより、導体パターンが層間絶縁層を間
に配設して複数積み重ねられた多層構造の電子部品が得
られる。
【００１３】
【発明の実施の形態】以下、本発明に係る電子部品及び
その製造方法の実施の形態について添付の図面を参照し
て説明する。各実施形態では、電子部品としてインダク
タを例にして説明するが、必ずしもインダクタに限るも
のではなく、ストリップライン部品等であってもよい。
その製造方法の実施の形態について添付の図面を参照し
て説明する。各実施形態では、電子部品としてインダク
タを例にして説明するが、必ずしもインダクタに限るも
のではなく、ストリップライン部品等であってもよい。
【００１４】［第１実施形態、図１〜図１２］図１に示
すように、インダクタ６は、絶縁性基板１１と、この絶
縁性基板１１上に設けられたスパイラル状のコイル導体
パターン１〜４等で構成されている。絶縁性基板１１
は、誘電体あるいは絶縁体等からなる。コイル導体パタ
ーン１〜４は、ビアホール５を介して順次電気的に直列
に接続されている。
すように、インダクタ６は、絶縁性基板１１と、この絶
縁性基板１１上に設けられたスパイラル状のコイル導体
パターン１〜４等で構成されている。絶縁性基板１１
は、誘電体あるいは絶縁体等からなる。コイル導体パタ
ーン１〜４は、ビアホール５を介して順次電気的に直列
に接続されている。
【００１５】この多層スパイラルインダクタ６の製造方
法を図２〜図１２を参照して説明する。なお、インダク
タ６を量産する場合には、複数のインダクタを設けたマ
ザー基板の状態で製造されるが、第１実施形態では個産
の場合を例にして説明する。
法を図２〜図１２を参照して説明する。なお、インダク
タ６を量産する場合には、複数のインダクタを設けたマ
ザー基板の状態で製造されるが、第１実施形態では個産
の場合を例にして説明する。
【００１６】図２に示すように、感光性Ａｇペーストも
しくは感光性Ｃｕペースト等の印刷により、セラミック
基板１１上に感光性導電材料１２を膜状に付与する。そ
の後、感光性導電材料１２の上にネガフィルムのフォト
マスク３０を被せる。フォトマスク３０は、図１の第１
層目のコイル導体パターン１に対応する光透過部分３１
と、光遮光部分３２とを有している。フォトマスク３０
を通して感光性導電材料１２を露光すると、光透過部分
３１のみを光が透過する。次に、フォトマスク３０を外
して感光性導電材料１２を現像すると、感光性導電材料
１２の未露光部分が除去され、図３に示すように、第１
層目のスパイラル状のコイル導体パターン１の下部導体
パターン層１ａが形成される。
しくは感光性Ｃｕペースト等の印刷により、セラミック
基板１１上に感光性導電材料１２を膜状に付与する。そ
の後、感光性導電材料１２の上にネガフィルムのフォト
マスク３０を被せる。フォトマスク３０は、図１の第１
層目のコイル導体パターン１に対応する光透過部分３１
と、光遮光部分３２とを有している。フォトマスク３０
を通して感光性導電材料１２を露光すると、光透過部分
３１のみを光が透過する。次に、フォトマスク３０を外
して感光性導電材料１２を現像すると、感光性導電材料
１２の未露光部分が除去され、図３に示すように、第１
層目のスパイラル状のコイル導体パターン１の下部導体
パターン層１ａが形成される。
【００１７】次に、図４に示すように、下部導体パター
ン層１ａを覆うようにセラミック基板１１の上に絶縁材
料２２を印刷等の手法により付与する。絶縁材料２２
は、有機、無機いずれの材料でもよく、例えばポリイミ
ド等の樹脂ペーストやガラスペーストが用いられる。そ
して、図５に示すように、例えば溶剤を用いて、絶縁材
料２２の厚みが下部導体パターン層１ａの厚みと略等し
くなって下部導体パターン層１ａが露出するまで、絶縁
材料２２を洗い流し、ライン間絶縁層２３を形成する。
このとき、溶剤は下部導体パターン層１ａを溶解しな
い。この手段は研磨その他のものでもよい。
ン層１ａを覆うようにセラミック基板１１の上に絶縁材
料２２を印刷等の手法により付与する。絶縁材料２２
は、有機、無機いずれの材料でもよく、例えばポリイミ
ド等の樹脂ペーストやガラスペーストが用いられる。そ
して、図５に示すように、例えば溶剤を用いて、絶縁材
料２２の厚みが下部導体パターン層１ａの厚みと略等し
くなって下部導体パターン層１ａが露出するまで、絶縁
材料２２を洗い流し、ライン間絶縁層２３を形成する。
このとき、溶剤は下部導体パターン層１ａを溶解しな
い。この手段は研磨その他のものでもよい。
【００１８】次に、図６に示すように、感光性Ａｇペー
ストや感光性Ｃｕペースト等の印刷により、ライン間絶
縁層２３上に感光性導電材料１２を膜状に付与する。そ
の後、感光性導電材料１２の上に、前記フォトマスク３
０を被せる。フォトマスク３０を通して感光性導電材料
１２を露光した後、図７に示すように、現像して感光性
導電材料１２の未露光部分を除去する。これにより、下
部導体パターン層１ａの上に、上部導体パターン層１ｂ
が形成される。こうして、セラミック基板１１の上に、
第１層目のスパイラル状のコイル導体パターン１（図１
参照）が形成される。コイル導体パターン１は、その厚
さｔ１と幅ｗ１の比で定義されるアスペクト比（ｔ１／
ｗ１）が１以上となるように、下部導体パターン層１ａ
の厚み及び上部導体パターン層１ｂの厚みが選択され
る。その後、約８００〜９００℃で熱処理を行う。この
とき、ライン間絶縁層２３の材料がガラスを含む材料で
ある場合は、ライン間絶縁層２３は若干収縮して残り、
ポリイミド等の樹脂を含む材料である場合は、ライン間
絶縁層２３は飛散する。第１実施形態の場合、ライン間
絶縁層２３の材料として、ガラスを含む材料を用いた。
ストや感光性Ｃｕペースト等の印刷により、ライン間絶
縁層２３上に感光性導電材料１２を膜状に付与する。そ
の後、感光性導電材料１２の上に、前記フォトマスク３
０を被せる。フォトマスク３０を通して感光性導電材料
１２を露光した後、図７に示すように、現像して感光性
導電材料１２の未露光部分を除去する。これにより、下
部導体パターン層１ａの上に、上部導体パターン層１ｂ
が形成される。こうして、セラミック基板１１の上に、
第１層目のスパイラル状のコイル導体パターン１（図１
参照）が形成される。コイル導体パターン１は、その厚
さｔ１と幅ｗ１の比で定義されるアスペクト比（ｔ１／
ｗ１）が１以上となるように、下部導体パターン層１ａ
の厚み及び上部導体パターン層１ｂの厚みが選択され
る。その後、約８００〜９００℃で熱処理を行う。この
とき、ライン間絶縁層２３の材料がガラスを含む材料で
ある場合は、ライン間絶縁層２３は若干収縮して残り、
ポリイミド等の樹脂を含む材料である場合は、ライン間
絶縁層２３は飛散する。第１実施形態の場合、ライン間
絶縁層２３の材料として、ガラスを含む材料を用いた。
【００１９】次に、図８に示すように、第１層目のコイ
ル導体パターン１及びライン間絶縁層２３の上に、感光
性ガラスペーストの印刷等により、感光性絶縁材料２４
を膜状に付与する。その後、この感光性絶縁材料２４の
上にフォトマスク４０を被せる。フォトマスク４０は、
図１の第１層目のコイル導体パターン１に電気的に接続
するビアホール５に対応する光遮光部分４１と光透過部
分４２を有している。フォトマスク４０を通して感光性
絶縁材料２４を露光した後、現像して感光性絶縁材料２
４の未露光部分を除去することにより、図９に示すよう
に、ビアホール５用の孔５ａを有する層間絶縁層２５が
形成される。その後、再び、熱処理を行う。
ル導体パターン１及びライン間絶縁層２３の上に、感光
性ガラスペーストの印刷等により、感光性絶縁材料２４
を膜状に付与する。その後、この感光性絶縁材料２４の
上にフォトマスク４０を被せる。フォトマスク４０は、
図１の第１層目のコイル導体パターン１に電気的に接続
するビアホール５に対応する光遮光部分４１と光透過部
分４２を有している。フォトマスク４０を通して感光性
絶縁材料２４を露光した後、現像して感光性絶縁材料２
４の未露光部分を除去することにより、図９に示すよう
に、ビアホール５用の孔５ａを有する層間絶縁層２５が
形成される。その後、再び、熱処理を行う。
【００２０】次に、図１０に示すように、層間絶縁層２
５上に印刷等の手法により感光性導電材料１２を膜状に
付与する。ビアホール用孔５ａにも感光性導電材料１２
が充填される。その後、感光性導電材料１２の上にフォ
トマスク５０を被せる。フォトマスク５０は、図１の第
２層目のコイル導体パターン２に対応する光透過部分５
１と、光遮光部分５２とを有している。フォトマスク５
０を通して感光性導電材料１２を露光した後、現像して
感光性導電材料１２の未露光部分を除去する。これによ
り、層間絶縁層２５上に第２層目のコイル導体パターン
２（図１参照）の下部導体パターン層２ａが形成され
る。この下部導体パターン層２ａはビアホール５を介し
てコイル導体パターン１に電気的に接続している。
５上に印刷等の手法により感光性導電材料１２を膜状に
付与する。ビアホール用孔５ａにも感光性導電材料１２
が充填される。その後、感光性導電材料１２の上にフォ
トマスク５０を被せる。フォトマスク５０は、図１の第
２層目のコイル導体パターン２に対応する光透過部分５
１と、光遮光部分５２とを有している。フォトマスク５
０を通して感光性導電材料１２を露光した後、現像して
感光性導電材料１２の未露光部分を除去する。これによ
り、層間絶縁層２５上に第２層目のコイル導体パターン
２（図１参照）の下部導体パターン層２ａが形成され
る。この下部導体パターン層２ａはビアホール５を介し
てコイル導体パターン１に電気的に接続している。
【００２１】以下、同様にして、コイル導体パターン
３，４の下部導体パターン層３ａ，４ａの形成工程、ラ
イン間絶縁層２３の形成工程、コイル導体パターン２〜
４の上部導体パターン層２ｂ〜４ｂの形成工程及び層間
絶縁層２５の形成工程を所定回数繰り返して、図１２に
示すような多層構造を形成した後、外装保護膜を形成す
る。なお、マザー基板の状態で製造している場合には、
さらに、マザー基板をスクライブブレイクもしくはダイ
シングにより所定の製品サイズ毎に切り出す。次に、図
１の第１層目のコイル導体パターン１の接続部１ａ及び
第４層目のコイル導体パターン４の接続部４ａにそれぞ
れ接続される端子電極を、セラミック基板１１の両端部
に形成する。これにより、一対の端子電極間に、スパイ
ラル状のコイル導体パターン１〜４が、ビアホール５，
…，５により順次、電気的に接続された構成を有する多
層スパイラルインダクタ６を得ることができる。
３，４の下部導体パターン層３ａ，４ａの形成工程、ラ
イン間絶縁層２３の形成工程、コイル導体パターン２〜
４の上部導体パターン層２ｂ〜４ｂの形成工程及び層間
絶縁層２５の形成工程を所定回数繰り返して、図１２に
示すような多層構造を形成した後、外装保護膜を形成す
る。なお、マザー基板の状態で製造している場合には、
さらに、マザー基板をスクライブブレイクもしくはダイ
シングにより所定の製品サイズ毎に切り出す。次に、図
１の第１層目のコイル導体パターン１の接続部１ａ及び
第４層目のコイル導体パターン４の接続部４ａにそれぞ
れ接続される端子電極を、セラミック基板１１の両端部
に形成する。これにより、一対の端子電極間に、スパイ
ラル状のコイル導体パターン１〜４が、ビアホール５，
…，５により順次、電気的に接続された構成を有する多
層スパイラルインダクタ６を得ることができる。
【００２２】このようにして、多層スパイラルインダク
タ６を製造すれば、下部導体パターン層１ａ〜４ａの上
に上部導体パターン層１ｂ〜４ｂが形成された構造のコ
イル導体パターン１〜４を容易に得ることができる。こ
れにより、コイル導体パターン１〜４の各々は、感光性
導電材料の深さ方向の解像限界以上の膜厚を得ることが
できる。これにより、１以上の高アスペクト比のコイル
導体パターン１〜４を有し、インダクタンス値のばらつ
きの少ない多層スパイラルインダクタを簡単に得ること
ができる。
タ６を製造すれば、下部導体パターン層１ａ〜４ａの上
に上部導体パターン層１ｂ〜４ｂが形成された構造のコ
イル導体パターン１〜４を容易に得ることができる。こ
れにより、コイル導体パターン１〜４の各々は、感光性
導電材料の深さ方向の解像限界以上の膜厚を得ることが
できる。これにより、１以上の高アスペクト比のコイル
導体パターン１〜４を有し、インダクタンス値のばらつ
きの少ない多層スパイラルインダクタを簡単に得ること
ができる。
【００２３】以上の構成からなる多層スパイラルインダ
クタ６は、図１２に示すように、コイル導体パターン１
〜４（図１２では、コイル導体パターン１及び２のみが
示されている）の各々が下部導体パターン層１ａ〜４ａ
と上部導体パターン層１ｂ〜４ｂとからなり、かつ、そ
の厚みｔ１と幅ｗ１との比で定義されるアスペクト比
（ｔ１／ｗ１）が１以上となるようにしたものである。
従って、コイル導体パターン１〜４の直流抵抗値が小さ
くなり、Ｑ値の低下を防止することができる。また、多
層スパイラルインダクタ６の小型化のために、コイル導
体パターン１〜４の幅を狭くしても、コイル導体パター
ン１〜４の導体損の増加が抑えられ、小型化に伴うＱ値
の低下も抑えられる。
クタ６は、図１２に示すように、コイル導体パターン１
〜４（図１２では、コイル導体パターン１及び２のみが
示されている）の各々が下部導体パターン層１ａ〜４ａ
と上部導体パターン層１ｂ〜４ｂとからなり、かつ、そ
の厚みｔ１と幅ｗ１との比で定義されるアスペクト比
（ｔ１／ｗ１）が１以上となるようにしたものである。
従って、コイル導体パターン１〜４の直流抵抗値が小さ
くなり、Ｑ値の低下を防止することができる。また、多
層スパイラルインダクタ６の小型化のために、コイル導
体パターン１〜４の幅を狭くしても、コイル導体パター
ン１〜４の導体損の増加が抑えられ、小型化に伴うＱ値
の低下も抑えられる。
【００２４】［第２実施形態］第２実施形態は、コイル
導体パターン１〜４の材料として非感光性導電材料を用
い、かつ、ライン間絶縁層２３や層間絶縁層２５の材料
として非感光性絶縁材料を用いてインダクタを製造した
場合について説明する。
導体パターン１〜４の材料として非感光性導電材料を用
い、かつ、ライン間絶縁層２３や層間絶縁層２５の材料
として非感光性絶縁材料を用いてインダクタを製造した
場合について説明する。
【００２５】セラミック基板１１の上面全面に非感光性
導電材料を印刷やスパッタリング、蒸着等の手法により
膜状に形成した後、周知のフォトリソグラフィの技術
（レジスト膜塗布、露光、レジスト膜現像、導電材料エ
ッチング、レジスト膜剥離）等を用いてコイル導体パタ
ーン１の下部導体パターン層１ａを形成する。なお、こ
の下部導体パターン層１ａは、セラミック基板１１の上
面に、所定の部分に孔を設けたマスク材を被せた後、非
感光性導電材料をスパッタリングや蒸着等の手法で、セ
ラミック基板１１上の必要な部分にのみ付与する方法
（いわゆるアディティブ法）により形成してもよい。
導電材料を印刷やスパッタリング、蒸着等の手法により
膜状に形成した後、周知のフォトリソグラフィの技術
（レジスト膜塗布、露光、レジスト膜現像、導電材料エ
ッチング、レジスト膜剥離）等を用いてコイル導体パタ
ーン１の下部導体パターン層１ａを形成する。なお、こ
の下部導体パターン層１ａは、セラミック基板１１の上
面に、所定の部分に孔を設けたマスク材を被せた後、非
感光性導電材料をスパッタリングや蒸着等の手法で、セ
ラミック基板１１上の必要な部分にのみ付与する方法
（いわゆるアディティブ法）により形成してもよい。
【００２６】次に、下部導体パターン層１ａを覆うよう
にセラミック基板１１の上に非感光性絶縁材料を印刷等
の手法により付与する。そして、例えば溶剤を用いて、
絶縁材料の厚みが下部導体パターン層１ａの厚みと略等
しくなって下部導体パターン層１ａが露出するまで、絶
縁材料を洗い流し、ライン間絶縁層２３を形成する。こ
の手段は研磨その他でもよい。
にセラミック基板１１の上に非感光性絶縁材料を印刷等
の手法により付与する。そして、例えば溶剤を用いて、
絶縁材料の厚みが下部導体パターン層１ａの厚みと略等
しくなって下部導体パターン層１ａが露出するまで、絶
縁材料を洗い流し、ライン間絶縁層２３を形成する。こ
の手段は研磨その他でもよい。
【００２７】次に、非感光性導電材料を印刷やスパッタ
リング、蒸着等の手法により、ライン間絶縁層２３上に
膜状に付与する。その後、フォトリソグラフィの技術等
を用いてコイル導体パターン１の上部導体パターン層１
ｂを形成する。この後、熱処理を行う。同様にして、ビ
アホール５用の孔５ａを有する層間絶縁層２５を形成す
る。以下、順次、コイル導体パターン２〜４の下部導体
パターン層２ａ〜４ａの形成工程、ライン間絶縁層２３
の形成工程、コイル導体パターン２〜４の上部導体パタ
ーン層２ｂ〜４ｂの形成工程及び層間絶縁層２５の形成
行程を所定回数繰り返すことによって、多層スパイラル
インダクタ６を得ることができる。
リング、蒸着等の手法により、ライン間絶縁層２３上に
膜状に付与する。その後、フォトリソグラフィの技術等
を用いてコイル導体パターン１の上部導体パターン層１
ｂを形成する。この後、熱処理を行う。同様にして、ビ
アホール５用の孔５ａを有する層間絶縁層２５を形成す
る。以下、順次、コイル導体パターン２〜４の下部導体
パターン層２ａ〜４ａの形成工程、ライン間絶縁層２３
の形成工程、コイル導体パターン２〜４の上部導体パタ
ーン層２ｂ〜４ｂの形成工程及び層間絶縁層２５の形成
行程を所定回数繰り返すことによって、多層スパイラル
インダクタ６を得ることができる。
【００２８】［他の実施形態］本発明は、前記実施形態
に限定されるものではなく、本発明の要旨の範囲内で種
々に変更することができる。例えば、導体パターンは、
前記実施形態のように、コイル導体パターン１〜４の４
層に限られるものではなく、絶縁基板に１層のみ形成さ
れていてもよく、２層、３層もしくは５層以上形成され
ていてもよい。また、各層のコイル導体パターンは３層
以上で構成されていてもよい。また、導体パターンの形
状は、スパイラル状のほか、直線状や蛇行状のものであ
ってもよい。さらに、前記実施形態では、導体パターン
のアスペクト比を１以上としたが、アスペクト比が１よ
り小さい場合であってもよい。
に限定されるものではなく、本発明の要旨の範囲内で種
々に変更することができる。例えば、導体パターンは、
前記実施形態のように、コイル導体パターン１〜４の４
層に限られるものではなく、絶縁基板に１層のみ形成さ
れていてもよく、２層、３層もしくは５層以上形成され
ていてもよい。また、各層のコイル導体パターンは３層
以上で構成されていてもよい。また、導体パターンの形
状は、スパイラル状のほか、直線状や蛇行状のものであ
ってもよい。さらに、前記実施形態では、導体パターン
のアスペクト比を１以上としたが、アスペクト比が１よ
り小さい場合であってもよい。
【００２９】また、図１３に示すように、ライン間絶縁
層２３を形成する際、絶縁材料２２の厚みを下部導体パ
ターン層１ａ〜４ａの厚みより小さくなるまで絶縁材料
２２を洗い流し、下部導体パターン層１ａ〜４ａの上部
がライン間絶縁層２３の表面から突出するようにしても
よい。
層２３を形成する際、絶縁材料２２の厚みを下部導体パ
ターン層１ａ〜４ａの厚みより小さくなるまで絶縁材料
２２を洗い流し、下部導体パターン層１ａ〜４ａの上部
がライン間絶縁層２３の表面から突出するようにしても
よい。
【００３０】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、感光性導電材料からなる導体パターンが下
部導体パターン層とその上に積層された上部導体パター
ン層とからなり、アスペクト比が１以上となっているの
で、導体パターンの直流抵抗値を小さくできる。従っ
て、導体パターンをコイル導体パターンとすることによ
り、高いＱ値のインダクタが得られる。また、小型化の
ために、導体パターンの幅を狭くしても、導体パターン
の導体損の増加が抑えられ、小型化に伴うＱ値の低下も
抑えられる。
明によれば、感光性導電材料からなる導体パターンが下
部導体パターン層とその上に積層された上部導体パター
ン層とからなり、アスペクト比が１以上となっているの
で、導体パターンの直流抵抗値を小さくできる。従っ
て、導体パターンをコイル導体パターンとすることによ
り、高いＱ値のインダクタが得られる。また、小型化の
ために、導体パターンの幅を狭くしても、導体パターン
の導体損の増加が抑えられ、小型化に伴うＱ値の低下も
抑えられる。
【００３１】また、本発明によれば、導体パターンの下
部導体パターン層及び上部導体パターン層の単独の各形
成工程では、導電材料の深さ方向の解像限界以上の膜厚
を得ることができなくても、下部導体パターン層の上に
上部導体パターン層を形成することにより、高アスペク
ト比の導体パターンを有する電子部品を簡単に得ること
ができる。
部導体パターン層及び上部導体パターン層の単独の各形
成工程では、導電材料の深さ方向の解像限界以上の膜厚
を得ることができなくても、下部導体パターン層の上に
上部導体パターン層を形成することにより、高アスペク
ト比の導体パターンを有する電子部品を簡単に得ること
ができる。
【図１】本発明に係る電子部品の一例の構成を示す斜視
図。
図。
【図２】本発明に係る電子部品の製造方法の一実施形態
を示す断面図。
を示す断面図。
【図３】図２に続く製造工程を示す断面図。
【図４】図３に続く製造工程を示す断面図。
【図５】図４に続く製造工程を示す断面図。
【図６】図５に続く製造工程を示す断面図。
【図７】図６に続く製造工程を示す断面図。
【図８】図７に続く製造工程を示す断面図。
【図９】図８に続く製造工程を示す断面図。
【図１０】図９に続く製造工程を示す断面図。
【図１１】図１０に続く製造工程を示す断面図。
【図１２】図１１に続く製造工程を示す部分断面図。
【図１３】他の実施形態を示す断面図。
１〜４…コイル導体パターン ５…ビアホール ５ａ…ビアホール用の孔 ６…多層スパイラルインダクタ １１…セラミック基板 ２３…ライン間絶縁層 ２５…層間絶縁層 ３０，４０，５０…フォトマスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 天谷 圭司郎 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (72)発明者 爲澤 栄太 京都府長岡京市天神二丁目26番10号 株 式会社村田製作所内 (56)参考文献 特開 平２−123706（ＪＰ，Ａ) 特開 平８−316080（ＪＰ，Ａ) 特開 平８−339934（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01F 17/00 - 17/08 H01F 41/00 - 41/12
Claims (6)
- 【請求項１】 絶縁基板上に熱処理された少なくとも第
１及び第２の導体パターンがガラスを含む材料からなる
熱処理された層間絶縁層を介して積層されており、 第１及び第２の導体パターンは、 感光性導電材料からな
る下部導体パターン層と該下部導体パターン層の上に積
層された感光性導電材料からなる上部導体パターン層と
からなり、 下部導体パターン層は、厚みが該下部導体パターン層と
ほぼ等しい熱処理されたライン間絶縁層に埋設されてお
り、 上部導体パターン層は、厚みが該上部導体パターン層よ
りも大きい前記層間絶縁層に埋設されており、 下部導体パターン層と上部導体パターン層を合わせた 厚
みとパターン幅の比が１以上であること、 を特徴とする電子部品。 - 【請求項２】 前記導体パターンがコイル導体パターン
であることを特徴とする請求項１記載の電子部品。 - 【請求項３】 前記導体パターンがスパイラル形状を有
していることを特徴とする請求項１又は請求項２記載の
電子部品。 - 【請求項４】 絶縁基板上に下部導体パターン層と該下
部導体パターン層の上に積層された上部導体パターン層
とからなる導体パターンを備えた電子部品の製造方法で
あって、 前記絶縁基板上に前記下部導体パターン層を形成する工
程と、 前記下部導体パターン層を覆って前記絶縁基板上に絶縁
材料を膜状に付与した後、該絶縁材料を少なくとも前記
下部導体パターン層の上面が露出するまで除去してライ
ン間絶縁層を形成する工程と、 前記下部導体パターン層の上に前記上部導体パターン層
を形成する工程と、 を備えたことを特徴とする電子部品の製造方法。 - 【請求項５】 絶縁基板上に下部導体パターン層と該下
部導体パターン層の上に積層された上部導体パターン層
とからなる導体パターンを備えた電子部品の製造方法で
あって、 前記絶縁基板上に感光性導電材料を膜状に付与し、該感
光性導電材料をフォトマスクを通して露光し、現像して
前記下部導体パターン層を形成する工程と、 前記下部導体パターン層を覆って前記絶縁基板上に絶縁
材料を膜状に付与し、該絶縁材料を少なくとも前記下部
導体パターン層の上面が露出するまで除去してライン間
絶縁層を形成する工程と、 前記ライン間絶縁層及び前記下部導体パターン層の上に
感光性導電材料を膜状に付与し、該感光性導電材料を前
記フォトマスクを通して露光し、現像して前記下部導体
パターン層の上に前記上部導体パターン層を形成する工
程と、 を備えたことを特徴とする電子部品の製造方法。 - 【請求項６】 ライン間絶縁層及び導体パターンの上に
ビアホールを有する層間絶縁層を形成する工程、下部導
体パターン層を形成する工程、ライン間絶縁層を形成す
る工程及び上部導体パターン層を形成する工程を順次繰
り返すことを特徴とする請求項４又は請求項５記載の電
子部品の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20312498A JP3164068B2 (ja) | 1998-07-17 | 1998-07-17 | 電子部品及びその製造方法 |
| US09/350,038 US6555913B1 (en) | 1998-07-17 | 1999-07-08 | Electronic component having a coil conductor with photosensitive conductive paste |
| US10/269,588 US7160770B2 (en) | 1998-07-17 | 2002-10-12 | Method of manufacturing an electronic component including an inter-line insulating layer and a conductor pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20312498A JP3164068B2 (ja) | 1998-07-17 | 1998-07-17 | 電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000036413A JP2000036413A (ja) | 2000-02-02 |
| JP3164068B2 true JP3164068B2 (ja) | 2001-05-08 |
Family
ID=16468810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20312498A Expired - Lifetime JP3164068B2 (ja) | 1998-07-17 | 1998-07-17 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3164068B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474414A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 电感及其形成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3452028B2 (ja) | 2000-05-09 | 2003-09-29 | 株式会社村田製作所 | チップインダクタ及びその製造方法 |
| KR100481197B1 (ko) * | 2002-05-29 | 2005-04-13 | 전자부품연구원 | 내장형 세라믹 인덕터의 제조방법 |
| JP4191506B2 (ja) | 2003-02-21 | 2008-12-03 | Ｔｄｋ株式会社 | 高密度インダクタおよびその製造方法 |
| JP4151846B2 (ja) * | 2004-03-03 | 2008-09-17 | Ｔｄｋ株式会社 | 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法 |
| US7251466B2 (en) * | 2004-08-20 | 2007-07-31 | Xceive Corporation | Television receiver including an integrated band selection filter |
| JP5982653B2 (ja) * | 2012-06-20 | 2016-08-31 | アルプス・グリーンデバイス株式会社 | 磁気素子及びその製造方法 |
| CN104347259B (zh) * | 2013-07-23 | 2017-03-01 | 佳邦科技股份有限公司 | 改进的薄型功率电感制程 |
| JP6519561B2 (ja) * | 2016-09-23 | 2019-05-29 | 株式会社村田製作所 | インダクタ部品およびその製造方法 |
-
1998
- 1998-07-17 JP JP20312498A patent/JP3164068B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474414A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 电感及其形成方法 |
| CN103474414B (zh) * | 2012-06-06 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 电感及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000036413A (ja) | 2000-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555913B1 (en) | Electronic component having a coil conductor with photosensitive conductive paste | |
| JP3094993B2 (ja) | 電子部品の製造方法 | |
| TWI282261B (en) | Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board | |
| JP2003158015A (ja) | インダクタ部品およびそのインダクタンス値調整方法 | |
| JP3164068B2 (ja) | 電子部品及びその製造方法 | |
| JP2664408B2 (ja) | 混成集積回路の製造方法 | |
| JPH09232760A (ja) | 多層プリント配線板およびその製造方法 | |
| KR0151065B1 (ko) | 회로기판 및 그 제조방법 | |
| JP2000232019A (ja) | インダクタ、およびインダクタの製造方法 | |
| JP4311157B2 (ja) | 半導体装置用基板の製造方法 | |
| JPH09260560A (ja) | リードフレーム及びその製造方法 | |
| JP2002185138A (ja) | 多層配線基板の製造方法 | |
| JP2003059725A (ja) | Ｌｒ複合部品 | |
| US20220386473A1 (en) | Method of manufacturing printed circuit board | |
| JPH0945570A (ja) | 電子部品およびその製造方法 | |
| JP2003330161A (ja) | 電子部品の製造方法およびその製造方法を用いた電子部品 | |
| JP4577479B2 (ja) | 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート | |
| JPH1079561A (ja) | 配線基板および配線基板の形成方法 | |
| JPH05323574A (ja) | 露光マスクとその露光マスクによって製造される多層基板 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JPH11121264A (ja) | チップ型ｌｃフィルタの製造方法 | |
| JPH08288102A (ja) | 電子部品とその製造方法 | |
| JP2002141224A (ja) | コイル部品とその製造方法 | |
| KR950000293B1 (ko) | 인쇄 배선판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |