KR0151065B1 - 회로기판 및 그 제조방법 - Google Patents

회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR0151065B1
KR0151065B1 KR1019950017603A KR19950017603A KR0151065B1 KR 0151065 B1 KR0151065 B1 KR 0151065B1 KR 1019950017603 A KR1019950017603 A KR 1019950017603A KR 19950017603 A KR19950017603 A KR 19950017603A KR 0151065 B1 KR0151065 B1 KR 0151065B1
Authority
KR
South Korea
Prior art keywords
circuit board
insulating material
photosensitive insulating
conductive ink
margin
Prior art date
Application number
KR1019950017603A
Other languages
English (en)
Other versions
KR970004980A (ko
Inventor
서원식
류재철
류욱열
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019950017603A priority Critical patent/KR0151065B1/ko
Priority to JP8147960A priority patent/JPH0983096A/ja
Priority to CN96100273A priority patent/CN1139369A/zh
Priority to DE19620203A priority patent/DE19620203A1/de
Publication of KR970004980A publication Critical patent/KR970004980A/ko
Application granted granted Critical
Publication of KR0151065B1 publication Critical patent/KR0151065B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Abstract

단층 또는 다층 회로기판 및 그 제조방법이 개시되어 있다.
이 회로기판은 기판과, 이 기판상 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 감광성 절연물질과, 이 감광성 절연물질의 여백 내부에 도포 및 경화되어 형성된 전도성 잉크를 구비한 것을 특징으로 한다. 또한, 전도성 잉크가 여백내부에 도포된 감광성 절연물질이 다수 적층되어 다층 회로기판을 구성할 수 있다. 또한, 단층 또는 다층 회로기판 제조방법은 기판상에 감광성 절연물질을 도포하고, 소정패턴을 가지는 포토마스크를 위치시키고, 노광및 현상을 통하여 감광성 절연물질에 소정 형상의 여백을 마련하고, 이 여백에 전도성 잉크를 프린트한후 경화시켜 단층의 회로기판을 완성하고, 그 상부에 다른 감광성 절연물질 도포, 패턴형성 및 전도성 잉크 프린트 공정을 반복 수행하여 다층회로기판을 제조하는 방법이다.

Description

회로기판 및 그 제조방법
제1도는 종래의 전기 주조법에 의한 회로기판 제조방법을 나타낸 단계도.
제2도는 본 발명에 따른 회로기판 제조방법을 나타낸 단계도.
제3도는 제2도에 따른 회로기판의 측단면도.
제4도는 본 발명에 따른 다층 회로기판 제조방법을 나타낸 단계도.
제5도는 제4도에 따른 다층 회로기판의 측단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 23,33,33′ : 감광성 절연물질
24,34 : 포토마스크 25,35,35′ : 전도성 잉크
27,37 : 산화방지막
본 발명은 회로기판 및 그 제조방법에 관한 것으로, 상세하게는 전도성 잉크를 프린팅하여 제조된 단층 또는 다층의 회로기판 및 그 제조방법에 관한 것이다.
고집적화에 따른 추세에 맞추어 소형의 기판상에 다수의 소자를 집적할 수 있는 반도체 패키지용 회로기판에 관한 연구가 활발히 진행중에 있다.
일반적으로 회로기판의 미세 패턴을 제조하기 위하여 식각공정, 전기 주조법(electro-forming)등이 이용된다. 제1도는 종래의 전기 주조법에 의한 회로기판의 제조방법을 설명하기 위한 공정단계를 나타낸 도면이다.
이 도면을 참조하여 종래의 회로기판 및 그 제조방법을 언급하고, 문제점을 설명하면 다음과 같다.
미세 패턴이 형성된 금속 기판(11)을 준비한다. 상기 금속 기판(11)상에 감광성 드라이필름(13)을 코팅한다. 상기 드라이필름(13)을 원하는 형상으로 만들기 위하여 상기 드라이필름(13) 상에 소정 형태로 설계된 마스크패턴(15)을 위치시킨후 노광한다. 이때 마스크패턴(15)은 설계부분에 따라 노광시 빛의 투과여부를 결정하며, 빛이 투과되어 상기 드라이필름(13) 상에 도달한 경우 드라이필름(13)에 이미지가 형성되고, 상기 마스크패턴(15)에 의하여 빛이 차단된 하부의 드라이필름(13)에는 이미지가 형성되지 않는다. 이와 같이 노광공정을 통하여 상기 드라이필름(13) 상에 선택적으로 이미지를 형성한후 현상한다. 이 현상을 통하여 상기 드라이필름(13) 상의 이미지가 형성된 부분(17)이 제거된다. 이를 도금조에 넣은후 언급한 전기 주조법을 통하여 전기도금한다. 이 전기 주조법을 통하여 상기 제거된 부분(17)에 금속층(19)이 된다. 상기 드라이필름(13)을 제거하면 기판(11) 상에 전기 주조법으로 형성된 금속층(19)이 남게되며, 그 주변에 댐(dam)이 형성된다. 이후, 금속 기판(11)을 상기 전기 주조법으로 형성된 금속층(19)과 분리시킨 후 상기 금속층(19)을 사용할 수 있다. 이와 같이 제조된 미세 패턴의 금속층은 식각공정을 통하여 제조하기 어려운 정밀부품 및 모터의 엔코더, 면도기의 망등으로 사용되고 있다.
그러나, 언급한 전기 주조법에 의한 미세 패턴을 가지는 금속층의 형성은 기판과 그 상부에 형성되는 금속층이 상호 전기적으로 도통되어야만 가능하므로 고도의 제조 기술이 요구되어, 복잡한 조립공수와 더불어 원가상승의 요인이 되었다.
따라서, 본 발명은 언급한 바와 같은 점들을 감안하여 안출된 것으로, 각 층에 전도성잉크를 도포하여 제작된 단층 또는 다층 회로기판을 제공하는데 제1목적이 있다.
또한, 본 발명은 회로기판의 제조 공정을 단순화하여 조립공수의 절감 및 제작경비를 절감할 수 있도록 된 단층 또는 다층 회로기판 제조방법을 제공하는데 제2목적이 있다.
상기 제1목적을 달성하기 위하여 본 발명에 따른 회로기판은, 기판과, 이 기판상 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 감광성 절연물질과, 이 감광성 절연물질의 여백 내부에 도포 및 경화되어 전도성 잉크가 구비된 것을 특징으로 한다.
또한, 상기 전도성 잉크가 여백 내부에 도포된 감광성 절연물질이 다수 적층되어 다층회로기판을 제공할 수 있다.
상기 제2목적을 달성하기 위하여 본 발명에 따른 회로기판 제조방법은, 기판상에 감광성 절연물질을 도포하는 제1단계; 상기 감광성 절연물질의 상부에 소정 패턴이 형성된 포토마스크를 위치시킨후 상기 감광성 절연물질에 상기 포토마스크의 패턴이 형성되도록 노광하는 제2단계; 상기 패턴이 형성된 감광성 절연물질을 현상하여 감광된 부분을 제거하여 여백을 형성하는 제3단계; 제거된 여백에 전기 전도성 잉크를 도포하는 제4단계;를 통하여 회로기판을 형성하는 것을 특징으로 한다.
또한, 제1단계에서 제4단계의 공정단계를 통하여 제조된 한층의 회로기판상에 상기 제1단계에서 제4단계의 공정 단계를 순서대로 반복하여 다층의 회로기판을 제조할 수 있도록 된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다.
제2도는 본 발명에 따른 회로기판 제조방법을 나타낸 단계이다. 기판을 준비하고, 이 기판상에 감광성 절연물질을 도포하는 제1단계공정을 수행한다.
제2단계 공정은 상기 감광성 절연물질(23)의 상부에 소정 패턴이 형성된 포토마스크(24)를 위치시킨후 상기 감광성 절연물질(23)에 상기 포토마스크(24)의 패턴이 형성되도록 노광하는 공정이다. 상기 포토마스크(24)는 형성된 패턴에 따라 외부에서 조사되는 광 예를 들면 자외선 광을 투과 하거나 흡수한다. 상기 광이 투과하는 포토마스크(24)하부의 감광성 절연물질(23)은 감광되고, 광이 투과하지 못하는 포토마스크(24) 하부의 감광성 절연물질(23)은 최초의 상태를 유지하여 감광성 절연물질(23)에 패턴이 형성된다.
제3단계의 공정은 현상공정으로 포토마스크(24)와, 감광성 절연물질(23)의 감광된 부분을 제거하여 여백(26)을 마련한다.
제4단계는 제3단계에서 마련된 여백(26)에 전도성 잉크(25)를 프린팅하는 공정을 수행한다. 언급한 바와 같이 제1단계에서 제4단계의 공정을 통하여 단층의 인쇄회로를 설계할 수 있으며, 이와 같은 공정을 상기 기판의 앞면과 뒷면의 단계적으로 실시하여 양면의 인쇄회로기판의 설계가 가능하다.
또한, 제4단계 공정을 통하여 프린트되고 경화된 전도성 잉크(25)가 산화되는 것을 방지하도록 공기와 차단하는 산화방지막(27)을 코팅하는 공정을 더 행할 수 있다.
제3도는 제2도에 따른 제조방법을 통하여 제조된 단층 회로기판의 일 실시예를 나타낸 측 단면도이다.
이 회로기판은 도시된 바와 같이 기판(21)과, 이 기판(21) 상에 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 감광성 절연물질(23)과, 이 감광성 절연물질 각각의 여백 내부에 도포 및 경화되어 형성된 전도성 잉크(25)를 구비한다.
상기 기판(21)은 전기 주조법에 사용되는 기판이 금속기판으로 한정되는 것과는 달리 전도성 여부와 무관하게 금속, 세라믹, 절연물질등 다양하게 사용할 수 있다. 상기 감광성 절연물질(23)은 후술하는 전도성 잉크(25)가 프린팅 될 때 전도성 잉크(25)들 사이를 절연시킬 수 있도록 된 글래스 전이온도(Tg)가 200℃이상인 물질이며, 외부에서 빛을 쪼이면 감광되는 포토레지스터층이다. 상기 전도성 잉크(25)는 미세 금속분말과, 중합 반응물질과, 용매로 구성되어 있으며, 프린팅 공정후 여백 사이에서 경화될 수 있도록 한차례 또는 수차례 가열 경화시킨다. 이 전도성 잉크는 미합중국 토라나가(Toranaga)사에서 개발된 오멧(Ormet)2005 등을 이용할 수 있다. 상기 전도성 잉크(25)에 포함된 금속분말로 주로 구리(Cu)가 사용되는데 이와 같은 금속분말들은 공기중에서 휩게 산화된다. 이를 방지할 수 있도록 전도성 잉크의 상부에 산화방지막(27)을 더 구비할 수 있다. 이 산화방지막(27)은 상기 금속분말과 공기와의 접촉을 차단하는 물질층으로 공기중에서 산화되지 않는 재질이면 된다.
제4도는 다층 회로기판 제조방법을 단계별로 나타낸 도면이다.
이 다층 회로기판은 제2도를 통하여 언급한 바와 같이 제1단계 공정에서 제4단계의 공정을 반복하여 실시하므로써 제조될 수 있다. 그 공정 단계를 구체적으로 살펴보면 다음과 같다.
제1단계 공저으로 기판(31) 상에 감광성 절연물질(33)을 도포한다.
제2단계 공정은 상기 감광성 절연물질(33)의 상부에 소정 패턴이 형성된 포토마스크(34)를 위치시킨후 상기 감광성 절연물질(33)에 상기 포토마스크(34)의 패턴이 형성되도록 노광하는 공정이다. 상기 포토마스크(34)는 형성된 패턴에 따라 외부에서 조사되는 광 예를 들면 자외선 광을 투과 하거나 흡수한다. 상기 광이 투과하는 포토마스크(34) 하부의 감광성 절연물질(33)은 감광되고, 광이 투과하지 못하는 포토마스크(34) 하부의 감광성 절연물질(33)은 최초의 상태를 유지하여 감광성 절연물질(33)에 패턴이 형성된다.
제3단계의 공정은 현상공정으로 포토마스크(34)와, 감광성절연물질(33)의 감광된 부분을 제거하여 여백(36)을 마련한다.
제4단계는 제3단계에서 마련된 여백(36)에 전도성 잉크(35)를 프린팅하는 공정을 수행한다.
언급한 제1단계에서 제4단계의 공정을 통하여 소정 패턴이 형성된 단층의 인쇄회로기판에 전기적으로 절연되도록 하며, 상기 제4단계의 공정을 통하여 프린트된 전도성 잉크(35)의 산화를 방지하도록 제1단계와 마찬가지로 감광성 절연물질(33′)을 도포하는 제6단계의 공정을 실시한다. 제6단계에서 도포된 감광성 절연물질(33′)의 상부에 소정패턴이 형성된 포토마스크를 위치시킨후 노광 및 현상을 통하여 여백 (36′)을 형성하여, 이 여백(36′)에 전도성 잉크(35′)가 프린트될 수 있도록 제7단계의 공정을 수행한다. 상기 여백에 전도성 잉크를 프린트하여 이층의 인쇄회로 기판을 설계한다. 이와 같이 이층구조로 인쇄회로로 기판을 설계하는 경우, 기판에 직접 형성된 일 인쇄회로기판의 전기접속은 노광시 감광성 절연물질에 형성되는 여백의 일부가 관통하도록 마련하고, 이 관통된 부분에 전도성 잉크를 프린트함으로써 가능하다.
이상에서와 같은 공정을 통하여 상기 이층구조의 인쇄회로기판 상부에 또 다른 하나 또는 그 이상의 인쇄회로기판을 적층 설계할 수 있다.
또한, 노출된 기판의 상부면에서 프린트되고 경화된 전도성잉크(35,35′)가 산화되는 것을 방지하도록 공기와 차단하는 산화방지막을 코팅하는 공정을 더 행할 수 있다.
제5도는 제4도에 따른 공정을 통하여 제조된 다층 회로기판을 나타낸 측단면도이다.
다층 회로기판은 도시한 바와 같이 기판(31)과, 이 기판(31) 상에 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 다수의 감광성 절연물질(33)과, 이 감광성 절연물질 각각의 여백 내부에 도포 및
경화되어 혀엉된 전도성 잉크(35)를 구비한다.
상기 기판(31)은 전기 주조법에 사용되는 기판이 금속기판으로 한정되는 것과는 달리 전도성 여부와 무관하게 금속, 세라믹, 절연물질등 다양하게 사용할 수 있다. 상기 감광성 절연물질(33)은 후술하는 전도성 잉크(35)가 프린팅 될 때 전도성 잉크(33)들 사이를 절연시킬 수 있도록 된 글래스 전이온도(Tg)가 200℃이상인 물질이며, 외부에서 빛을 쪼이면 감광되는 포토레지스터층이다. 상기 전도성 잉크(25)는 미세 금속분말과, 중합 반응물질과, 용매로 구성되어 있으며, 프린팅 공정후 여백 사이에서 경화될 수 있도록 한차례 또는 수차례 가열 경화시킨다. 이 전도성 잉크는 미합중국 토라나가(Toranaga)사에서 개발된 오멧(Ormet)2005 등을 이용할 수 있다.
상기 다수의 감광성 절연물질 상호간의 전기전달을 위하여 도면에 부분확대하여 나타낸 바와 같이 노광에 의해 형성된 여백을 관통하도록 형성한다.
전도성 잉크(35)에 포함된 금속분말로 주로 구리(Cu)가 사용되는데 이와 같은 금속분말들은 공기중에서 쉽게 산화된다. 이를 방지할 수 있도록 전도성 잉크가 도포되어 형성된 다층의 감광성 절연물질중 경화된 전도성 잉크가 외부로 노출되는 부분의 상부에 산화방지(37)을 더 구비할 수 있다. 이 산화방지막(37)은 상기 전도성 잉크의 금속분말과 공기와의 접촉을 방지할 수 있는 물질층으로 공기중에서 산화되지 않는 재질이면 족하다.
이와 같이 전도성잉크를 프린트하여 제조된 단층 또는 다층 회로기판은 전기소자 실장용 기판으로 쓰이며, 구조의 단순화와, 기판이 금속기판으로 한정되지 않으므로 저비용화 및 신뢰성 향상을 기할 수 있는 등 매우 유용한 발명이다. 특히, 다층 회로기판은 점유 공간의 감소와, 실장능력의 향상에 기여할 수 있다.
또한, 단층 또는 다층 회로기판 제조방법은 화학적 처리공정을 포함하지 않으므로 원가를 절감할 수 있고, 제조단계를 간략화하여 조립공수를 줄일 수 있는 등 매우 유용한 발명이다.

Claims (9)

  1. 기판과, 이 기판상 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 감광성 절연물질과, 이 감광성 절연물질의 여백 내부에 도포 및 경화되어 형성된 전도성 잉크가 구비된 것을 특징으로 하는 단층 회로기판.
  2. 제1항에 있어서, 상기 전도성 잉크는 전기전달 및 프린트 된후 쉽게 경화될 수 있도록 미세 금속분말과, 중합 반응물질과, 용매를 포함하는 것을 특징으로 하는 단층 회로기판.
  3. 제1항에 있어서, 상기 전도성 잉크가 공기와 접촉되어 산화되는 것을 방지할 수 있도록 상기 감광성 절연물질중 경화된 전도성 잉크가 외부로 노출되는 부분의 상부에 산화방지막이 더 구비된 것을 특징으로 하는 단층 회로기판.
  4. 기판상에 감광성 절연물질을 도포하는 제1단계; 상기 감광성 절연물질의 상부에 소정 패턴이 형성된 포토마스크를 위치시킨후 상기 감광성 절연물질에 상기 포토마스크의 패턴이 형성되도록 노광하는 제2단계; 상기 패턴이 형성된 감광성 절연물질을 현상하여 감광된 부분을 제거하여 여백을 형성하는 제3단계; 제거된 여백에 전기 전도성 잉크를 도포하고, 경화시키는 제4단계;를 통하여 단층의 회로기판을 제조할 수 있도록 된 것을 특징하는 단층 회로기판 제조방법.
  5. 제4항에 있어서, 제4단계의 공정을 통하여 형성된 전도성 잉크의 산화를 방지하도록 상기 절연성 감광물질에 산화방지막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 단층 회로기판 제조방법.
  6. 기판과, 이 기판상 도포되고 소정 패턴을 가지는 포토마스크를 위치시켜 형성된 소정 패턴의 여백을 가지는 감광성 절연물질과, 이 감광성 절연물질의 여백 내부에 도포 및 경화되어 형성된 전도성 잉크를 구비하고, 상기 전도성 잉크가 여백 내부에 감광성 절연물질이 다수 적층된 것을 특징으로 하는 다층 회로기판.
  7. 제6항에 있어서, 상기 전도성 잉크는 전기전달 및 프린트 된후 쉽게 경화될 수 있도록 미세 금속분말과, 중합 반응물질과, 용매를 포함하는 것을 특징으로 하는 다층 회로기판.
  8. 기판상에 감광성 절연물질을 도포하는 제1단계; 상기 감광성 절연물질의 상부에 소정 패턴이 형성된 포토마스크를 위치시킨후 상기 감광성 절연물질에 상기 포토마스크의 패턴이 형성되도록 노광하는 제2단계; 상기 패턴이 형성된 감광성 절연물질을 현상하여 감광된 부분을 제거하여 여백을 형성하는 제3단계; 제거된 여백에 전기 전도성 잉크를 도포하고, 경화시키는 제4단계;를 통하여 한층의 회로기판을 형성하고, 상기 한층의 회로기판상의 상기 제1단계에서 제4단계의 공정 단계를 순서대로 반복하여 다층의 회로기판을 제조할 수 있도록 된 것을 특징으로 하는 다층 회로기판 제조방법.
  9. 제8항에 있어서, 도포된 전도성 잉크의 산화를 방지하도록 상기 다층의 절연성 감광물질층의 상부에 산화방지막을 코팅하는 단계를 더 포함하는 것을 특징으로 하는 다층 회로기판 제조방법.
KR1019950017603A 1995-06-26 1995-06-26 회로기판 및 그 제조방법 KR0151065B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950017603A KR0151065B1 (ko) 1995-06-26 1995-06-26 회로기판 및 그 제조방법
JP8147960A JPH0983096A (ja) 1995-06-26 1996-05-16 回路基板及びその製造方法
CN96100273A CN1139369A (zh) 1995-06-26 1996-05-20 电路板及其制备方法
DE19620203A DE19620203A1 (de) 1995-06-26 1996-05-20 Leiterplatte und Verfahren zu ihrer Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017603A KR0151065B1 (ko) 1995-06-26 1995-06-26 회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970004980A KR970004980A (ko) 1997-01-29
KR0151065B1 true KR0151065B1 (ko) 1998-12-15

Family

ID=19418408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017603A KR0151065B1 (ko) 1995-06-26 1995-06-26 회로기판 및 그 제조방법

Country Status (4)

Country Link
JP (1) JPH0983096A (ko)
KR (1) KR0151065B1 (ko)
CN (1) CN1139369A (ko)
DE (1) DE19620203A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7160583B2 (en) * 2004-12-03 2007-01-09 3M Innovative Properties Company Microfabrication using patterned topography and self-assembled monolayers
CN103197793B (zh) * 2013-02-06 2016-08-03 南昌欧菲光科技有限公司 微结构导电图案成型方法及系统
CN103379747B (zh) * 2013-06-25 2016-08-10 复旦大学 一种加成制备高粘附力高导电性线路的方法
CN110739267A (zh) * 2019-09-12 2020-01-31 西北工业大学 基于印刷与光刻结合方式的高精度柔性微电路加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180190A (ja) * 1984-02-27 1985-09-13 日本電気株式会社 厚膜回路基板の製造方法
JPH04146684A (ja) * 1990-10-08 1992-05-20 Matsushita Electric Ind Co Ltd 回路基板およびその作製方法
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JPH0722732A (ja) * 1993-06-30 1995-01-24 Sumitomo Metal Ind Ltd 微細配線の形成方法

Also Published As

Publication number Publication date
DE19620203A1 (de) 1997-01-02
JPH0983096A (ja) 1997-03-28
CN1139369A (zh) 1997-01-01
KR970004980A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
KR0155877B1 (ko) 다층 회로기판 및 그 제조방법
EP0459665B1 (en) Manufacturing method for a multilayer wiring board
US4211603A (en) Multilayer circuit board construction and method
US7293356B2 (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US4336320A (en) Process for dielectric stenciled microcircuits
EP0450381B1 (en) Multilayer interconnection structure
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
EP0373356A1 (en) Circuit board
EP0147566B1 (en) Method of forming contacts for flexible module carriers
KR0151065B1 (ko) 회로기판 및 그 제조방법
JP3164068B2 (ja) 電子部品及びその製造方法
JPH09312471A (ja) 多層配線板及びその製造方法
KR20070001110A (ko) 패턴화된 회로 및 그 제조 방법
KR20130031592A (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
WO1988005252A1 (en) Method for the manufacture of multilayer printed circuit boards
US6210746B1 (en) Method of fabricating a solder resist mask
JPS6337694A (ja) 回路基板の製造方法
JPS58134497A (ja) 印刷配線板の製造方法及び印刷配線板
KR100462835B1 (ko) 금속 범프를 이용한 인쇄 회로 기판 제조 방법
KR100630913B1 (ko) 인쇄회로기판의 제조방법
US6274291B1 (en) Method of reducing defects in I/C card and resulting card
JPH0241188B2 (ja) Insatsuhaisenbannoseizohohooyobiinsatsuhaisenban
KR100302631B1 (ko) 다층 인쇄회로기판 제조방법
US20220386473A1 (en) Method of manufacturing printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110524

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee