CN1139369A - 电路板及其制备方法 - Google Patents

电路板及其制备方法 Download PDF

Info

Publication number
CN1139369A
CN1139369A CN96100273A CN96100273A CN1139369A CN 1139369 A CN1139369 A CN 1139369A CN 96100273 A CN96100273 A CN 96100273A CN 96100273 A CN96100273 A CN 96100273A CN 1139369 A CN1139369 A CN 1139369A
Authority
CN
China
Prior art keywords
sensitization
separator
conductive ink
circuit board
ink layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96100273A
Other languages
English (en)
Inventor
徐垣植
柳在哲
柳旭烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanwha Aerospace Co Ltd
Original Assignee
Samsung Aerospace Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Aerospace Industries Ltd filed Critical Samsung Aerospace Industries Ltd
Publication of CN1139369A publication Critical patent/CN1139369A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

一种单层或多层电路板，包括一个基板，一个在基板上具有一个预定图案的许多槽沟的感光隔离层，以及在感光隔离层的槽沟中形成的一导电墨层。通过将这些各自具有槽沟(在其中形成导电墨层)的多个感光隔离层堆叠，可以构造多层电路板。

Description

电路板及其制备方法
本发明涉及一种电路板及其制备方法。
更小的半导体部件的日益增加的器件集成度，导致在一块(印刷)电路板上形成精细线条的图案。通常，这些精细图案是由电成型方法形成的。以下将参照图1叙述利用一种电成型方法的一种常规电路板制备方法。
根据该常规电路板制备方法，准备一块在其上形成精细图案的金属基板11(步骤100)。在金属基板11上覆盖一层感光干膜13(步骤110)。为了在干膜13上形成一个图案，在干膜13上放置一个具有与干膜13的图案相配的预定图案的掩模15，并且干膜13通过掩模15曝光(步骤120)。这里，光线根据掩模15的图案被透射或者被挡住，并在干膜13上相应于掩模15的图案部分17，光线通过该部分透射而形成一个图像(图案)(步骤130)。在干膜13上形成图像之后，去掉掩模15且将干膜13显影(步骤140)。
通过显影，干膜13的部分17被去除。然后，将干膜13浸入电镀槽中用电成型方法电镀。通过过该电成型方法，在干膜13的部分17中形成一个金属层19(步骤150)。然后去除干膜13，从而仅仅用电成型方法在基板11上形成的金属层19留下来，并在金属层19周围形成一个围堰20(步骤160)。此后，将金属层19与金属基板11分开。
利用上述步骤制备的具有精细图案的金属层19，用于不易采用一般腐蚀法制造的精密部件。然而，上述电成型方法具有这样的缺点，即基板与在基板上形成的金属层必须电连接，使制造过程复杂并需要高尖端的制造技术。
本发明克服了已有技术的难题和缺点。为实现根据本发明意图的目的，正如在本文中所体现和大略叙述的，本发明的电路板包括；一个基板；一个在基板上的感光隔离层，具有预定图案的多条槽沟；以及一个在感光隔离层的槽沟中的导电墨层。
根据本发明的另一方面，本发明包括如下步骤：在基板上形成一个感光隔离层；通过具有一个预定图案的光掩模对该感光隔离层曝光。在该感光隔离层上形成图案。将具有图案的感光隔离层显影，在其中形成许多槽沟；以及用导电墨填充槽沟而在其中形成导电墨层。
根据本发明的又一方面，一种电路板包括：一个基板；许多感光隔离层相互堆叠布置在基板上，每层都有许多预定图案的槽沟；以及在感光隔离层的槽沟中的导电墨层。
根据本发明的再又一方面，制备一种电路板的方法包括下列步骤：(a)在一个基板上形成一个感光隔离层；(b)通过具有预定图案的光掩模将该感光隔离层进行曝光，在该感光隔离层上形成图案；(c)将具有图案的感光隔离层显影，在其中形成许多槽沟；(d)用导电墨填充槽沟，在其中形成导电墨层，以及(e)重复步骤(a)至(d)至少一次，以在电路析筑成一个多层结构。
参照下列附图，通过详述其优选实施例，本发明的上述目的和优点将会更清楚。
图1是一个简图，示出利用一种电成型方法的一种常规电路权制备方法；
图2是一个简图，示出根据本发明的一个实施例制备单层电路板的一种方法；
图3是由图2的方法制备的单层电路板；
图4是一个简图，示出根据本发明的另一实施例制备多层电路板的一种方法；
图5是由图4的方法制备的多层电路板。
参照图2，将叙述根据本发明的一个实施例，制备单层电路板的一种方法。准备一块基板21，而且在基板21上淀积感光隔离材料，以形成一个感光隔离层23(步骤200)。然后，一个具有预定图案的光掩膜24被放置在感光隔离层23上面，然后最好用紫外线28将该感光隔离层曝光，以在其上形成相应于光掩膜24的图案的一个图像(步骤210)。光掩模24上的图案控制紫外线28按照该图案透射或被挡住。
结果，通过光掩模24上面图案的“开放”区域而接收透射光的感光隔离层23的部分被感光，而相应于光掩模24上面图案的“阻挡”区域的感光隔离层23的剩余部分没有感光，因此，在感光隔离层23上面形成一个相应于光掩模24的图案的图像模型。
然后，去除光施模24，并进行一个显影过程，从中去除感光隔离层23的感光部分，形成多个槽沟26(步骤220)。导电墨最好被(加网)漏印入槽沟26并硬化形成一个导电墨层(步骤230)。在印刷之后，印刷导电墨被加热而在槽沟中硬化。
如上所述，在电路板的一面形了单层图案。此外，依次或同时在板的前和后两面上进行同样的工艺步骤，以产生双面电路板。接着，为了防止在步骤230中形成的导电墨层25的氧化，再在导电墨层25上形成一个防氧化层27，从而防止空气进入其中(步骤240)。
图3示出了用如上所述图2的方法制备的单层电路板。该电路板包括基板21；感光隔离层23，该感光隔离层23具有相应于光掩模24的图案的一个预定图案的许多槽沟；以及导电墨层25，该墨层25是通过印刷法将导电墨漏印到感光隔离层23的槽沟中并硬化而形成的。
与仅仅只能用金属基板的常规电成型方法不同的是，如此处根据本发明所体现的，基板21可以是由包括金属、陶瓷和绝缘材料在内的各种材料形成的，而不管它们的导电性怎么样。感光隔离层23最好是由具有200℃以上的玻璃临界温度的材料制成，在导电墨被印刷时用于隔离导电墨区，并且感光隔离层23包括一个能因接受照射而敏化的感光层。
导电墨最好由一种诸如Cu-Pb-Sn和Ag-Pb-Sn的细金属粉末，一种诸如酐复合物例如六氟异丙基对苯二甲酸酐的聚合反应剂，以及诸如丁酮和丙酮的溶剂组成。最好是用一种Ormef2005导电墨(由美国Toranaga制造)。铜(Cu)最好是被用作包含在导电墨之中的金属粉末，不过暴露于空气时铜会氧化。因此，为了防止氧化，最好在导电墨层25上形成一个防氧化层27。防止金属粉末与空气直接接触的防氧化层27最好是由不被空气氧化的材料制成。KA系列(由科龙公司制造)的KA1320最好被用作防氧化层27。
图4是一个简图，示出了根据本发明另一实施例的一种多层电路板制备方法。原则上，多层电路板是通过重复图2中所示工艺步骤而制备的。例如，图4中工艺步骤400至430相应于图2中工艺步骤200至230，因此，这里不重复这些步骤的叙述。
参照图4，在通过步骤400至430形成的单层印刷电路板上淀积一层感光隔离材料(步骤440)，以形成一个感光隔离层23’，防止在步骤430被印刷并用作隔离层的导电墨氧化。具有一个预定图案的光掩模(未示出)，被放置在感光隔离层23’上。然后，最好是用紫外线将感光隔离层23’曝光并显影形成许多槽沟26’(步骤450)。曝光和显影工艺与上述步骤210和220一样，因而此处不详细叙述这些步骤也不重复这些附图。
导电墨被印入槽沟26’，并在其中硬化，从而产生一个双层电路板(步骤460)。当形成双层电路板时，导电墨层25和25’通过各自印入感光隔离层23和23’的槽沟26和26’中的空穴相连，从而使电路板的两层电连接。同样地，通过重复上述关于双层电路板的工艺步骤，可以制备具有多于两层的电路板(步骤470)。
再者，参照图5，可以用图2中步骤240相同的方式提供一个防氧化层27，防止导电墨层25”氧化。图5示出了用图4的方法制备的一个多层电路板。该多层电路板包括：基板21，积在基板上的多个感光隔离层23，23’和23”，每层具有一个预定图案的许多槽沟，以及许多导电墨层25，25’和25”，被分别印在感光隔离层23，23’和23”的槽沟中并硬化。
如图5中放大部分所示，通过感光隔离层23，23’和23”的槽沟，部分地连接导电墨层25，25’和25”，从而使得分别在感光隔离层23，23’和23”上形成的导电墨层25，25’和25”分别电连接。象图3中单层电路板一样，多层电路板还可包括防氧化层27，防止导电墨层25，25’和25”氧化。
因为本发明的上述单层和/或多层电路板使用了导电墨，所以由于其简单结构而提高了制造生产率。再者，由于基板材料不限于金属，可以使用更广范围的材料。另外，多层电路板增加了空间利用，从而增加了芯片安装容量。另外，本发明制备电路板的方法，不涉及电成型之类的化学工艺，使得工艺简化，因此降低了制备成本。
通过研究此处公布的本发明的详细说明和实例，对本领域熟练人员来讲，本发明的其它实施例将是显而易见的。就是说，详细说明和实例仅仅被作为是例证性的，本发发明的真正范围和精神由以下权利要求所指出。

Claims (10)

1.一种电路板，包括
一个基板；
一个在所述基板上的感光隔离层，具有一个预定图案的许多槽沟；以及
一个在所述感光隔离层的槽沟中的导电墨层。
2.权利要求1的电路板，其中所述导电墨层包括一种或多种精细金属粉末聚合反应剂以及溶剂。
3.权利要求1的电路板，还包括在所述导电墨层上的一个防氧化层，防止其氧化。
4.一种制备电路板的方法，包括以下步骤：
在一个基板上形成一个感光隔离层；
通过具有一个预定图案的光掩模将所述感光隔离层进行曝光，在所述感光隔离层上形成所述图案；
将具有所述图案的所述感光隔离层显影，在其中形成许多槽沟；以及
用一种导电墨填充所述槽沟，在其中形成一个导电墨层。
5.根据权利要求4的方法，还包括在所述导电墨层之上形成一个防氧化层，防止其氧化。
6.一种电路板，包括：
一个基板；
多个感光隔离层，相互堆叠布置在所述基板上，每层具有一个预定图案的许多槽沟；以及
在所述感光隔离层的槽沟之中的导电墨层。
7.权利要求6的电路板，其中所述导电墨层包括一种或多种精细金属粉末聚合反应剂和溶剂。
8.权利要求6的电路板，还包括一个在所述导电墨层上的防氧化层，防止其氧化。
9.一种制备电路板的方法，包括下列步骤：
(a)在一个基板上形成一个感光隔离层；
(b)通过具有一个预定图案的光掩模将所述感光隔离层曝光，在所述感光隔离层上形成所述图案；
(c)将具有所述图案的所述感光隔离层显影，在其中形成许多槽沟；
(d)用一种导电墨填充所述槽沟，在其中形成一个导电墨层；以及
(e)重复所述步骤(a)至(d)至少一次，在电路板上筑成一个多层结构。
10.权利要求9的方法，还包括在所述导电墨层上的防氧化层，防止其氧化。
CN96100273A 1995-06-26 1996-05-20 电路板及其制备方法 Pending CN1139369A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950017603A KR0151065B1 (ko) 1995-06-26 1995-06-26 회로기판 및 그 제조방법
KR17603/95 1995-06-26

Publications (1)

Publication Number Publication Date
CN1139369A true CN1139369A (zh) 1997-01-01

Family

ID=19418408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96100273A Pending CN1139369A (zh) 1995-06-26 1996-05-20 电路板及其制备方法

Country Status (4)

Country Link
JP (1) JPH0983096A (zh)
KR (1) KR0151065B1 (zh)
CN (1) CN1139369A (zh)
DE (1) DE19620203A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101094936B (zh) * 2004-12-03 2010-09-08 3M创新有限公司 使用有图案的形貌和自组装单层的微组装
CN103197793A (zh) * 2013-02-06 2013-07-10 南昌欧菲光科技有限公司 微结构导电图案成型方法及系统
CN103379747A (zh) * 2013-06-25 2013-10-30 复旦大学 一种加成制备高粘附力高导电性线路的方法
CN110739267A (zh) * 2019-09-12 2020-01-31 西北工业大学 基于印刷与光刻结合方式的高精度柔性微电路加工方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60180190A (ja) * 1984-02-27 1985-09-13 日本電気株式会社 厚膜回路基板の製造方法
JPH04146684A (ja) * 1990-10-08 1992-05-20 Matsushita Electric Ind Co Ltd 回路基板およびその作製方法
JP3361556B2 (ja) * 1992-09-25 2003-01-07 日本メクトロン株式会社 回路配線パタ−ンの形成法
JPH0722732A (ja) * 1993-06-30 1995-01-24 Sumitomo Metal Ind Ltd 微細配線の形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101094936B (zh) * 2004-12-03 2010-09-08 3M创新有限公司 使用有图案的形貌和自组装单层的微组装
CN103197793A (zh) * 2013-02-06 2013-07-10 南昌欧菲光科技有限公司 微结构导电图案成型方法及系统
CN103197793B (zh) * 2013-02-06 2016-08-03 南昌欧菲光科技有限公司 微结构导电图案成型方法及系统
CN103379747A (zh) * 2013-06-25 2013-10-30 复旦大学 一种加成制备高粘附力高导电性线路的方法
CN103379747B (zh) * 2013-06-25 2016-08-10 复旦大学 一种加成制备高粘附力高导电性线路的方法
CN110739267A (zh) * 2019-09-12 2020-01-31 西北工业大学 基于印刷与光刻结合方式的高精度柔性微电路加工方法

Also Published As

Publication number Publication date
KR0151065B1 (ko) 1998-12-15
DE19620203A1 (de) 1997-01-02
JPH0983096A (ja) 1997-03-28
KR970004980A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
KR100688743B1 (ko) 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
US4336320A (en) Process for dielectric stenciled microcircuits
CN1185918C (zh) 具有聚合物厚膜电阻器的平面印刷电路板的制造方法
TWI282261B (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
CN1784121A (zh) 制造具有薄核心层的印刷电路板的方法
CA2114954A1 (en) Process for producing printed circuit boards using a semi-finished product with extremely dense wiring for signal conduction
WO2012091373A2 (en) Method for manufacturing printed circuit board
CN1260909A (zh) 顺序制作的集成电路封装
KR830008634A (ko) 후막파인패턴(thick film fine pattern) 도전체(導電體)의 제조방법
KR100275235B1 (ko) 프린트 회로기판 및 프린트 회로기판의 제조방법
CN1237856C (zh) 多层电路的制造方法
CN101437367B (zh) 一种印刷线路板的制作方法
CN1139369A (zh) 电路板及其制备方法
US20040168312A1 (en) PCB with inlaid outerlayer circuits and production methods thereof
CN1366445A (zh) 多层柔性布线板的制造方法
JPH09312471A (ja) 多層配線板及びその製造方法
KR19980084566A (ko) 다층 인쇄회로기판 및 그 제조방법
CN1021878C (zh) 多层印刷电路板制造方法
WO2013089439A1 (en) The printed circuit board and the method for manufacturing the same
JPH1079568A (ja) プリント配線板の製造方法
WO2013111995A1 (ko) 다층 인쇄 회로 기판 및 이의 제조 방법
KR900702758A (ko) 다층 인쇄회로기판의 제조방법
WO2021080148A1 (ko) 다층 인쇄회로기판의 제조방법
KR0146607B1 (ko) 플렉시블 pcb의 제조방법
JP2002527914A (ja) 可撓性回路応用例の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication