WO2013111995A1 - 다층 인쇄 회로 기판 및 이의 제조 방법 - Google Patents

다층 인쇄 회로 기판 및 이의 제조 방법 Download PDF

Info

Publication number
WO2013111995A1
WO2013111995A1 PCT/KR2013/000620 KR2013000620W WO2013111995A1 WO 2013111995 A1 WO2013111995 A1 WO 2013111995A1 KR 2013000620 W KR2013000620 W KR 2013000620W WO 2013111995 A1 WO2013111995 A1 WO 2013111995A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive
substrate
conductive pattern
nanoparticles
printed circuit
Prior art date
Application number
PCT/KR2013/000620
Other languages
English (en)
French (fr)
Inventor
이영일
유정상
Original Assignee
주식회사 아모그린텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120008205A external-priority patent/KR20130087148A/ko
Priority claimed from KR1020120008206A external-priority patent/KR20130087149A/ko
Application filed by 주식회사 아모그린텍 filed Critical 주식회사 아모그린텍
Publication of WO2013111995A1 publication Critical patent/WO2013111995A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Definitions

  • the present invention relates to a multilayer printed circuit board and a method for manufacturing the same, and more particularly, to a multilayer printed circuit board and a method for manufacturing the same filled with conductive nanoparticles.
  • PCB Printed Circuit Board
  • a substrate on which a copper plate is laminated is etched according to a design circuit, and then the photosolder resist is applied to the surface by a silk screen, dip, or spray method, and then the first step. After drying, flipping it over with an inverter, apply photosolder resist on the back, dry it secondly, expose it, develop it, and finally print and dry the symbols and product codes of various parts to complete the printed circuit board.
  • vias are filled, there is a concern that the microbubbles in the final drying process rapidly expand to disperse the porter solder resist having low viscosity and contaminate the surroundings.
  • the present invention is to solve the above problems, to provide a multilayer printed circuit board filled with conductive nanoparticles and a method for manufacturing the same so that the interlayer connection can be made without using a wet process without the manufacture of a mask. There is this.
  • the present invention forms an opening for exposing the conductive nanoparticles to the conductive pattern in contact with the vias filled with the conductive nanoparticles, thereby improving adhesion between the vias and the conductive patterns and improving gas discharge to provide excellent reliability. It is an object of the present invention to provide a multilayer printed circuit board and a method of manufacturing the same.
  • the present invention forms an opening for exposing the conductive nanoparticles to the conductive pattern in contact with the vias filled with the conductive nanoparticles, thereby improving adhesion between the vias and the conductive patterns and improving gas discharge to provide excellent reliability. It is an object of the present invention to provide a method for manufacturing a multilayer printed circuit board and a method of manufacturing the same.
  • a method of manufacturing a multilayer printed circuit board comprises the steps of preparing a substrate; Forming at least one via hole in the substrate; Forming a first conductive pattern on the bottom surface of the substrate, the first conductive pattern including a conductive pattern covering the lower opening of the via hole; Filling the via holes with conductive nanoparticle ink or conductive nanoparticle paste containing conductive nanoparticles; And forming a second conductive pattern on the upper surface of the substrate, the second conductive pattern including a conductive pattern covering the upper opening of the via hole.
  • the multilayer printed circuit board includes a substrate; A via penetrating the substrate and filled with conductive nanoparticles; At least one first conductive pattern formed on a bottom surface of the substrate; And at least one second conductive pattern formed on an upper surface of the substrate, wherein at least one of the first conductive patterns and at least one of the second conductive patterns contact the via, and the first conductive pattern and the first conductive pattern
  • the surface of the second conductive pattern contacting the via includes a roughened surface, and at least one of the first conductive pattern and the second conductive pattern contacting the via may include the conductive nanoparticles filled in the via. At least one opening to be exposed.
  • the method of manufacturing a multilayer printed circuit board comprises the steps of forming a via hole in the substrate; Forming at least one first conductive pattern on the bottom surface of the substrate; Filling the via holes with conductive nanoparticles to form vias; And forming one or more second conductive patterns on an upper surface of the substrate, wherein at least one of the first conductive patterns and at least one of the second conductive patterns contact the vias, and the first conductive pattern And a surface of the second conductive pattern contacting the via includes a roughened surface, and at least one of the first conductive pattern and the second conductive pattern contacting the via is filled in the via. It characterized in that it comprises at least one opening for exposing the nanoparticles.
  • vias are filled with conductive nanoparticle ink or conductive nanoparticle paste containing conductive nanoparticles when vias are formed to form vias, thereby simplifying the via forming process and reducing costs, and eliminating the wet process. Therefore, it is possible to reduce the use of organic solvents and the generation of waste organic solvents, and to reduce problems such as defects caused by expansion and contraction of the substrate. In addition, it is possible to produce a substrate with a multilayer printed circuit board capable of low-temperature firing and having high conductivity.
  • the multilayer printed circuit board of the present invention can simplify the via formation process by filling via holes with conductive nanoparticles to form vias, and by forming openings for exposing the conductive nanoparticles to conductive patterns in contact with the vias.
  • the discharge of the gas generated during the curing of the conductive nanoparticles may be improved, and the contact area between the conductive nanoparticles and the conductive pattern may be increased to improve adhesion between the conductive pattern and the vias, thereby improving the vias and the conductive patterns. It is possible to manufacture a multilayer printed circuit board with improved adhesion reliability of the liver.
  • the contact area between the conductive nanoparticles and the conductive pattern can be widened and an anchoring effect can be obtained, thereby obtaining excellent adhesion reliability.
  • 1 to 5 are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention.
  • FIG. 6 is a cross-sectional view illustrating a multilayer printed circuit board 200 according to another exemplary embodiment of the present invention.
  • FIG. 7 is a cross-sectional view illustrating a multilayer printed circuit board 300 according to still another embodiment of the present invention.
  • FIGS. 8 to 10 are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board 200 according to another exemplary embodiment of the present invention.
  • 1 to 5 are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board according to an exemplary embodiment of the present invention.
  • Method for producing a multilayer printed circuit board comprises the steps of (a) preparing a substrate; (b) forming at least one via hole through the substrate in the substrate; (c) forming a first conductive pattern on the bottom surface of the substrate, the first conductive pattern including a conductive pattern covering the lower opening of the via hole; (d) filling the via hole with conductive nanoparticle ink or conductive nanoparticle paste containing conductive nanoparticles; and (e) forming a second conductive pattern on the upper surface of the substrate, the second conductive pattern including a conductive pattern covering the upper opening of the via hole.
  • the substrate 110 is a polymer substrate generally used for a printed circuit board and can be used without limitation as long as it can withstand heat curing and has insulation.
  • a transparent glass substrate, a flexible plastic substrate, an opaque insulating substrate, or the like may be used, and a polyimide film may be preferably used.
  • the via hole 120 may be formed by drilling or laser direct ablation (LDA).
  • LDA laser direct ablation
  • the LDA method irradiates a laser onto the substrate 110.
  • the laser is a balanced light having high directivity and a CO 2 laser. Or YAG laser can be used.
  • the first conductive pattern 130 includes a conductive material so that it can be used as a wiring.
  • the conductive material include metal materials such as gold (Au), silver or nano silver particles, carbon black, graphite, or carbon nanotubes.
  • Carbon material or conductive polymer material such as polythiophene or polyaniline can be used, or a material obtained by mixing two or more of these materials can be used.
  • first conductive patterns 130 may be formed under the via holes 120, and the lower openings of the via holes 120 may be covered by the first conductive patterns 130. Therefore, in the filling process of the via hole 120 described later, the conductive nanoparticle ink or the conductive nanoparticle paste used as the via fill can be prevented from flowing out of the via hole 120.
  • the method of forming the first conductive pattern 130 may be used without any particular limitation as long as it is a pattern formation method including a conductive material.
  • the first conductive pattern 130 may be formed by etching, screen printing, or transferring.
  • the first conductive pattern 130 may be formed using a transfer method.
  • the first conductive pattern 130 may have a shape extending in the first direction.
  • the first direction means a direction perpendicular to the ground on which the drawing is shown.
  • the conductive nanoparticles may be conductive metal particles having a diameter of a nano size, preferably silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles. Specifically, the diameter of the conductive nanoparticles may be about 1nm to 100nm.
  • Filling the conductive nanoparticles in the via hole 120 may be used, such as inkjet printing or silk screen, but is not limited thereto.
  • Some of the second conductive patterns 150 may be formed on the via holes 120 so that the upper openings of the via holes 120 may be covered by the second conductive patterns 150.
  • the second conductive pattern 150 is formed in substantially the same or similar manner as the first conductive pattern 120, repeated description thereof will be omitted.
  • a process of sintering the filled conductive nanoparticle paste 140 by heat treatment for 30 to 120 minutes at a temperature of about 150 ° C. to about 300 ° C. may be additionally performed.
  • FIG. 6 is a cross-sectional view illustrating a multilayer printed circuit board 200 according to another exemplary embodiment of the present invention.
  • a multilayer printed circuit board 200 may include a substrate 210, one or more first conductive patterns 220, one or more second conductive patterns 230, one or more openings 235, and one or more vias. 240).
  • the substrate 210 may be any one of a transparent glass substrate, a flexible plastic substrate, and an opaque insulating substrate, preferably a polyimide film, and both surfaces of the substrate 210 may have adhesive strength. May have
  • the first conductive pattern 220 may be located on the first surface of the substrate 210, and the second conductive pattern 230 may be located on the second surface of the substrate 210. May correspond to an opposite face of the first surface, and the first conductive pattern 220 and the second conductive pattern 230 may have a shape extending in a first direction.
  • the first conductive pattern 220 and the second conductive pattern 230 include a conductive material to be used as a wiring.
  • the conductive material include metal materials such as gold (Au), silver or nano silver particles, and carbon.
  • the surface of the first conductive pattern 220 and the second conductive pattern 230 that is in contact with the via 240 may be a roughened surface 250.
  • the unevenness of the roughened surface 250 may be formed to have a vertical height of less than 5 ⁇ m.
  • the rough surface 250 may be formed by chemically or physically etching a surface of the first conductive pattern 220 and the second conductive pattern 230 that contacts the via 240.
  • the contact area between the first conductive pattern 220, the second conductive pattern 230, and the conductive nanoparticles filling the via 240 is widened, and an anchoring effect is achieved. Can be obtained. Accordingly, the adhesive force between the first conductive pattern 220 or the second conductive pattern 230 and the via 240 may be increased, so that the first conductive pattern 220 or the second conductive pattern may be subjected to physical shock such as tension, stress, or bending. The conductive pattern 230 and the via 240 may not be easily separated, thereby increasing the reliability of the multilayer printed circuit board 200.
  • the via 240 may have a shape penetrating the substrate 210 and may be filled with conductive nanoparticles. Due to the conductive nanoparticles, the via 240 may electrically connect the second conductive pattern 230 on the upper portion of the via and the first conductive pattern 220 on the lower portion of the via 240.
  • the conductive nanoparticles may be conductive metal particles having a diameter of a nano size, preferably silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles.
  • the second conductive pattern 230 in contact with the via 240 of the one or more second conductive patterns 230 includes one or more openings 235 exposing the conductive nanoparticles filled in the via 240. can do.
  • the opening 235 may be formed in a portion of the second conductive pattern 230 in contact with the via 240, and may be formed on the via 240 in the entire area of the second conductive pattern 230 in contact with the via 240. It may be formed in the region located in.
  • the shape of the opening 235 is not particularly limited as long as it can expose the conductive nanoparticles filled in the vias 240.
  • the shape of the opening 235 includes a lattice mesh pattern, a plurality of small holes, and a plurality of shapes. The width of the narrow slit or a plurality of concentric circles of different diameters and the like.
  • the conductive nanoparticles filled in the vias 240 may be exposed by the openings 235, and the gas generated during curing of the conductive nanoparticles may be discharged and removed through the openings 235. Therefore, by reducing the formation of pores due to the gas, it is possible to reduce the interference between the via 240 and the second conductive pattern 230, and the surface area due to the opening 235 to increase the The contact surface area between the two conductive patterns 230 may be increased to prevent the second conductive patterns 230 and the vias 240 from being easily separated even by physical shocks such as tension, stress, or bending. There is an effect that can increase the reliability.
  • FIG. 7 is a cross-sectional view illustrating a multilayer printed circuit board 300 according to still another embodiment of the present invention.
  • the multilayer printed circuit board 300 may include a substrate 310, one or more first conductive patterns 320, one or more second conductive patterns 330, one or more first openings 325, and one or more substrates. A second opening 335 and one or more vias 340.
  • the multilayer printed circuit board 300 exposes the conductive nanoparticles in which both the first conductive pattern 320 and the second conductive pattern 330, which are respectively positioned above and below the via 340, are filled in the via 340. Except for including an opening to make, the multilayer printed circuit board 200 has substantially the same structure or dimensions as those of the multilayered printed circuit board 200 described with reference to FIG. 6, and thus repeated descriptions thereof will be omitted.
  • the first conductive pattern 320 positioned below the via 340 may include one or more first openings 325 exposing the conductive nanoparticles filled in the via 340, and may be disposed on the via 340.
  • the second conductive pattern 330 may include one or more second openings 335 exposing the conductive nanoparticles filled in the via 340.
  • the conductive nanoparticles filled in the via 340 may be exposed by the first opening 325 and the second opening 335, and the first opening 325 may be a gas generated when the conductive nanoparticles are cured. And through the second opening 335 can be removed.
  • FIGS. 8 to 10 are cross-sectional views illustrating a method of manufacturing a multilayer printed circuit board 200 according to an exemplary embodiment of the present invention.
  • a via hole 245 is formed by drilling a substrate 210.
  • the substrate 210 may be any one of a transparent glass substrate, a flexible plastic substrate, and an opaque insulating substrate, preferably a polyimide film, and both surfaces of the substrate 210 may have adhesive strength. May have
  • the via hole 245 may be formed to penetrate the substrate 210, and one or more may be formed as necessary.
  • the first conductive pattern 220 includes a conductive material so that it can be used as a wiring.
  • the conductive material include metal materials such as gold (Au), silver or nano silver particles, carbon black, graphite, or carbon nanotubes.
  • Conductive polymer materials such as carbon material or polythiophene or polyaniline can be used, or a material obtained by mixing two or more kinds of these materials can be used.
  • One of the one or more first conductive patterns 220 may be formed under the via hole 245 so that the lower opening of the via hole 245 may be covered by the first conductive pattern 220.
  • the method of forming the first conductive pattern 220 may be used without particular limitation as long as it is a pattern forming method including a conductive material.
  • the first conductive pattern 220 may be formed using a method such as etching, screen printing, or transfer.
  • the first conductive pattern 220 may be formed using a transfer method.
  • the surface of the first conductive pattern 220 that contacts the via hole 245 may be a roughened surface 250. Unevenness of the roughening surface 250 may have a thickness of less than 5 ⁇ m each.
  • the roughened surface 250 may be formed by chemically or physically etching a surface of the first conductive pattern 220 that contacts the via hole 245.
  • the conductive nanoparticles are filled in the via holes 245.
  • the conductive nanoparticles may be conductive metal particles having a diameter of a nano size, preferably silver nanoparticles or a mixture of silver nanoparticles and tin nanoparticles.
  • Filling the conductive nanoparticles in the via hole 245 may be used, such as inkjet printing or silk screen, but is not limited thereto.
  • one or more second conductive patterns 230 are formed on the second surface of the substrate 210.
  • the second surface may correspond to an opposite face of the first surface, and the second conductive pattern 230 is formed in a manner substantially the same as or similar to that of the first conductive pattern 220. Is omitted.
  • Some of the one or more second conductive patterns 230 may be formed on the via holes 245 so that the upper openings of the via holes 245 may be covered by the second conductive patterns 230.
  • the second conductive pattern 230 positioned on the upper portion 245 may include one or more openings 235 exposing the conductive nanoparticles filled in the vias 240.
  • the opening 235 may be formed in a portion of the second conductive pattern 230 in contact with the via 240, and may be formed on the via 240 in the entire area of the second conductive pattern 230 in contact with the via 240. It may be formed in the region located in.
  • the shape of the opening 235 is not particularly limited as long as it can expose the conductive nanoparticles filled in the vias 240.
  • the shape of the opening 235 includes a lattice mesh pattern, a plurality of small holes, and a plurality of shapes. The width of the narrow slit or a plurality of concentric circles of different diameters and the like.
  • the conductive nanoparticles filled in the vias 240 may be exposed by the openings 235, and the gas generated during curing of the conductive nanoparticles may be discharged and removed through the openings 235. Therefore, by reducing the formation of pores due to the gas, it is possible to reduce the interference between the via 240 and the second conductive pattern 230, and the surface area due to the opening 235 to increase the The contact surface area between the two conductive patterns 230 may be increased to prevent the second conductive patterns 230 and the vias 240 from being easily separated even by physical shocks such as tension, stress, or bending. There is an effect that can increase the reliability.

Abstract

본 발명에 따른 다층 인쇄 회로 기판의 제조 방법은, 기판을 준비하는 단계,상기 기판에 비아홀을 하나 이상 형성하는 단계, 상기 비아홀의 하부 개구부를 커버하는 도전 패턴을 포함하는 제1 도전 패턴을 상기 기판의 하면에 형성하는 단계, 상기 비아홀에 도전성 나노 입자를 포함하는 도전성 나노 입자 잉크 또는 도전성 나노 입자 페이스트를 충진하는 단계, 상기 비아홀의 상부 개구부를 커버하는 도전 패턴을 포함하는 제2 도전 패턴을 상기 기판의 상면에 형성하는 단계를 포함한다. 상기 방법에 의하면, 도전성 나노 입자를 포함하는 도전성 나노 입자 잉크 또는 도전성 나노 입자 페이스트로 비아홀을 충진하여 비아를 형성함으로써, 비아 형성 공정을 단순화하고 비용을 절감할 수 있으며, 기판 신축 변형에 따른 불량 발생 등의 문제를 줄일 수 있다.

Description

다층 인쇄 회로 기판 및 이의 제조 방법
본 발명은 다층 인쇄 회로 기판 및 이의 제조 방법에 관한 것으로, 보다 구체적으로는 도전성 나노 입자로 충진되어 있는 다층 인쇄 회로 기판 및 이의 제조 방법에 관한 것이다.
인쇄 회로 기판(Printed Circuit Board; PCB)은 회로설계에 기초하여 절연 기판 위에 배선 패턴을 형성하는 프린트 배선판으로, 최근에는 전자기술의 발달로 인해 인쇄 회로 기판은 점차 고밀도화, 다층화 되어가고 있다.
이에 따라 인쇄 회로 기판의 크기와 두께가 줄어 들고 있으며, 반면에 층간 접속을 위해 인쇄 회로 기판에 설치되는 비아의 개수는 점점 증가하고 있다.
이러한 층간 접속에 있어서, 종래에는 포토리소그래피 공정과 같은 습식 공정을 통하여 비아를 형성하여 층간 접속을 하였는데, 이는 대규모의 설비 및 장치 투자로 인해 높은 공정 비용의 원인이 되며, 다량의 유기용제의 사용 및 폐유기용제 발생으로 인해 많은 환경 문제를 야기시키고, 기판 신축 변형에 따른 불량 발생 등의 문제가 있었다. 이러한 문제점을 해결하기 위해 최근 감광성 수지를 도포하거나 라미네이팅 한 후 노광 및 현상 공정을 통해 포토 비아를 형성하고 스크린 인쇄를 통해 전도성 페이스트를 인쇄하는 건식 공정이 제시되었으나, 이 또한 포토 비아를 형성하기 위한 마스크 제판 및 감광층의 노광, 현상 공정을 수행해야 하므로 마스크 제판에 사용되는 필름의 수축 및 팽창으로 인한 불량 발생 및 다품종 소량 생산에 적용하기 어렵다는 문제점이 있다.
그리고, 인쇄 회로 기판을 제조하기 위하여 종래에는 동판이 적층된 기판을 설계 회로에 따라 에칭하고 실크스크린, 딥(Dip) 또는 스프레이(spray) 방식 등으로 포토솔더레지스트를 표면에 도포하고 난 후 1차 건조하고, 인버터에 의하여 뒤집은 후 포토솔더레지스트를 이면에 도포하고 2차 건조한 다음 노광하고 현상한 후 각종 부품의 기호, 제품코드 등을 최종 인쇄한 후 건조시켜 인쇄 회로 기판을 완성하였는데, 이런 과정을 통해 비아가 채워지는 경우, 최종 건조 과정에서 내부에 있던 미세 기포가 급격히 팽창하여 점도가 낮은 포터솔더레지스트가 분산되면서 주위를 오염시킬 우려가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 습식 공정을 사용하지 않고 마스크의 제조 없이 층간 접속을 할 수 있도록, 도전성 나노 입자로 충진되어 있는 다층 인쇄 회로 기판 및 이의 제조 방법을 제공하는데 그 목적이 있다.
그리고, 본 발명은 도전성 나노 입자로 충진되어 있는 비아와 접촉하고 있는 도전 패턴에 상기 도전성 나노 입자를 노출시키는 개구부를 형성함으로써, 비아와 도전 패턴 간의 접착성을 향상시키고 가스 배출을 향상시켜 신뢰성이 우수한 다층 인쇄 회로 기판 및 이의 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 도전성 나노 입자로 충진되어 있는 비아와 접촉하고 있는 도전 패턴에 상기 도전성 나노 입자를 노출시키는 개구부를 형성함으로써, 비아와 도전 패턴 간의 접착성을 향상시키고 가스 배출을 향상시켜 신뢰성이 우수한 다층 인쇄 회로 기판 및 이의 제조방법을 제조하는 방법을 제공하는데 그 목적이 있다.
상기한 과제를 달성하기 위하여, 본 발명의 실시예에 따른 다층 인쇄 회로 기판의 제조 방법은 기판을 준비하는 단계; 상기 기판에 비아홀을 하나 이상 형성하는 단계; 상기 비아홀의 하부 개구부를 커버하는 도전 패턴을 포함하는 제1 도전 패턴을 상기 기판의 하면에 형성하는 단계; 상기 비아홀에 도전성 나노 입자를 포함하는 도전성 나노 입자 잉크 또는 도전성 나노 입자 페이스트를 충진하는 단계; 및 상기 비아홀의 상부 개구부를 커버하는 도전 패턴을 포함하는 제2 도전 패턴을 상기 기판의 상면에 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 실시예에 따른 다층 인쇄 회로 기판은 기판; 상기 기판을 관통하며, 도전성 나노 입자로 충진되어 있는 비아; 상기 기판의 하면 상에 형성된 하나 이상의 제1 도전 패턴; 및 상기 기판의 상면 상에 형성된 하나 이상의 제2 도전 패턴을 포함하고, 상기 제1 도전 패턴 중 적어도 하나와 상기 제2 도전 패턴 중 적어도 하나는 상기 비아와 접촉하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴의 표면 중 상기 비아와 접촉하는 표면은 조화면을 포함하며, 상기 비아와 접촉하는 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 하나는 상기 비아에 충진되어 있는 상기 도전성 나노 입자를 노출시키는 개구부를 하나 이상 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판의 제조 방법은 기판에 비아홀을 형성하는 단계; 상기 기판의 하면 상에 하나 이상의 제1 도전 패턴을 형성하는 단계; 상기 비아홀에 도전성 나노 입자를 충진하여 비아를 형성하는 단계; 및 상기 기판의 상면 상에 하나 이상의 제2 도전 패턴을 형성하는 단계를 포함하며, 상기 제1 도전 패턴 중 적어도 하나와 상기 제2 도전 패턴 중 적어도 하나는 상기 비아와 접촉하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴의 표면 중 상기 비아와 접촉하는 표면은 조화면을 포함하며, 상기 비아와 접촉하는 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 하나는 상기 비아에 충진되어 있는 상기 도전성 나노 입자를 노출시키는 개구부를 하나 이상 포함하는 것을 특징으로 한다.
본 발명에 의하면, 비아 형성 시 도전성 나노 입자를 포함하는 도전성 나노 입자 잉크 또는 도전성 나노 입자 페이스트로 비아홀을 충진하여 비아를 형성함으로써, 비아 형성 공정을 단순화하고 비용을 절감할 수 있고, 습식 공정을 제거하여 유기용제의 사용 및 폐유기용제의 발생을 줄일 수 있으며, 기판 신축 변형에 따른 불량 발생 등의 문제를 줄일 수 있다. 또한, 저온 소성이 가능하고 높은 전도도를 갖는 다층 인쇄 회로 기판을 기판을 제조할 수 있다.
그리고, 본 발명의 다층 인쇄 회로 기판은 도전성 나노 입자로 비아홀을 충진하여 비아를 형성함으로써 비아 형성 공정을 단순화할 수 있으며, 상기 비아와 접촉하는 도전 패턴에 상기 도전성 나노 입자를 노출시키는 개구부를 형성함으로써, 상기 도전성 나노 입자의 경화 과정에서 발생하는 가스의 배출을 향상시키고, 상기 도전성 나노 입자와 상기 도전 패턴 간의 접촉 면적을 증가시켜 상기 도전 패턴과 상기 비아와의 접착력을 향상시켜 상기 비아와 상기 도전 패턴 간의 접착 신뢰도가 향상된 다층 인쇄 회로 기판을 제조할 수 있다. 또한, 상기 비아와 접촉하는 상기 도전 패턴의 표면에 조화면을 형성함으로써, 상기 도전성 나노 입자와 상기 도전 패턴 간의 접촉 면적을 넓게 하고, 앵커링(anchoring) 효과를 얻을 수 있어 우수한 접착 신뢰도를 얻을 수 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판의 제조 방법을 나타내는 단면도들이다.
도 6은 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판(200)을 설명하기 위한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(300)을 설명하기 위한 단면도이다.
도 8 내지 도 10은 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판(200)의 제조 방법을 나타내는 단면도들이다.
이하, 본 발명의 예시적인 실시예들에 따른 다층 인쇄 회로 기판 및 그 제조 방법에 대하여 첨부된 도면들을 참조하여 상세하게 설명하지만, 본 발명이 하기 실시예들에 의해 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판의 제조 방법을 나타내는 단면도들이다.
본 발명에 따른 다층 인쇄 회로 기판의 제조 방법은 (a) 기판을 준비하는 단계; (b) 상기 기판에 상기 기판을 관통하는 비아홀을 하나 이상 형성하는 단계; (c) 상기 비아홀의 하부 개구부를 커버하는 도전 패턴을 포함하는 제1 도전 패턴을 상기 기판의 하면 상에 형성하는 단계; (d) 상기 비아홀에 도전성 나노 입자를 포함하는 도전성 나노 입자 잉크 또는 도전성 나노 입자 페이스트를 충진하는 단계; (e) 상기 비아홀의 상부 개구부를 커버하는 도전 패턴을 포함하는 제2 도전 패턴을 상기 기판의 상면 상에 형성하는 단계;를 포함한다.
기판은(110)은 인쇄 회로 기판에 일반적으로 사용되는 폴리머 기판으로서 열경화에 견딜 수 있고 절연성을 갖는다면 제한 없이 사용할 수 있다. 구체적으로 예를 들면, 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 등을 사용할 수 있고, 바람직하게는 폴리이미드 필름(polyimide film)을 사용할 수 있다.
비아홀(120)은 드릴링 또는 LDA(Laser Direct Ablation) 방식을 사용하여 형성할 수 있는데, 상기 LDA 방식은 기판(110)에 레이저를 조사하는 것으로서, 상기 레이저는 직접도가 높은 평형광으로서 CO2 레이저 또는 YAG 레이저를 사용할 수 있다.
제1 도전 패턴(130)은 배선으로 사용될 수 있도록 도전 재료를 포함하고 있으며, 상기 도전 재료로서, 예컨대 금(Au), 은 또는 나노 은 입자 등의 금속 재료, 카본 블랙, 흑연 또는 카본 나노 튜브 등의 탄소 재료, 또는 폴리싸이오펜(Polythiophene) 또는 폴리아닐린(Polyaniline) 등의 도전성 고분자 재료를 이용할 수 있고, 또는 이들 재료를 2종류 이상 혼합한 재료를 이용할 수 있다.
제1 도전 패턴(130) 중 일부는 비아홀(120)의 하부에 위치하도록 형성되어, 제1 도전 패턴(130)에 의해 비아홀(120)의 하부 개구부가 커버될 수 있다. 따라서, 후술하는 비아홀(120)의 충진 공정에서, 비아필로 사용되는 도전성 나노 입자 잉크 또는 도전성 나노 입자 페이스트가 비아홀(120) 밖으로 흘러내리는 것을 방지할 수 있다.
제1 도전 패턴(130)의 형성 방법은 도전 물질을 포함하는 패턴 형성 방법이면 특별한 한정 없이 사용할 수 있고, 바람직하게는 식각, 스크린 인쇄 또는 전사 등의 방법을 사용하여 제1 도전 패턴(130)을 형성할 수 있으며, 더욱 바람직하게는 전사 방법을 사용하여 제1 도전 패턴(130)을 형성할 수 있다.
제1 도전 패턴(130)은 제1방향으로 연장되는 형상을 가질 수 있다. 이 때 제1방향은 도면이 도시된 지면에 수직하는 방향을 의미한다.
상기 도전성 나노 입자는 나노 사이즈의 직경을 갖는 도전성 금속 입자일 수 있으며, 바람직하게는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물일 수 있다. 구체적으로, 상기 도전성 나노 입자의 직경은 약 1nm 내지 100nm 일 수 있다.
상기 도전성 나노 입자를 비아홀(120)에 충진시키는 방법은 잉크젯 프린팅 또는 실크스크린 기법 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
제2 도전 패턴(150) 중 일부는 비아홀(120)의 상부에 위치하도록 형성되어, 제2 도전 패턴(150)에 의해 비아홀(120)의 상부 개구부가 커버될 수 있다.
제2 도전 패턴(150)은 제1 도전 패턴(120)과 실질적으로 동일하거나 유사한 방법으로 형성하므로 반복되는 설명은 생략한다.
제2 도전 패턴(150)을 형성한 후, 필요에 따라 충진된 도전성 나노 입자 페이스트(140)를 약 150℃ 내지 약 300℃의 온도에서 30 내지 120분간 열처리하여 소결하는 공정을 추가적으로 실시할 수 있다.
도 6은 본 발명의 다른 실시예에 따른 다층 인쇄 회로 기판(200)을 설명하기 위한 단면도이다.
도 6을 참조하면, 다층 인쇄 회로 기판(200)은 기판(210), 하나 이상의 제1 도전패턴(220), 하나 이상의 제2 도전 패턴(230), 하나 이상의 개구부(235) 및 하나 이상의 비아(240)를 포함한다.
기판(210)은 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 중 어느 하나일 수 있고, 바람직하게는 폴리이미드 필름(polyimide film)일 수 있으며, 기판(210)의 양면은 접착력을 가질 수도 있다.
제1 도전 패턴(220)은 기판(210)의 제1면 상에 위치할 수 있고, 제2 도전 패턴(230)은 기판(210)의 제2면 상에 위치할 수 있고, 상기 제2면은 상기 제1면의 반대면(opposite face)에 해당할 수 있으며, 제1 도전 패턴(220) 및 제2 도전 패턴(230)은 제1방향으로 연장되는 형상을 가질 수 있다.
제1 도전 패턴(220) 및 제2 도전 패턴(230)은 배선으로 사용될 수 있도록 도전 재료를 포함하고 있으며, 상기 도전 재료로서, 예컨대 금(Au), 은 또는 나노 은 입자 등의 금속 재료, 카본 블랙, 흑연 또는 카본 나노 튜브 등의 탄소 재료, 또는 폴리싸이오펜 또는 폴리아닐린 등의 도전성 고분자 재료를 이용할 수 있고, 또는 이들 재료를 2종류 이상 혼합한 재료를 이용할 수 있다.
제1 도전 패턴(220) 및 제2 도전 패턴(230)의 표면 중 비아(240)와 접촉하는 표면은 조화면(250)일 수 있다. 조화면(250)의 요철은 수직 높이가 5㎛ 미만으로 형성될 수 있다. 조화면(250)은 제1 도전 패턴(220) 및 제2 도전 패턴(230)의 표면 중 비아(240)와 접촉하는 표면을 화학적 혹은 물리적으로 에칭하여 형성할 수 있다.
조화면(250)의 상기 요철로 인하여, 제1 도전 패턴(220) 및 제2 도전 패턴(230)과 비아(240)를 충진하고 있는 도전성 나노 입자 간의 접촉 면적을 넓게 하고, 앵커링(anchoring) 효과를 얻을 수 있다. 따라서, 제1 도전 패턴(220) 또는 제2 도전 패턴(230)과 비아(240) 간의 접착력을 높일 수 있어, 장력, 응력 또는 구부림과 같은 물리적인 충격에도 제1 도전 패턴(220) 또는 제2 도전 패턴(230)과 비아(240)가 쉽게 분리되지 않도록 하여 다층 인쇄 회로 기판(200)의 신뢰도를 높일 수 있는 효과가 있다.
비아(240)는 기판(210)을 관통하는 형상을 가질 수 있으며, 도전성 나노 입자로 충진되어 있을 수 있다. 상기 도전성 나노 입자로 인하여, 비아(240)는 비아 상부의 제2 도전 패턴(230)과 하부의 제1 도전 패턴(220)을 전기적으로 서로 연결해줄 수 있다.
상기 도전성 나노 입자는 나노 사이즈의 직경을 갖는 도전성 금속 입자일 수 있으며, 바람직하게는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물일 수 있다.
한편, 하나 이상의 제2 도전 패턴(230) 중 비아(240)와 접촉하는 제2 도전 패턴(230)은 비아(240)에 충진되어 있는 상기 도전성 나노 입자를 노출시키는 개구부(235)를 하나 이상 포함할 수 있다.
개구부(235)는 비아(240)와 접촉하는 제2 도전 패턴(230)의 일부분에 형성될 수 있으며, 비아(240)와 접촉하는 제2 도전 패턴(230)의 전체 영역 중에 비아(240) 상에 위치하는 영역에 형성될 수 있다. 개구부(235)의 형태는 비아(240)에 충진되어 있는 상기 도전성 나노 입자를 노출시킬 수만 있으면 어떤 형태이든 특별한 제한은 없으며, 예를 들어 격자 모양의 메쉬 패턴 형태, 다수의 작은 구멍의 형태, 다수의 폭이 좁은 슬릿의 형태 또는 지름을 달리하는 다수의 동심원 형태 등일 수 있다.
개구부(235)에 의해 비아(240)에 충진되어 있는 상기 도전성 나노 입자가 노출될 수 있으며, 상기 도전성 나노 입자의 경화 시에 발생하는 가스를 개구부(235)를 통해 배출시켜 제거할 수 있다. 따라서, 상기 가스로 인한 기공의 형성을 감소시켜, 비아(240)와 제2 도전 패턴(230) 간의 접촉을 방해하는 것을 줄일 수 있으며, 개구부(235)로 인한 표면적 증가로 상기 도전성 나노 입자와 제2 도전 패턴(230) 간의 접촉 표면적을 넓힐 수 있어 장력, 응력 또는 구부림과 같은 물리적인 충격에도 제2 도전 패턴(230)과 비아(240)가 쉽게 분리되지 않도록 하여 다층 인쇄 회로 기판(200)의 신뢰도를 높일 수 있는 효과가 있다.
도 7은 본 발명의 또 다른 실시예에 따른 다층 인쇄 회로 기판(300)을 설명하기 위한 단면도이다.
도 7을 참조하면, 다층 인쇄 회로 기판(300)은 기판(310), 하나 이상의 제1도전 패턴(320), 하나 이상의 제2 도전 패턴(330), 하나 이상의 제1개구부(325), 하나 이상의 제2개구부(335) 및 하나 이상의 비아(340)를 포함한다.
다층 인쇄 회로 기판(300)은 비아(340)의 상부와 하부에 각각 위치하는 제1 도전 패턴(320) 및 제2 도전 패턴(330)이 모두 비아(340)에 충진되어 있는 도전성 나노 입자를 노출시키는 개구부를 포함하고 있는 점을 제외하고는 도 6을 참조하여 설명한 다층 인쇄 회로 기판(200)과 실질적으로 동일하거나 유사한 구조 및 치수를 가지므로 반복되는 설명은 생략한다.
비아(340) 하부에 위치하는 제1 도전 패턴(320)은 비아(340)에 충진되어 있는 도전성 나노 입자를 노출시키는 제1개구부(325)를 하나 이상 포함할 수 있으며, 비아(340) 상부에 위치하는 제2 도전 패턴(330)은 비아(340)에 충진되어 있는 도전성 나노 입자를 노출시키는 제2개구부(335)를 하나 이상 포함할 수 있다.
제1개구부(325) 및 제2개구부(335)에 의해 비아(340)에 충진되어 있는 상기 도전성 나노 입자가 노출될 수 있으며, 상기 도전성 나노 입자의 경화 시에 발생하는 가스를 제1개구부(325) 및 제2개구부(335)를 통해 배출시켜 제거할 수 있다. 따라서, 상기 가스로 인한 기공의 형성을 감소시켜, 비아(340)와 제2 도전 패턴(330) 간의 접촉을 방해하는 것을 줄일 수 있으며, 개구부(335)로 인한 표면적 증가로 상기 도전성 나노 입자와 제1 도전 패턴(320) 및 제2 도전 패턴(330) 간의 접촉 표면적을 넓힐 수 있어 장력, 응력 또는 구부림과 같은 물리적인 충격에도 도전 패턴들과 비아(340)가 쉽게 분리되지 않도록 하여 다층 인쇄 회로 기판(300)의 신뢰도를 높일 수 있는 효과가 있다.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 다층 인쇄 회로 기판(200)의 제조 방법을 나타내는 단면도들이다.
도 8을 참조하면, 본 발명에 따른 다층 인쇄 회로 기판의 제조방법은, 기판(210)에 드릴링을 하여 비아홀(245)을 형성한다. 기판(210)은 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 중 어느 하나일 수 있고, 바람직하게는 폴리이미드 필름(polyimide film)일 수 있으며, 기판(210)의 양면은 접착력을 가질 수도 있다. 여기서 상기 비아홀(245)은 기판(210)을 관통하도록 형성될 수 있으며, 필요에 따라 하나 이상 형성될 수 있다.
다음, 도 9에 나타낸 바와 같이, 기판(210)의 제1면 상에 하나 이상의 제1 도전 패턴(220)을 형성한다. 제1 도전 패턴(220)은 배선으로 사용될 수 있도록 도전 재료를 포함하고 있으며, 상기 도전 재료로서, 예컨대 금(Au), 은 또는 나노 은 입자 등의 금속 재료, 카본 블랙, 흑연 또는 카본 나노 튜브 등의 탄소 재료, 또는 폴리싸이오펜 또는 폴리아닐린 등의 도전성 고분자 재료를 이용할 수 있고, 또는 이들 재료를 2종류 이상 혼합한 재료를 이용할 수 있다.
하나 이상의 제1 도전 패턴(220) 중 하나는 비아홀(245)의 하부에 위치하도록 형성되어, 제1 도전 패턴(220)에 의해 비아홀(245)의 하부 개구부가 커버될 수 있다.
제1 도전 패턴(220)의 형성 방법은 도전 물질을 포함하는 패턴 형성 방법이면 특별한 한정 없이 사용할 수 있고, 바람직하게는 식각, 스크린 인쇄 또는 전사 등의 방법을 사용하여 제1 도전 패턴(220)을 형성할 수 있으며, 더욱 바람직하게는 전사 방법을 사용하여 제1 도전 패턴(220)을 형성할 수 있다.
제1 도전 패턴(220)의 표면 중 비아홀(245)과 접촉하는 표면은 조화면(250)일 수 있다. 조화면(250)의 요철은 각각 5㎛ 미만의 두께를 가질 수 있다. 조화면(250)은 제1 도전 패턴(220)의 표면 중 비아홀(245)과 접촉하는 표면을 화학적 혹은 물리적으로 에칭하여 형성할 수 있다.
이후, 도 10에 나타낸 바와 같이, 비아홀(245)에 도전성 나노 입자를 충진시킨다. 상기 도전성 나노 입자는 나노 사이즈의 직경을 갖는 도전성 금속 입자일 수 있으며, 바람직하게는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물일 수 있다.
상기 도전성 나노 입자를 비아홀(245)에 충진시키는 방법은 잉크젯 프린팅 또는 실크스크린 기법 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
비아홀(245)에 상기 도전성 나노 입자를 충진시킨 후에, 기판(210)의 제2면 상에 하나 이상의 제2 도전 패턴(230)을 형성한다.
상기 제2면은 상기 제1면의 반대면(opposite face)에 해당할 수 있으며, 제2 도전 패턴(230)은 제1 도전 패턴(220)과 실질적으로 동일하거나 유사한 방법으로 형성하므로 반복되는 설명은 생략한다.
하나 이상의 제2 도전 패턴(230) 중 일부는 비아홀(245)의 상부에 위치하도록 형성되어, 제2 도전 패턴(230)에 의해 비아홀(245)의 상부 개구부가 커버될 수 있으며, 이 때 비아홀(245)의 상부에 위치하는 제2 도전 패턴(230)은 비아(240)에 충진되어 있는 상기 도전성 나노 입자를 노출시키는 개구부(235)를 하나 이상 포함할 수 있다.
개구부(235)는 비아(240)와 접촉하는 제2 도전 패턴(230)의 일부분에 형성될 수 있으며, 비아(240)와 접촉하는 제2 도전 패턴(230)의 전체 영역 중에 비아(240) 상에 위치하는 영역에 형성될 수 있다. 개구부(235)의 형태는 비아(240)에 충진되어 있는 상기 도전성 나노 입자를 노출시킬 수만 있으면 어떤 형태이든 특별한 제한은 없으며, 예를 들어 격자 모양의 메쉬 패턴 형태, 다수의 작은 구멍의 형태, 다수의 폭이 좁은 슬릿의 형태 또는 지름을 달리하는 다수의 동심원 형태 등일 수 있다.
개구부(235)에 의해 비아(240)에 충진되어 있는 상기 도전성 나노 입자가 노출될 수 있으며, 상기 도전성 나노 입자의 경화 시에 발생하는 가스를 개구부(235)를 통해 배출시켜 제거할 수 있다. 따라서, 상기 가스로 인한 기공의 형성을 감소시켜, 비아(240)와 제2 도전 패턴(230) 간의 접촉을 방해하는 것을 줄일 수 있으며, 개구부(235)로 인한 표면적 증가로 상기 도전성 나노 입자와 제2 도전 패턴(230) 간의 접촉 표면적을 넓힐 수 있어 장력, 응력 또는 구부림과 같은 물리적인 충격에도 제2 도전 패턴(230)과 비아(240)가 쉽게 분리되지 않도록 하여 다층 인쇄 회로 기판(200)의 신뢰도를 높일 수 있는 효과가 있다.

Claims (15)

  1. 기판을 준비하는 단계;
    상기 기판에 비아홀을 하나 이상 형성하는 단계;
    상기 비아홀의 하부 개구부를 커버하는 도전 패턴을 포함하는 제1 도전 패턴을 상기 기판의 하면에 형성하는 단계;
    상기 비아홀에 도전성 나노 입자를 포함하는 도전성 나노 입자 잉크 또는 도전성 나노 입자 페이스트를 충진하는 단계; 및
    상기 비아홀의 상부 개구부를 커버하는 도전 패턴을 포함하는 제2 도전 패턴을 상기 기판의 상면에 형성하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 기판은 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판, 폴리이미드 필름(polyimide film) 및 불투명한 절연 기판 중에서 선택된 어느 하나인 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 도전성 나노 입자는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물인 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 도전성 나노 입자는 각각 1nm 내지 100nm의 직경을 갖는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.
  5. 제1항에 있어서,
    상기 도전성 나노 입자 잉크 또는 상기 도전성 나노 입자 페이스트는 상기 비아의 상부에 형성된 상기 제2 도전 패턴 및 상기 비아의 하부에 형성된 상기 제1 도전 패턴을 서로 전기적으로 연결시키는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 비아홀을 충진하는 단계는, 잉크젯 프린팅으로 수행되는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 도전 패턴을 형성하는 단계 및 상기 제2 도전 패턴을 형성하는 단계는 전사 방법으로 수행되는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조 방법.
  8. 제1항에 있어서,
    기판의 상면에 제2 도전 패턴을 형성한 후, 비아홀에 충진된 도전성 나노 입자 페이스트를 150℃ 내지 약 300℃의 온도에서 30 내지 120분간 열처리하여 소결하는 공정을 실시하는 것을 특징으로 하는 다층 인쇄 회로 기판의 제조방법.
  9. 기판;
    상기 기판을 관통하며, 도전성 나노 입자로 충진되어 있는 비아;
    상기 기판의 하면에 형성된 하나 이상의 제1 도전 패턴; 및
    상기 기판의 상면에 형성된 하나 이상의 제2 도전 패턴을 포함하고,
    상기 제1 도전 패턴 중 적어도 하나와 상기 제2 도전 패턴 중 적어도 하나는 상기 비아와 접촉하고, 상기 제1 도전 패턴 및 상기 제2 도전 패턴의 표면 중 상기 비아와 접촉하는 표면은 조화면을 포함하며, 상기 비아와 접촉하는 상기 제1 도전 패턴 및 상기 제2 도전 패턴 중 적어도 하나는 상기 비아에 충진되어 있는 상기 도전성 나노 입자를 노출시키는 개구부를 하나 이상 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  10. 제9항에 있어서,
    상기 기판은 투명한 유리 기판, 플렉서블(flexible)한 플라스틱 기판 및 불투명한 절연 기판 및 폴리이미드 필름(polyimide film) 중에서 선택된 어느 하나인 것을 특징으로 하는 다층 인쇄 회로 기판.
  11. 제9항에 있어서,
    상기 조화면의 요철의 수직 높이는 5㎛ 미만으로 형성되는 것을 특징으로 하는 다층 인쇄 회로 기판.
  12. 제9항에 있어서,
    상기 비아는 상기 비아와 접촉하는 상기 제1 도전 패턴 및 상기 제2 도전 패턴을 서로 전기적으로 연결시키는 것을 특징으로 하는 다층 인쇄 회로 기판.
  13. 제9항에 있어서,
    상기 도전성 나노 입자는 나노 사이즈의 직경을 갖는 도전성 금속 입자인 것을 특징으로 하는 다층 인쇄 회로 기판.
  14. 제13항에 있어서,
    상기 도전성 금속 입자는 은 나노 입자 또는 은 나노 입자와 주석 나노 입자의 혼합물인 것을 특징으로 하는 다층 인쇄 회로 기판.
  15. 제9항에 있어서,
    상기 개구부는 격자 모양의 메쉬 패턴 형태, 다수의 작은 구멍의 형태, 다수의 폭이 좁은 슬릿의 형태 및 지름을 달리하는 다수의 동심원 형태 중에서 선택된 어느 한 형태인 것을 특징으로 하는 다층 인쇄 회로 기판.
PCT/KR2013/000620 2012-01-27 2013-01-25 다층 인쇄 회로 기판 및 이의 제조 방법 WO2013111995A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020120008205A KR20130087148A (ko) 2012-01-27 2012-01-27 비아를 포함하는 다층 인쇄 회로 기판 및 이의 제조 방법
KR10-2012-0008206 2012-01-27
KR1020120008206A KR20130087149A (ko) 2012-01-27 2012-01-27 비아를 포함하는 다층 인쇄 회로 기판의 제조 방법
KR10-2012-0008205 2012-01-27

Publications (1)

Publication Number Publication Date
WO2013111995A1 true WO2013111995A1 (ko) 2013-08-01

Family

ID=48873676

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/000620 WO2013111995A1 (ko) 2012-01-27 2013-01-25 다층 인쇄 회로 기판 및 이의 제조 방법

Country Status (1)

Country Link
WO (1) WO2013111995A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683549A (zh) * 2015-06-27 2018-02-09 英特尔公司 用于耦合多个接地平面的方法和设备
CN109395790A (zh) * 2018-12-11 2019-03-01 福州大学 一种纸基复合三维微/纳电路及其加工方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150397A (ja) * 2003-11-14 2005-06-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
KR20070073730A (ko) * 2005-07-15 2007-07-10 마쯔시다덴기산교 가부시키가이샤 배선 기판, 배선 재료 및 동장 적층판 및 배선 기판의 제조방법
JP4470465B2 (ja) * 2003-11-28 2010-06-02 パナソニック電工株式会社 貫通孔のあるビアホール接続用の電極
KR101055468B1 (ko) * 2008-10-28 2011-08-08 삼성전기주식회사 다층 인쇄회로기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150397A (ja) * 2003-11-14 2005-06-09 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4470465B2 (ja) * 2003-11-28 2010-06-02 パナソニック電工株式会社 貫通孔のあるビアホール接続用の電極
KR20070073730A (ko) * 2005-07-15 2007-07-10 마쯔시다덴기산교 가부시키가이샤 배선 기판, 배선 재료 및 동장 적층판 및 배선 기판의 제조방법
KR101055468B1 (ko) * 2008-10-28 2011-08-08 삼성전기주식회사 다층 인쇄회로기판의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107683549A (zh) * 2015-06-27 2018-02-09 英特尔公司 用于耦合多个接地平面的方法和设备
US10658608B2 (en) 2015-06-27 2020-05-19 Intel Corporation Method and device for coupling multiple ground planes
CN107683549B (zh) * 2015-06-27 2020-11-03 英特尔公司 用于耦合多个接地平面的方法和设备
CN109395790A (zh) * 2018-12-11 2019-03-01 福州大学 一种纸基复合三维微/纳电路及其加工方法
CN109395790B (zh) * 2018-12-11 2024-03-29 福州大学 一种纸基复合三维微/纳电路及其加工方法

Similar Documents

Publication Publication Date Title
WO2012091373A2 (en) Method for manufacturing printed circuit board
WO2017061715A1 (ko) 연성 회로기판
WO2012169866A2 (en) Printed circuit board and method for manufacturing the same
WO2011065757A2 (en) Printed circuit board and manufacturing method thereof
TWI414224B (zh) 雙面線路板之製作方法
WO2014069734A1 (en) Printed circuit board
WO2011065788A2 (en) Printed circuit board and method of manufacturing the same
TWI454191B (zh) 柔性電路板及其製作方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
WO2013111995A1 (ko) 다층 인쇄 회로 기판 및 이의 제조 방법
TWI531286B (zh) 多層電路板及其製作方法
US7377032B2 (en) Process for producing a printed wiring board for mounting electronic components
CN101772270B (zh) 一种挠性印制线路板图形转移的预处理方法
WO2012053729A1 (en) Printed circuit board and method for manufacturing the sameprinted circuit board and method for manufacturing the same
TWI531285B (zh) 電路板及其製作方法
WO2017213333A1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
KR100986000B1 (ko) 인쇄회로기판 및 그 제조방법
KR19980084566A (ko) 다층 인쇄회로기판 및 그 제조방법
KR101148679B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
JP4666830B2 (ja) 多層配線基板及びその製造方法
WO2013089439A1 (en) The printed circuit board and the method for manufacturing the same
JP2015041770A (ja) 印刷回路基板および印刷回路基板の製造方法
KR20130087149A (ko) 비아를 포함하는 다층 인쇄 회로 기판의 제조 방법
CN114641136B (zh) 电路板的铜层凸台制作方法及电路板
KR101086838B1 (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13741645

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13741645

Country of ref document: EP

Kind code of ref document: A1