KR101148679B1 - 다층 인쇄회로기판 및 그의 제조방법 - Google Patents

다층 인쇄회로기판 및 그의 제조방법 Download PDF

Info

Publication number
KR101148679B1
KR101148679B1 KR1020100131444A KR20100131444A KR101148679B1 KR 101148679 B1 KR101148679 B1 KR 101148679B1 KR 1020100131444 A KR1020100131444 A KR 1020100131444A KR 20100131444 A KR20100131444 A KR 20100131444A KR 101148679 B1 KR101148679 B1 KR 101148679B1
Authority
KR
South Korea
Prior art keywords
printed circuit
insulator
circuit board
base substrate
multilayer
Prior art date
Application number
KR1020100131444A
Other languages
English (en)
Inventor
견존수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100131444A priority Critical patent/KR101148679B1/ko
Priority to US13/373,296 priority patent/US20120152595A1/en
Priority to JP2011278399A priority patent/JP2012134502A/ja
Application granted granted Critical
Publication of KR101148679B1 publication Critical patent/KR101148679B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 베이스 기판에 제1 인쇄 회로를 형성하는 단계, 제1 인쇄 회로의 일부에 제1 절연체를 도포하는 단계, 제1 절연체 및 제1 인쇄 회로의 접속 패턴 상에 제2 인쇄 회로를 형성하는 단계 및 제2 인쇄 회로를 제외한 베이스 기판 상에 제2 절연체를 도포하는 단계를 포함하는 다층 인쇄회로기판의 제조방법으로 비아홀 없이도 다층 인쇄 회로를 동시에 전기 접속할 수 있다.

Description

다층 인쇄회로기판 및 그의 제조방법{MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 다층 인쇄회로기판 및 그의 제조방법에 관한 것으로, 보다 상세하게는 다층 인쇄회로기판을 제조하는 다층 인쇄회로기판 및 그의 제조방법에 관한 것이다.
최근 들어 전자 기기 및 제품의 첨단화로 인한 전자 기기 및 제품의 소형화 및 기술 집적은 꾸준히 발전하고 있으며, 이와 함께 전자 기기 및 제품 등에 사용되는 인쇄회로기판(Printed Circuit Board : PCB)의 제조 공정도 소형화 및 기술 집적에 대응하여 다양한 변화를 요구하고 있다.
상기 인쇄회로기판을 제조하는 방법에 대한 기술 방향은 초기에 단면 인쇄회로기판에서 양면 인쇄회로기판으로, 다시 다층 인쇄회로기판으로 전개되었으며, 특히 다층 인쇄회로기판을 제조함에 있어 최근에는 소위 빌드 업(build up) 공법이라 불리는 제조 방법이 전개 중이다.
종래 기술에 따른 다층 인쇄회로기판의 제조 과정은 패턴 형성된 인쇄 회로를 지니고 있는 각 층을 전기 접속시키기 위해 층간 절연물에 비아홀을 형성하고, 비아홀 내벽을 전기 도금하거나 금속으로 충전한다.
그러나, 상술한 다층 인쇄회로기판은 비아홀을 통해서만 층간 전기적 접속이 가능하게 하기 때문에 회로를 설계하는데 제약이 있었다.
그리고, 다층 인쇄회로기판의 크기가 커지는 문제점이 있었다.
본 발명의 사상은 복수 개의 인쇄 회로가 겹쳐지는 부분을 절연체로 도포하여 비아홀 없이도 다층 인쇄 회로를 동시에 전기 접속할 수 있는 다층 인쇄회로기판 및 그의 제조방법을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 다층 인쇄회로기판의 제조방법은 베이스 기판에 제1 인쇄 회로를 형성하는 단계; 상기 제1 인쇄 회로의 일부에 제1 절연체를 도포하는 단계; 상기 제1 절연체 및 제1 인쇄 회로의 접속 패턴 상에 제2 인쇄 회로를 형성하는 단계; 상기 제2 인쇄 회로를 제외한 베이스 기판 상에 제2 절연체를 도포하는 단계를 포함한다.
여기서, 상기 제1 인쇄 회로의 접속 패턴은 상기 제2 인쇄 회로와 전기적으로 접속된다.
그리고, 상기 제1 인쇄 회로는 상기 제1 절연체가 도포된 비접속 패턴; 상면이 노출되어 상기 제2 인쇄 회로가 형성되는 접속 패턴을 포함한다.
게다가, 상기 다층 인쇄회로기판의 층수에 따라 상기 제1 인쇄 회로를 형성하는 단계 내지 상기 제2 절연체를 도포하는 단계를 반복한다.
또한, 상기 제1 인쇄 회로를 형성하는 단계는 상기 베이스 기판에 금속을 도금하고 에칭하여 상기 제1 인쇄 회로를 형성한다.
이때, 상기 제1 절연체는 절연성 잉크이다.
아울러, 상기 제1 절연체를 도포하는 단계는 상기 제1 인쇄 회로의 일부에 상기 절연성 잉크를 인쇄하여 상기 제1 절연체를 도포한다.
한편, 본 발명의 일실시예에 의한 다층 인쇄회로기판은 베이스 기판; 상기 베이스 기판에 형성된 제1 인쇄 회로; 상기 제1 인쇄 회로의 일부에 도포된 제1 절연체; 상기 제1 절연체 및 제1 인쇄 회로의 접속 패턴 상에 형성된 제2 인쇄 회로; 상기 제2 인쇄 회로를 제외한 베이스 기판 상에 도포된 제2 절연체를 포함한다.
여기서, 상기 제1 인쇄 회로의 접속 패턴은 상기 제2 인쇄 회로와 전기적으로 접속된다.
그리고, 상기 제1 인쇄 회로는 상기 제1 절연체가 도포된 비접속 패턴; 상면이 노출되어 상기 제2 인쇄 회로가 형성되는 접속 패턴을 포함한다.
또한, 상기 제1 인쇄 회로, 제1 절연체, 제2 인쇄 회로 및 제2 절연체는 상기 다층 인쇄회로기판의 층수에 따라 복수 개 형성된다.
이때, 상기 제1 절연체는 절연성 잉크이다.
그리고, 상기 제1 인쇄 회로의 일부는 상기 절연성 잉크가 인쇄되어 도포된다.
상술한 바와 같이 본 발명의 일실시예에 의한 다층 인쇄회로기판 및 그의 제조방법에 따르면, 복수 개의 인쇄 회로가 겹쳐지는 부분을 절연체로 도포하여 비아홀 없이도 다층 인쇄 회로를 동시에 전기 접속시킬 수 있는 장점이 있다.
이로 인해, 다층 인쇄회로기판의 전기적 접속에 대한 신뢰성을 향상시킬 수 있으며, 다양한 구조의 인쇄 회로를 설계할 수 있기 때문에 고집적 회로 설계가 가능한 장점이 있다.
또한, 다층 인쇄회로기판의 크기를 줄여 제조 비용을 절감할 수 있는 장점이 있다.
도 1은 본 발명의 일실시예에 의한 다층 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일실시예에 의한 다층 인쇄회로기판의 제조과정을 보여주는 동작 흐름도이다.
도 3 내지 도 10은 본 발명의 일실시예에 의한 다층 인쇄회로기판의 제조과정을 나타내는 단면도이다.
도 11a는 종래 기술에 따른 다층 인쇄회로기판의 회로 패턴도이다.
도 11b는 본 발명의 일실시예에 의한 다층 인쇄회로기판의 회로 패턴도이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 일실시예에 의한 다층 인쇄회로기판의 단면도를 나타낸다.
도 1에 도시한 바와 같이, 다층 인쇄회로기판(100)은 베이스 기판(110), 제1 인쇄 회로(120), 제1 절연체(130), 제2 인쇄 회로(140) 및 제2 절연체(150)를 포함하여 구성된다.
베이스 기판(110)은 다층 인쇄회로기판(100)의 원자재를 말하며, 동박 적층판(Copper Clad Laminate : CCL)이나 열경화성 수지 조성물로 함침된 유리 섬유 기재(열경화성 수지 조성물로 함침된 유리 섬유 강화 프리플레그)로 구성될 수 있다.
이때, 동박 적층판은 절연층 및 구리막을 순차적으로 증착하여 형성된 편면 동박 적층판과, 하단 구리막, 절연층 및 상단 구리막을 순차적으로 증착하여 형성된 양면 동박 적층판을 포함한다.
이러한 베이스 기판(110)에는 비아홀(112)이 형성되고, 비아홀(112)의 내주면은 금속(114)으로 도금된다. 또한, 비아홀(112)의 내부는 절연물(116)로 충진된다.
제1 인쇄 회로(120)는 베이스 기판(110)을 금속으로 도금하고 에칭하여 형성된다. 즉, 제1 인쇄 회로(120)를 형성하기 위해 베이스 기판(110)을 금속으로 도금한 후, 회로가 남아야 하는 부분 즉, 회로 패턴 부분에만 선택적으로 에칭 레지스트를 도포한다. 그리고, 에칭 공정을 진행한 후, 에칭 레지스트를 제거하면 제1 인쇄 회로(120)를 형성할 수 있다.
상술한 도금 및 에칭 방식 외에 도전성 입자를 포함하는 페이스트 조성물로 베이스 기판(110) 상에 회로 패턴을 인쇄하고, 이를 이미드화되도록 가열하여 제1 인쇄 회로(120)를 형성할 수 있다.
그리고, 제1 인쇄 회로(120)는 비접속 패턴(122) 및 접속 패턴(124)을 포함하여 구성된다.
이 중에서 비접속 패턴(122)은 제1 절연체(130)가 도포되는 제1 인쇄 회로(120)의 일부이고, 접속 패턴(124)은 제1 인쇄 회로(120)의 상면이 노출되어 제2 인쇄 회로(140)가 형성되는 제1 인쇄 회로(120)의 나머지 부분이다.
제1 절연체(130)는 제1 인쇄 회로(120)의 일부인 비접속 패턴(122) 상에 도포된다.
보다 구체적으로 설명하면, 제1 인쇄 회로(120)의 비접속 패턴(122)은 제2 인쇄 회로(140)와 전기적으로 접속되지 않아야 하는 부분으로서, 제1 인쇄 회로(120)의 비접속 패턴(122)과 제2 인쇄 회로(140)가 전기적으로 겹쳐지지 않도록 제1 인쇄 회로(120)의 비접속 패턴(122)과 제2 인쇄 회로(140)가 겹쳐지는 부분에는 제1 절연체(130)를 도포한다.
이러한 제1 절연체(130)는 절연성 잉크로 구성되어 제1 인쇄 회로(120)의 일부인 비접속 패턴(122) 상에 절연성 잉크를 인쇄함으로써 제1 절연체(130)가 제1 인쇄 회로(120)의 비접속 패턴(122)에 도포될 수 있다. 또한, 제1 절연체(130)는 절연성 잉크 외에 다양한 절연 물질로 구성되어 절연 물질을 적층하거나 충진함으로써 제1 인쇄 회로(120)의 비접속 패턴(122)에 도포될 수 있다.
제2 인쇄 회로(140)는 제1 절연체(130) 및 제1 인쇄 회로(120)의 접속 패턴(124) 상에 형성된다.
상술한 제2 인쇄 회로(140)는 제1 인쇄 회로(120)를 형성하는 방법과 동일하게 베이스 기판(110)의 편면 또는 양면을 금속으로 도금하고 에칭하여 형성되거나 베이스 기판(110) 상에 도전성 입자를 포함하는 페이스트 조성물로 회로 패턴을 인쇄하고, 이를 이미드화되도록 가열하여 형성될 수 있다.
이와 같이, 제1 인쇄 회로(120)의 접속 패턴(124) 상에 제2 인쇄 회로(140)를 형성하여 제1 인쇄 회로(120)와 제2 인쇄 회로(140)는 전기적으로 접속될 수 있다.
제2 절연체(150)는 제2 인쇄 회로(140)를 제외한 베이스 기판(110) 상에 도포된다.
이러한 제2 절연체(150)는 제1 절연체(130)와 동일하게 절연성 잉크를 인쇄하여 도포되거나 절연 물질을 충진 또는 적층하여 도포될 수 있다.
상기한 바와 같이, 제2 인쇄 회로(140)를 제외한 베이스 기판(110) 상에 제2 절연체(150)를 도포함으로써 다층 인쇄회로기판 중에서 하나의 층(제1층)을 완성할 수 있다.
한편, 본 발명의 일실시예에서는 베이스 기판(110)의 편면에 형성된 제1층을 가지는 다층 인쇄회로기판을 설명하였으나, 다층 인쇄회로기판은 베이스 기판(110)의 양면에 형성될 수 있으며, 다층 인쇄회로기판의 층수에 따라 제1 인쇄 회로(120), 제1 절연체(130), 제2 인쇄 회로(140) 및 제2 절연체(150)가 복수 개 형성될 수 있다.
복수 개의 층을 가지는 다층 인쇄회로기판에 대해서는 하기에서 설명하도록 한다.
이하에서는 본 발명의 일실시예에 의한 다층 인쇄회로기판의 제조과정을 설명하도록 한다.
도 2는 본 발명의 일실시예에 의한 다층 인쇄회로기판의 제조과정을 보여주는 동작 흐름도 및 도 3 내지 도 10은 본 발명의 일실시예에 의한 다층 인쇄회로기판의 제조과정을 나타내는 단면도이다.
도 2 및 도 3 내지 도 10을 참조하면, 베이스 기판(110)에 제1 인쇄 회로(120a)를 형성한다(S200).
여기서, 제1 인쇄 회로(120a)는 베이스 기판(110)을 금속으로 도금하고 에칭하여 형성된다. 즉, 제1 인쇄 회로(120a)를 형성하기 위해 베이스 기판(110)을 도금한 후, 회로가 남아야 하는 부분 즉, 회로 패턴 부분에만 선택적으로 에칭 레지스트를 도포한다. 그리고, 에칭 공정을 진행한 후, 에칭 레지스트를 제거하면 제1 인쇄 회로(120a)를 형성할 수 있다.
또는, 베이스 기판(110) 상에 도전성 입자를 포함하는 페이스트 조성물로 회로 패턴을 인쇄하고, 이를 이미드화되도록 가열하여 제1 인쇄 회로(120a)를 형성할 수 있다.
이외에 다양한 방법을 사용하여 회로를 형성할 수 있다.
아울러, 제1 인쇄 회로(120a)는 비접속 패턴(122a) 및 접속 패턴(124a)을 포함하여 구성된다. 이 중에서 비접속 패턴(122a)은 제1 절연체(130a)가 도포되는 제1 인쇄 회로(120a)의 일부이고, 접속 패턴(124a)은 제1 인쇄 회로(120a)의 상면이 노출되어 제2 인쇄 회로(140a)가 형성되는 제1 인쇄 회로(120a)의 나머지 부분이다.
그리고, 제1 인쇄 회로(120a)의 일부에 제1 절연체(130a)를 도포한다(S210).
여기서, 제1 인쇄 회로(120a)의 일부는 비접속 패턴(122a)으로서, 제2 인쇄 회로(140a)와 전기적으로 접속해야 하는 부분을 제외한 부분을 말한다.
보다 구체적으로 설명하면, 하나의 층에서 제1 인쇄 회로(120a)의 비접속 패턴(122a)과 제2 인쇄 회로(140a)가 전기적으로 겹쳐지지 않도록 제1 인쇄 회로(120a)의 비접속 패턴(122a)과 제2 인쇄 회로(140a)가 겹쳐지는 부분에는 제1 절연체(130a)를 도포하도록 구성된다.
이러한 제1 절연체(130a)는 절연성 잉크로 구성되어 제1 인쇄 회로(120)의 일부인 비접속 패턴(122) 상에 절연성 잉크를 인쇄함으로써 제1 절연체(130)가 제1 인쇄 회로(120)의 비접속 패턴(122)에 도포될 수 있다. 또한, 제1 절연체(130)는 절연성 잉크 외에 다양한 절연 물질로 구성되어 절연 물질을 적층하거나 충진함으로써 제1 인쇄 회로(120)의 비접속 패턴(122)에 도포될 수 있다.
그 다음으로, 제1 절연체(130a) 및 제1 인쇄 회로(120a)의 접속 패턴(124a)에 제2 인쇄 회로(140a)를 형성한다(S220).
상기 제2 인쇄 회로(140a)를 형성하는 방법은 제1 인쇄 회로(120a)를 형성하는 방법과 동일하게 베이스 기판(110)을 금속으로 도금하고 에칭하여 형성되거나 베이스 기판(110) 상에 도전성 입자를 포함하는 페이스트 조성물로 회로 패턴을 인쇄하고, 이를 이미드화되도록 가열하여 제2 인쇄 회로(140a)를 형성할 수 있다.
이와 같이, 제1 인쇄 회로(120a)의 접속 패턴(124a) 상에 제2 인쇄 회로(140a)를 형성하면, 제1 인쇄 회로(120a)와 제2 인쇄 회로(140a)는 전기적으로 접속될 수 있다.
다음으로, 제2 인쇄 회로(140a)를 제외한 베이스 기판(110) 상에 제2 절연체(150a)를 도포하여 제1층을 형성한다(S230). 이러한 제2 절연체(150a)는 제1 절연체(130a)와 동일하게 절연성 잉크를 인쇄하여 도포될 수 있거나 절연 물질을 충진 또는 적층하여 도포될 수 있다.
상기한 바와 같이 제1층을 형성한 후, 제1층에 제3 인쇄 회로(120b)를 형성(S240)하고, 제3 인쇄 회로(120b)의 일부에 제3 절연체(130b)를 도포한다(S250).
그 다음, 제3 절연체(130b) 및 제3 인쇄 회로(120b)의 접속 패턴(124b) 상에 제4 인쇄 회로(140b)를 형성(S260)하고, 제4 인쇄 회로(140b)를 제외한 제2 인쇄 회로(140a) 및 제2 절연체(150a)인 제1층 상에 제4 절연체(150b)를 도포(S270)하여 제2층을 형성한다.
그리고, 해당 층 수가 다층 인쇄회로기판의 목표 층 수에 도달하였는지 판단(S208)하여 해당 층 수가 다층 인쇄회로기판의 목표 층 수에 도달할 때까지 240 단계 내지 270 단계를 반복 수행한다.
도 11a는 종래 기술에 따른 다층 인쇄회로기판의 회로 패턴도 및 도 11b는 본 발명의 일실시예에 의한 다층 인쇄회로기판의 회로 패턴도를 나타낸다.
도 11a에 도시한 바와 같이, 종래 기술에 따르면, 하나의 층에 복수 개의 인쇄 회로인 제1 인쇄 회로(A) 및 제2 인쇄 회로(B)를 구현하기 위해서는 제1 및 제2 인쇄 회로가 전기적으로 겹쳐지지 않도록 동일한 층에서 평행하게 형성되는 2D(two-dimensional)로 설계해야 하기 때문에 회로 설계에 제약이 따르고 인쇄회로기판의 크기가 커지는 문제점이 있었다.
이러한 문제점을 해결하기 위한 본 발명의 일실시예에서는 도 11b에 도시한 바와 같이, 제1 인쇄 회로(A) 및 제2 인쇄 회로(B)가 겹쳐지는 부분은 절연체(I)를 도포하기 때문에 3D(three-dimensional)로 설계가 가능하며, 다양한 형태로 회로 설계가 가능한 장점이 있다.
이로 인해, X, Y축 뿐만 아니라 Z축으로도 인쇄 회로 형성에 의한 전기적 접속이 가능하며, 홀이나 비아가 없는 구조로도 층간 전기 접속을 가능하게 할 수 있다.
또한, 다층 인쇄회로기판의 크기를 줄여 제조 비용을 절감할 수 있는 장점이 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
100. 다층 인쇄회로기판
110. 베이스 기판 120. 제1 인쇄 회로
122. 비접속 패턴 124. 접속 패턴
130. 제1 절연체 140. 제2 인쇄 회로
150. 제2 절연체

Claims (15)

  1. 베이스 기판에 제1 인쇄 회로를 형성하는 단계;
    상기 제1 인쇄 회로의 일부인 비접속 패턴에 제1 절연체를 도포하는 단계;
    상기 제1 절연체 및 상면이 노출되는 제1 인쇄 회로의 접속 패턴 상에 제2 인쇄 회로를 형성하는 단계;
    상기 제2 인쇄 회로를 제외한 베이스 기판 상에 제2 절연체를 도포하는 단계를 포함하는 다층 인쇄회로기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 제1 인쇄 회로의 접속 패턴은,
    상기 제2 인쇄 회로와 전기적으로 접속되는 다층 인쇄회로기판의 제조방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 다층 인쇄회로기판의 층수에 따라 상기 제1 인쇄 회로를 형성하는 단계 내지 상기 제2 절연체를 도포하는 단계를 반복하는 다층 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 제1 인쇄 회로를 형성하는 단계는,
    상기 베이스 기판에 금속을 도금하고 에칭하여 상기 제1 인쇄 회로를 형성하는 다층 인쇄회로기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 제1 절연체는,
    절연성 잉크인 다층 인쇄회로기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 제1 절연체를 도포하는 단계는,
    상기 제1 인쇄 회로의 일부에 상기 절연성 잉크를 인쇄하여 상기 제1 절연체를 도포하는 다층 인쇄회로기판의 제조방법.
  8. 베이스 기판;
    상기 베이스 기판에 형성된 제1 인쇄 회로;
    상기 제1 인쇄 회로의 일부인 비접속 패턴에 도포된 제1 절연체;
    상기 제1 절연체 및 상면이 노출되는 제1 인쇄 회로의 접속 패턴 상에 형성된 제2 인쇄 회로;
    상기 제2 인쇄 회로를 제외한 베이스 기판 상에 도포된 제2 절연체를 포함하는 다층 인쇄회로기판.
  9. 제 8 항에 있어서,
    상기 제1 인쇄 회로의 접속 패턴은,
    상기 제2 인쇄 회로와 전기적으로 접속되는 다층 인쇄회로기판.
  10. 삭제
  11. 제 8 항에 있어서,
    상기 제1 인쇄 회로, 제1 절연체, 제2 인쇄 회로 및 제2 절연체는,
    상기 다층 인쇄회로기판의 층수에 따라 복수 개 형성되는 다층 인쇄회로기판.
  12. 제 8 항에 있어서,
    상기 제1 절연체는,
    절연성 잉크인 다층 인쇄회로기판.
  13. 제 12 항에 있어서,
    상기 제1 인쇄 회로의 일부는,
    상기 절연성 잉크가 인쇄되어 도포되는 다층 인쇄회로기판.
  14. 제 1 항에 있어서,
    상기 제1 인쇄 회로, 제1 절연체, 제2 인쇄 회로 및 제2 절연체는,
    상기 베이스 기판 상에 하나의 층으로 형성되는 다층 인쇄회로기판의 제조방법.
  15. 제 8 항에 있어서,
    상기 제1 인쇄 회로, 제1 절연체, 제2 인쇄 회로 및 제2 절연체는,
    상기 베이스 기판 상에 하나의 층으로 형성되는 다층 인쇄회로기판.
KR1020100131444A 2010-12-21 2010-12-21 다층 인쇄회로기판 및 그의 제조방법 KR101148679B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100131444A KR101148679B1 (ko) 2010-12-21 2010-12-21 다층 인쇄회로기판 및 그의 제조방법
US13/373,296 US20120152595A1 (en) 2010-12-21 2011-11-10 Multilayer printed circuit board and method of manufacturing the same
JP2011278399A JP2012134502A (ja) 2010-12-21 2011-12-20 多層印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100131444A KR101148679B1 (ko) 2010-12-21 2010-12-21 다층 인쇄회로기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR101148679B1 true KR101148679B1 (ko) 2012-05-25

Family

ID=46232889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131444A KR101148679B1 (ko) 2010-12-21 2010-12-21 다층 인쇄회로기판 및 그의 제조방법

Country Status (3)

Country Link
US (1) US20120152595A1 (ko)
JP (1) JP2012134502A (ko)
KR (1) KR101148679B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103298247A (zh) * 2012-02-24 2013-09-11 宏恒胜电子科技（淮安）有限公司 电路板及其制作方法
CN110996561A (zh) * 2019-12-24 2020-04-10 奥士康科技股份有限公司 齐平电路板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331136A (ja) * 1996-06-12 1997-12-22 Sumitomo Bakelite Co Ltd 導電性ペーストを用いたプリント配線板
JP2002151809A (ja) 1997-11-18 2002-05-24 Matsushita Electric Ind Co Ltd プリント配線板用電子材料、それを用いたプリント配線板、及びプリント配線板の製造方法
JP2004006578A (ja) 2002-04-15 2004-01-08 Seiko Epson Corp 導電膜パターンとその形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP2006210664A (ja) 2005-01-28 2006-08-10 Toppan Printing Co Ltd プリント配線板およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
US6515237B2 (en) * 2000-11-24 2003-02-04 Hitachi Chemical Company, Ltd. Through-hole wiring board
JP4630542B2 (ja) * 2003-12-22 2011-02-09 キヤノン株式会社 配線形成方法
JP2006024768A (ja) * 2004-07-08 2006-01-26 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器
KR100735411B1 (ko) * 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331136A (ja) * 1996-06-12 1997-12-22 Sumitomo Bakelite Co Ltd 導電性ペーストを用いたプリント配線板
JP2002151809A (ja) 1997-11-18 2002-05-24 Matsushita Electric Ind Co Ltd プリント配線板用電子材料、それを用いたプリント配線板、及びプリント配線板の製造方法
JP2004006578A (ja) 2002-04-15 2004-01-08 Seiko Epson Corp 導電膜パターンとその形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP2006210664A (ja) 2005-01-28 2006-08-10 Toppan Printing Co Ltd プリント配線板およびその製造方法

Also Published As

Publication number Publication date
JP2012134502A (ja) 2012-07-12
US20120152595A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
US8735739B2 (en) Wiring board and method for manufacturing the same
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
KR20090110596A (ko) 인쇄회로기판 및 그 제조방법
US20180061555A1 (en) Inductor and method of manufacturing the same
US10674608B2 (en) Printed circuit board and manufacturing method thereof
CN102196668B (zh) 电路板制作方法
CN101257773A (zh) 多层印刷电路板的制造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
KR100754070B1 (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR102046006B1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
TWI531286B (zh) 多層電路板及其製作方法
JP2013106034A (ja) プリント回路基板の製造方法
KR101148679B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
KR101023372B1 (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR20100046497A (ko) 다층 인쇄회로기판 및 그 제조방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR20170047688A (ko) 인쇄회로기판 및 그 제조방법
KR102480712B1 (ko) 인쇄회로기판
KR101251756B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee