KR101251756B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101251756B1
KR101251756B1 KR1020110023455A KR20110023455A KR101251756B1 KR 101251756 B1 KR101251756 B1 KR 101251756B1 KR 1020110023455 A KR1020110023455 A KR 1020110023455A KR 20110023455 A KR20110023455 A KR 20110023455A KR 101251756 B1 KR101251756 B1 KR 101251756B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
metal layer
film layer
layer
Prior art date
Application number
KR1020110023455A
Other languages
English (en)
Other versions
KR20120105804A (ko
Inventor
조민정
염광섭
정교민
윤경로
김상덕
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110023455A priority Critical patent/KR101251756B1/ko
Publication of KR20120105804A publication Critical patent/KR20120105804A/ko
Application granted granted Critical
Publication of KR101251756B1 publication Critical patent/KR101251756B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 금속층에 필름층을 적층하는 단계, 비아홀이 형성될 부분에 대응하여 필름층의 일부를 제거하는 단계, 금속층이 노출된 부분을 도전성 페이스트로 충진하는 단계, 필름층의 나머지를 제거하는 단계 및 도전성 페이스트가 충진된 금속층에 절연층 및 금속층을 순차적으로 적층하는 단계를 포함하는 인쇄회로기판의 제조방법으로 인쇄회로기판을 용이하게 제조할 수 있다.

Description

인쇄회로기판의 제조방법{METHOD FOR MANUFACTURING PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 기판을 천공하는 과정 없이도 홀을 형성할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
최근 들어 전자 기기 및 전자 제품의 첨단화로 인하여 전자 기기 및 전자 제품의 소형화 및 기술 집적 기술은 꾸준히 발전하고 있으며, 이와 함께 전자 기기 및 전자 제품 등에 사용되는 인쇄회로기판(Printed Circuit Board : PCB)의 제조 공정도 소형화 및 기술 집적에 대응하여 다양한 변화를 요구하고 있다.
상기 인쇄회로기판을 제조하는 방법에 대한 기술 방향은 초기에 단면 기판에서 양면 기판으로, 다시 다층 기판으로 전개되었으며, 특히 다층 기판을 제조하기 위하여 근래에는 소위 빌드 업(build up) 공법이라 불리는 제조 방법이 전개 중이다.
상기 다층 기판을 제조하기 위해서는 각 층의 회로 패턴 및 전자 소자 간을 전기적으로 연결하기 위한 내부 비아홀(Inner Via Hole : IVH), 블라인드 비아홀(Blind Via Hole : BVH) 또는 관통홀(Plated Through Hole : PTH) 등의 다양한 비아홀을 형성하는 과정이 필요하다.
이를 위해 종래에는 기판을 천공하여 비아홀을 형성하고, 기판의 표면 및 비아홀의 내주면에 디스미어 및 도금 공정을 수행하여 인쇄회로기판을 제조한다.
그러나, 근래에는 고객의 다양한 요구에 따라 다층 기판의 층 수를 축소하여 제조하는 요청이 증가하고 있는데, 일례로 4Layer 기판에서 2Layer 기판으로 축소할 경우, 4Layer 기판의 회로 패턴이 2Layer 기판에서도 모두 구현되어야 하기 때문에 한 층당 형성되는 비아홀의 개수를 증가시켜야 한다.
이에 따라, 비아홀의 크기는 줄어들게 되고, 비아홀의 크기가 작아지면 기판을 천공하는 작업이 어려워지기 때문에 제조 비용이 증가하는 문제점이 있었다.
그리고, 비아홀의 크기가 작아지면 도금 공정을 수행하기가 어려워지며, 도금 시간이 오래 걸릴 뿐만 아니라, 미세 회로를 구현하기가 어려운 문제점이 있었다.
또한, 도금 공정을 수행한 후, 이를 평탄화하는 과정이 필요한데, 여러 번 에칭하여 평탄화하기 때문에 평탄화 시간이 오래 걸리며, 평탄화 작업을 수행하기가 어려운 문제점이 있었다.
본 발명의 사상은 필름층의 일부에 도전성 페이스트를 충진하여 홀을 형성하고, 절연층 및 금속층을 적층하여 인쇄회로기판을 용이하게 제조할 수 있는 인쇄회로기판의 제조방법을 제공함에 있다.
이를 위해 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법은 금속층에 필름층을 적층하는 단계; 비아홀이 형성될 부분에 대응하여 상기 필름층의 일부를 제거하는 단계; 상기 금속층이 노출된 부분을 도전성 페이스트로 충진하는 단계; 상기 필름층의 나머지를 제거하는 단계; 상기 도전성 페이스트가 충진된 금속층에 절연층 및 금속층을 순차적으로 적층하는 단계를 포함한다.
여기서, 상기 비아홀이 형성될 부분에 대응하여 상기 필름층의 일부를 제거하는 단계는 상기 비아홀이 형성될 부분을 제외한 나머지 필름층을 노광하는 단계; 상기 필름층 중 노광되지 않은 부분인 상기 비아홀이 형성될 부분을 현상하여 제거하는 단계를 포함한다.
그리고, 상기 도전성 페이스트가 충전된 금속층에 절연층 및 금속층을 순차적으로 적층하는 단계를 수행한 후에, 상기 금속층에 회로 패턴을 형성하는 단계; 상기 형성된 회로 패턴에 솔더 레지스트를 도포하는 단계; 상기 솔더 레지스트의 일부를 제거하여 상기 솔더 레지스트가 제거된 부분에 솔더 볼을 형성하는 단계를 포함한다.
이때, 상기 필름층은 드라이 필름인 것을 특징으로 한다.
또한, 상기 절연층은 프리프레그 또는 폴리이미드 중 어느 하나인 것을 특징으로 한다.
상술한 바와 같이 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법에 따르면, 기판을 천공하는 과정 없이도 필름층의 일부에 도전성 페이스트를 충진하여 홀을 형성하고, 절연층 및 금속층을 순차적으로 적층하여 인쇄회로기판을 용이하게 제조할 수 있는 장점이 있다.
또한, 홀의 형성 시 도금 작업을 수행하지 않기 때문에 도금 시 발생할 수 있는 위치별 도금 편차 문제를 해결할 수 있으며, 평탄화가 용이한 장점이 있다.
그리고, 금속층의 두께를 조절하는 것이 가능하기 때문에 미세 회로 구현에 유리한 장점이 있다.
게다가, 도정성 페이스트의 충진으로 인해 전도도가 향상되기 때문에 홀의 크기를 줄일 수 있으며, 균일한 형태의 홀 구현이 가능한 장점이 있다.
아울러, 절연층 및 금속층을 순차적으로 적층하는 방식으로 인해 기존에 홀 내 도금과 절연층 계면 사이의 디라미네이션(delamination) 문제를 개선할 수 있다.
더불어, 제조 비용 및 제조 시간까지 줄일 수 있는 장점이 있다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 보여주는 동작 흐름도이다.
도 2 내지 도 10은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 1은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 보여주는 동작 흐름도 및 도 2 내지 도 10은 본 발명의 일실시예에 의한 인쇄회로기판의 제조과정을 나타내는 단면도이다.
도 1 및 도 3을 참조하면, 도 2의 금속층(10, 하부 금속층)에 필름층(20)을 적층한다(S100).
여기서, 금속층(10)은 회로 패턴을 형성하기 위한 것이므로 동박(copper)을 사용하는 것이 바람직하다.
또한, 금속층(10) 위의 필름층(20)은 드라이 필름(dry film)이나 워킹 필름(working film) 등이 사용될 수 있다.
다만, 본 발명이 반드시 금속층(10)으로서 동박을 사용하고, 필름층(20)으로서 드라이 필름이나 워킹 필름을 사용하는 것에 한정되는 것은 아니며, 당업자에게 자명한 범위 내에서 다른 부재를 사용할 수 있음은 물론이다.
다음으로, 비아홀(30)이 형성될 부분에 대응하여 필름층(20)의 일부를 제거한다(S110).
도 4를 참조하여 보다 구체적으로 설명하면, 비아홀(30)이 형성될 부분이 패턴으로서 인쇄된 마스크(미도시)를 광원과 필름층(20) 사이에 놓은 후, 자외선을 조사한다(노광 공정). 그러면, 자외선이 조사된 필름층(비아홀(30)이 형성될 부분을 제외한 나머지 필름층)만이 자외선에 의해 단량체(Monomer)가 중합체(Polymer)로 경화된다.
그런 후, 금속층(10)이 적층된 필름층(20)을 현상액에 담그면, 경화된 부분의 필름층(20)은 남고, 경화되지 않은 부분(비아홀(30)이 형성될 부분)의 필름층(20)은 제거된다. 여기서, 현상액으로는 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3) 등의 수용액이 사용된다.
110단계에서 필름층(20)의 일부를 제거하면, 금속층(10)의 일부가 노출되게 되는데, 도 6에서와 같이, 금속층(10)이 노출된 부분을 도전성 페이스트(40)로 충진한다(S120).
한편, 110단계에서 노광 공정을 수행하기 위해 자외선이 조사되면, 필름층(20)은 단량체(Monomer)에서 중합체(Polymer)로 경화되어 단단해지기 때문에 단단해진 필름층(20)의 일부에 도전성 페이스트(40)를 충전하면, 비아홀(30)의 파인 패턴(fine pattern) 형성이 가능한 장점이 있다.
여기서, 도전성 페이스트(40)로는 실버 페이스트(silver) 등과 같이 당업자에게 자명한 재료가 사용될 수 있다.
그 다음으로, 도 7에서와 같이, 필름층(20)의 나머지를 박리하여 제거한다(S130).
상기 도전성 페이스트를 충진한 후, 박리액을 이용하여 금속층(10)에 도포된 필름층(20)의 나머지를 제거하는데, 이러한 박리액으로는 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등이 사용된다.
도 8 및 도 9에서와 같이, 도전성 페이스트(40)가 충진된 금속층(10)에 절연층(50) 및 금속층(60)을 순차적으로 적층한다(S140).
여기서, 절연층(50)은 기초 재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열팽창률)가 금속의 10배 정도로 큰 수지의 결점을 보완하기 위해 종이 및 유리섬유 등의 보강기재가 혼합된다.
이외에 절연층(50)은 프리프레그(prepreg)나 폴리이미드 중 어느 하나가 사용될 수도 있다.
금속층(60, 상부 금속층)은 동박(copper)을 사용하는 것이 바람직한데, 동박은 통상 전해 동박이 사용되고, 수지와의 접착력을 높이기 위해 동박 형성 시 동박이 수지와 화학적으로 반응하여 수지 쪽으로 소정 깊이로 파고들도록 만들어진다.
다음으로, 도 10에 도시한 바와 같이, 금속층(60)에 회로 패턴을 형성(S150)하고, 형성된 회로 패턴에 솔더 레지스트(70)를 도포한 후, 솔더 레지스트(70)의 일부를 제거하여 솔더 볼(80)을 형성하기 위한 패턴을 형성한다(S160). 그 후, 솔더 레지스트(70)가 제거된 부분에 솔더 볼(80)을 형성한다.
한편, 본 발명의 일실시예에서는 하나의 층에 대한 인쇄회로기판을 제조하는 방식을 설명하였으나, 분리가 가능한 접착제를 이용하여 동시에 듀얼(dual)로 인쇄회로기판을 제조하는 것도 가능하다.
즉, 분리가 가능한 접착제의 양면에 금속층(10)을 각각 도포하고, 금속층(10) 각각에 필름층(20)을 도포하여 상기의 140단계까지 순차적으로 진행한 후, 접착제의 양면에 부착된 인쇄회로기판을 분리하여 회로 패턴을 형성하고 솔더 볼(80)을 형성하는 공정을 각각 진행할 수 있다.
이와 같이, 듀얼로 인쇄회로기판을 동시에 제조할 경우, 제조 비용을 줄이는데 효과적인 장점이 있다.
한편, 상기와 같은 방법으로 형성된 인쇄회로기판을 다층 인쇄회로기판에 적층하는 것도 가능하다.
지금까지 설명한 내용을 정리하면, 본 발명의 일실시예에 의한 인쇄회로기판의 제조방법은 기판을 천공하는 공정 없이도 필름층의 일부에 도전성 페이스트를 충진하여 홀을 형성하기 때문에 홀을 형성하기 위한 무전해 동도금 공정 및 전해 동도금 공정을 제거할 수 있게 되어 인쇄회로기판의 제조 공정 시간을 줄일 수 있게 된다.
이로 인해, 도금 시 발생할 수 있는 위치별 도금 편차 문제를 해결할 수 있게 된다.
또한, 종래 기술에 따르면, 도금 공정을 수행한 후 여러 번 에칭하여 평탄화 공정을 수행해야 하나, 본 발명의 일실시예에서는 도전성 페이스트를 충진하는 방식을 사용하기 때문에 한 번의 에칭으로 평탄화가 가능한 장점이 있다.
그리고, 가격이 저렴한 두꺼운 금속층(동박)에 텐팅(tenting) 공정을 수행하여 금속층(동박)의 두께를 조절할 수 있기 때문에 미세 회로 구현에 유리한 장점이 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
10. 금속층(하부) 20. 필름층
30. 비아홀 40. 도전성 페이스트
50. 절연층 60. 금속층(상부)
70. 솔더 레지스트 80. 솔더 볼

Claims (5)

  1. (a) 분리 가능한 접착제의 양면에 금속층을 각각 도포하는 단계;
    (b) 상기 금속층에 필름층을 적층하는 단계;
    (c) 비아홀이 형성될 부분에 대응하여 상기 필름층의 일부를 제거하는 단계;
    (d) 상기 금속층이 노출된 부분을 도전성 페이스트로 충진하는 단계;
    (e) 상기 필름층의 나머지를 제거하는 단계;
    (f) 상기 도전성 페이스트가 충진된 금속층에 절연층 및 금속층을 순차적으로 적층하여 상기 접착제의 양면에 인쇄회로기판을 형성하는 단계; 및
    (g) 상기 접착제를 기준으로 양측의 상기 인쇄회로기판을 분리하는 단계;
    를 포함하는 인쇄회로기판이 제작되고,
    상기 (g) 단계 이후에,
    (h) 상기 금속층에 회로 패턴을 형성하는 단계;
    (i) 상기 회로 패턴에 솔더 레지스트를 도포하는 단계;
    (j) 상기 솔더 레지스트의 일부를 제거하여 상기 솔더 레지스트가 제거된 부분의 상기 도전성 페이스트가 충진된 위치에서 솔더볼을 형성하는 단계;를 더 포함하는 인쇄회로기판의 제조방법
  2. 제 1 항에 있어서,
    상기 비아홀이 형성될 부분에 대응하여 상기 필름층의 일부를 제거하는 단계는,
    상기 비아홀이 형성될 부분을 제외한 나머지 필름층을 노광하는 단계;
    상기 필름층 중 노광되지 않은 부분인 상기 비아홀이 형성될 부분을 현상하여 제거하는 단계를 포함하는 인쇄회로기판의 제조방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 필름층은,
    드라이 필름인 인쇄회로기판의 제조방법.
  5. 제 1 항에 있어서,
    상기 절연층은,
    프리프레그 및 폴리이미드 중에서 어느 하나인 인쇄회로기판의 제조방법.
KR1020110023455A 2011-03-16 2011-03-16 인쇄회로기판의 제조방법 KR101251756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110023455A KR101251756B1 (ko) 2011-03-16 2011-03-16 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110023455A KR101251756B1 (ko) 2011-03-16 2011-03-16 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20120105804A KR20120105804A (ko) 2012-09-26
KR101251756B1 true KR101251756B1 (ko) 2013-04-05

Family

ID=47112603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110023455A KR101251756B1 (ko) 2011-03-16 2011-03-16 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101251756B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290048A (ja) * 2001-03-23 2002-10-04 Fujitsu Ltd 多層回路基板におけるビア形成方法
KR20100122413A (ko) * 2009-05-12 2010-11-22 주식회사 심텍 마이크로 비아를 포함하는 베이스 기판을 이용한 초박형 인쇄회로기판 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290048A (ja) * 2001-03-23 2002-10-04 Fujitsu Ltd 多層回路基板におけるビア形成方法
KR20100122413A (ko) * 2009-05-12 2010-11-22 주식회사 심텍 마이크로 비아를 포함하는 베이스 기판을 이용한 초박형 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20120105804A (ko) 2012-09-26

Similar Documents

Publication Publication Date Title
US9532466B2 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
JP2009060076A (ja) 多層プリント基板の製造方法
JP2007096312A (ja) 高密度プリント回路基板の製造方法
JP2006148038A (ja) 高密度プリント基板の製造方法
JP2006073984A (ja) 抵抗内蔵型プリント基板およびその製造方法
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
KR100897650B1 (ko) 다층 인쇄회로기판의 제조방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
KR20090011528A (ko) 인쇄회로기판의 제조방법
KR102046006B1 (ko) 일반 인쇄회로기판을 활용한 고전류 전송 방법
KR101184856B1 (ko) 감광성 절연재를 이용한 인쇄회로기판 제조 방법
US9402318B2 (en) Printed wiring board
KR101596098B1 (ko) 인쇄회로기판의 제조방법
US20120298409A1 (en) Circuit board and method of manufacturing the same
KR101251756B1 (ko) 인쇄회로기판의 제조방법
KR100754061B1 (ko) 인쇄회로기판의 제조방법
KR101148679B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2005045163A (ja) 多層回路板の製造方法
JP6640508B2 (ja) 印刷配線板の製造方法
KR100789521B1 (ko) 다층 인쇄회로기판의 제조방법
TWI736844B (zh) 電路板結構及其製作方法
KR100871030B1 (ko) 저항 내장형 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee