JP2006073984A - 抵抗内蔵型プリント基板およびその製造方法 - Google Patents

抵抗内蔵型プリント基板およびその製造方法 Download PDF

Info

Publication number
JP2006073984A
JP2006073984A JP2004371951A JP2004371951A JP2006073984A JP 2006073984 A JP2006073984 A JP 2006073984A JP 2004371951 A JP2004371951 A JP 2004371951A JP 2004371951 A JP2004371951 A JP 2004371951A JP 2006073984 A JP2006073984 A JP 2006073984A
Authority
JP
Japan
Prior art keywords
built
resistance
resistor
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004371951A
Other languages
English (en)
Inventor
Myung-Sam Kang
カン、ミョン−サム
Chang Sup Ryu
リュ、チャン−ソプ
Jong Kuk Hong
ホン、ゾン−グク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006073984A publication Critical patent/JP2006073984A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/0652—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component containing carbon or carbides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】多数の内蔵型抵抗に均一な抵抗値を持たせ、単位面積当り内蔵型抵抗の数を増加させ、内蔵型抵抗の長さまたは断面積の調節を容易にした抵抗内蔵型プリント基板およびその製造方法を提供する。
【解決手段】回路パターンが形成された多数の回路層と、前記多数の回路層間にそれぞれ位置する多数の絶縁層と、閉曲線の断面を有し、前記閉曲線の断面が前記多数の回路層の一回路層からほかの回路層まで伸び、前記閉曲線断面の内部空間が抵抗物質で充填され、前記閉曲線断面の一側とこれと対向する前記閉曲線断面の他側に対応する内壁が導電性物質で鍍金されている内蔵型抵抗とを含んでなる。
【選択図】図５

Description

本発明は抵抗内蔵型プリント基板およびその製造方法に係り、より詳しくはビアホールとビアホールを連結する一定の空間に抵抗物質を充填し、抵抗端子としてビアホールの内壁を用いる抵抗内蔵型プリント基板およびその製造方法に関するものである。
近年、電子産業の発達による電子製品の小型化および高機能化の要求に応えるため、電子産業の技術は、抵抗、キャパシタ、ＩＣなどを基板に挿入する方向に発展している。
現在まで大部分のプリント基板の表面に一般の個別チップ抵抗（discrete chip resistor）または一般の個別チップキャパシタ（discrete chip capacitor）を実装しているが、最近には抵抗またはキャパシタなどの受動素子を内蔵したプリント基板が開発されている。
すなわち、受動素子内蔵型プリント基板技術とは、新材料（物質）と工程を用いてプリント基板の外部または内部に受動素子を挿入して既存のチップ抵抗またはチップキャパシタの役割を代替する技術をいう。
このような受動素子内蔵型プリント基板において、プリント基板の外部または内部に抵抗が埋め込まれている形態であって、プリント基板の大きさにかかわらず、抵抗がプリント基板の一部として統合されていると、これを“内蔵型抵抗”といい、このような基板を“抵抗内蔵型プリント基板”という。
このような抵抗内蔵型プリント基板の最も重要な特徴は、抵抗がプリント基板の一部として既に備えられているため、別個のチップ抵抗をプリント基板の表面に実装する必要がないことである。
図１ａないし図１ｃは従来の抵抗内蔵型プリント基板の製造方法の流れを示す図である。
図１ａに示すように、基板１１の表面に、互いに分離されている二つの銅端子１２、１２′を形成する。
図１ｂに示すように、カーボン系レジスタペースト１４を、前記銅端子間にスクィーズブレード１３などによりスクリーン印刷方式で印刷することで、厚膜レジスタ１５を形成する。
図１ｃに示すように、基板１１上に形成された厚膜レジスタ１５の上部にソルダマスク層１６を形成する。
図１ａないし図１ｃの方法で製造された従来の抵抗内蔵型プリント基板は、図１ｂの過程と図１ｃの過程間の工程遅延のため、銅端子１２、１２′が外部環境により易く酸化する問題点があった。
また、後続工程で、酸化した銅端子１２、１２′に液体状態のソルダマスク１６が塗布されると、銅端子１２、１２′の酸化が促進される問題点もあった。
さらに、銅端子１２、１２′の酸化により、厚膜レジスタ１５との境界面での接着力が低下し、抵抗値が上昇する問題点もあった。
そのほかに、プリント基板の製造に使用される一般的な５０ｃｍ×６０ｃｍのパネルにおいて、レジスタペーストを塗布する場合、それぞれの厚膜レジスタ１５の厚さが均一でないことにより、抵抗値が均一でないため、最終製品の信頼性を低下させる問題点もあった。
このような問題点を克服するため、本出願人は２００１年１２月４日付で出願した特許文献１につぎのような方法を開示した。
図２ａないし図２ｆは従来の抵抗内蔵型プリント基板のほかの製造方法の流れを示す図である。
図２ａに示すように、基板２１上に、互いに分離された一対のパターン化されたレジスタ金属パッド２２、２２′を形成する。
図２ｂに示すように、基板２１上にソルダマスク層２３を形成する。
図２ｃに示すように、ドライフィルム（図示せず）による露光および現像工程を行い、一対の金属パッド２２、２２′およびその間の基板を覆っているソルダマスク層２３を剥離することにより、ソルダマスク開放部を形成する。
図２ｄに示すように、ソルダマスク開放部を介して露出している一対のレジスタ金属パッド２２、２２′上に伝導性保護層２４、２４′としてニッケルおよび金を鍍金してレジスタ端子を形成する。
図２ｅに示すように、レジスタ端子が電気的に連結されるように、レジスタ端子間にカーボン系レジスタペーストをスクリーン印刷方式で印刷することにより、厚膜レジスタ２５を形成する。
図２ｆに示すように、前記のように形成されたレジスタの抵抗値を目標値と合わせるため、レーザトリミング工程で孔２６、２６′を形成する。
図２ａないし図２ｆに示すような方法により製造された従来の抵抗内蔵型プリント基板は、ニッケル／金鍍金層のような伝導性保護層２４、２４′を形成してレジスタ端子表面の酸化を防止する利点があり、レーザトリミング孔２６、２６′を形成して正確な抵抗値を具現することができる利点もある。
しかし、図２ａないし図２ｆに示す抵抗内蔵型プリント基板は、レジスタペーストをスクリーン印刷方式で塗布するため、レジスタペーストの厚さが均一でない問題点が依然として残っている。
また、内蔵型抵抗の抵抗値を合わせるため、レーザトリミング工程を内蔵型抵抗ごとに行わなければならないため、作業速度が遅くて生産性が大変低下する問題点もあった。
このような問題点を克服するため、特許文献２はつぎのような抵抗内蔵型プリント基板の製造方法を開示している。
図３ａないし図３ｆは従来の抵抗内蔵型プリント基板のさらにほかの製造方法の流れを示す断面図である。
図３ａに示すように、エポキシ材質の絶縁層３１の両面に銅材質の薄膜３２、３２′が覆われている銅張積層板を準備する。
図３ｂに示すように、銅張積層板に所要直径の孔ａをドリルで形成する。
図３ｃに示すように、真空印刷機により、抵抗物質３３を銅張積層板の孔ａに充填した後、およそ８０℃でおよそ１時間の間抵抗物質を半硬化させる。
図３ｄに示すように、抵抗物質３３の突出部位を表面サンドペーパ研磨機で除去して平らにした後、およそ１５０℃でおよそ１時間の間抵抗物質３３を完全硬化させる。
図３ｅに示すように、銅張積層板の全面に銅鍍金層３４、３４′を形成する。
図３ｆに示すように、銅鍍金層３４、３４′に感光性エッチングレジスタを塗布し、露光および現像工程を行ってレジスタ端子（３２、３４、および３２′、３４′）を形成した後、感光性エッチングレジスタを除去する。
図３ａないし図３ｆに示す方法で製造された従来の抵抗内蔵型プリント基板は、レーザトリミング工程がないため、生産性が高い利点がある。
また、真空印刷機で抵抗物質３３を充填し、表面サンドペーパ研磨機で除去するので、それぞれの抵抗が比較的均一な抵抗値を有する利点もある。
しかし、図３ａないし図３ｆの抵抗内蔵型プリント基板は、抵抗がプリント基板に垂直な方向に形成されるため、高き抵抗値の抵抗を要求する場合、内蔵型抵抗の長さを増加させるかまたは孔ａの断面積を減少させることが難しい問題点があった。
また、このような内蔵型抵抗の抵抗値限界は、プリント基板の設計自由度を限定するため、最終電子製品の小型化および高機能化に対応し難い問題点もあった。
大韓民国公開特許第２００３−４６５５２号明細書 大韓民国公開特許第２００４−１５９４１号明細書
前記問題点を解決するための本発明の技術的課題は、多数の内蔵型抵抗が均一な抵抗値を有する抵抗内蔵型プリント基板およびその製造方法を提供することにある。
本発明のほかの技術的課題は、単位面積当り内蔵型抵抗の数を増加させることのできる高密度の抵抗内蔵型プリント基板およびその製造方法を提供することにある。
本発明のさらにほかの技術的課題は、内蔵型抵抗の長さまたは断面積の調節が容易な抵抗内蔵型プリント基板およびその製造方法を提供することにある。
前記のような技術的課題を解決するため、本発明は、回路パターンが形成された多数の回路層と、前記多数の回路層間にそれぞれ位置する多数の絶縁層と、閉曲線の断面を有し、前記閉曲線の断面が前記多数の回路層の一回路層からほかの回路層まで伸び、前記閉曲線断面の内部空間が抵抗物質で充填され、前記閉曲線断面の一側とこれと対向する前記閉曲線断面の他側に対応する内壁が導電性物質で鍍金されている内蔵型抵抗とを含んでなる抵抗内蔵型プリント基板を提供する。
前記内蔵型抵抗の閉曲線断面はトラック形状であり、前記トラック形状において、対向する断面半円形の弧部に対応する前記内蔵型抵抗の内壁が導電性物質で鍍金されていることが好ましい。
前記内蔵型抵抗の閉曲線断面は亜鈴形状であり、前記亜鈴形状において、対向する断面円形の弧部に対応する前記内蔵型抵抗の内壁が導電性物質で鍍金されていることが好ましい。
前記内蔵型抵抗の閉曲線断面は半円の突出した長方形であり、前記断面半円の直径は半円が突出した前記長方形の辺より小さく、前記断面半円が突出した長方形において、互いに反対側に位置する前記半円に対応する前記内蔵型抵抗の内壁が導電性物質で鍍金されていることが好ましい。
また、前記のような技術的課題を解決するため、本発明は、（Ａ）原板に多数のビアホールを形成し、前記原板の外層および前記ビアホールの内壁に銅鍍金層を形成する段階と、（Ｂ）前記多数のビアホールのうち、少なくとも二つのビアホール間を除去して抵抗物質充填部を形成し、前記抵抗物質充填部に抵抗物質を充填する段階と、（Ｃ）前記銅鍍金層の形成された原板の外層に所定の回路パターンを形成する段階とを含んでなる抵抗内蔵型プリント基板の製造方法を提供する。
前記（Ｂ）段階の後、（Ｄ）前記多数のビアホールにそれぞれ充填された前記抵抗物質が均一な抵抗値を有する、前記原板の外層より突出した前記抵抗物質を除去する段階をさらに含むことが好ましい。
前記（Ｂ）段階において、前記多数のビアホールの少なくとも二つのビアホール間を除去して抵抗物質充填部を形成する過程は、ＣＮＣドリル（Computer Numerical Control drill）方式、ルータドリル（router drill）方式および金型パンチング方式の少なくとも一つの方式を用いて、前記多数のビアホールの少なくとも二つのビアホール間を除去することで、抵抗物質充填部を形成することが好ましい。
前記（Ｂ）段階において、前記抵抗物質に抵抗物質を充填する過程は、スクリーン印刷方式により前記抵抗物質充填部に抵抗物質を充填することが好ましい。
前記（Ｄ）段階は、バフを用い、前記原板の外層より突出した前記抵抗物質を除去することが好ましい。
以上のような本発明によると、ビアホールとビアホールを連結する一定の空間に抵抗物質を充填し、ビアホールの内壁を抵抗端子として用いることにより、内蔵型抵抗の長さおよび大きさが均一である抵抗内蔵型プリント基板およびその製造方法を提供する。
したがって、本発明による抵抗内蔵型プリント基板およびその製造方法は、内蔵型抵抗の長さおよび大きさが均一であって抵抗値に関する公差が非常に小さいので、内蔵型抵抗ごとに一定の抵抗値を提供する効果がある。
また、本発明による抵抗内蔵型プリント基板およびその製造方法は、抵抗値を調整するためのレーザトリミング工程が不要であるので、作業速度および生産性が向上する効果もある。
また、本発明による抵抗内蔵型プリント基板およびその製造方法は、ビアホールの大きさおよびビアホール間の距離などを調節して微細な内蔵型抵抗を製造することができるので、単位面積当り内蔵型抵抗の数を増加させる効果もある。
また、本発明による抵抗内蔵型プリント基板およびその製造方法は、プリント基板の水平方向に内蔵型抵抗が形成されるので、内蔵型抵抗の長さおよび断面積の調節が容易な効果もある。
また、本発明による抵抗内蔵型プリント基板およびその製造方法は、内蔵型抵抗の長さおよび断面積の調節が容易であるので、多様な抵抗値の内蔵型抵抗を設計することができる効果もある。
以下、添付図面に基づき、本発明による抵抗内蔵型プリント基板およびその製造方法を詳細に説明する。
図４ａないし図４ｈは本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図であり、図５は図４ａないし図４ｈの方法で製造された内蔵型抵抗の斜視図である。
図４ａに示すように、絶縁樹脂層１１１に銅箔層１１２、１１２′が被覆された銅張積層板である原板１１０に二つのビアホールＡ１を形成する。
ここで、原板１１０として使用された銅張積層板の種類には、その用途に応じて、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板、複合銅張積層板などがある。しかし、プリント基板の製造には、主に使用される絶縁樹脂層１１１に銅箔層１１２、１１２′が被覆されたガラス／エポキシ銅張積層板を使用することが好ましい。
また、原板１１０に形成されたビアホールＡ１が銅箔層１１２とほかの銅箔層１１２′を連結する通孔であるので、ＣＮＣドリル（Computer Numerical Control drill）などの機械的ドリルを使用して、前もって設定された位置にビアホールＡ１を形成することが好ましい。
このようなＣＮＣドリルでビアホールＡ１を形成した後、ドリリング時に発生する銅箔層１１２、１１２′のバー（burr）、ビアホールＡ１の内壁の埃、銅箔層１１２、１１２′の表面の埃などを除去するデバリング（deburring）工程を行うことが好ましい。この場合、銅箔層の表面に粗さが付与されるので、後続の銅鍍金工程において、銅との密着力が向上する利点がある。
また、ＣＮＣドリルでビアホールＡ１を形成した後、形成時に発生する熱により絶縁樹脂層１１１が溶けてビアホールＡ１の内壁で生じるスミア（smear）を除去するデスミア（desmear）工程を行うことが好ましい。
図４ｂに示すように、形成されたビアホールＡ１の電気的連結のため、原板１１０の上下銅箔層１１２、１１２′およびビアホールＡ１の内壁に銅鍍金層１４０、１４０′を形成する。
ここで、原板１１０のビアホールＡ１の内壁が絶縁樹脂層１１１であるので、ビアホールＡ１の形成直後に電解銅鍍金を行うことができない。
したがって、形成されたビアホールＡ１の電気的連結および電解銅鍍金のため、無電解銅鍍金を施す。無電解銅鍍金は絶縁体に対する鍍金であるので、電気を呈するイオンによる反応は期待することができない。このような無電解銅鍍金は析出反応によりなされ、析出反応は触媒により促進される。鍍金液から銅を析出させるためには、鍍金しようとする材料の表面に触媒を付着しなければならない。これは、無電解銅鍍金が多くの前処理を必要とすることを示す。
一例として、無電解銅鍍金工程は、脱脂（cleanet）過程、ソフト腐食（soft etching）過程、予備触媒処理（pre-catalyst）過程、触媒処理過程、活性化過程、無電解銅鍍金過程、および酸化防止処理過程を含む。
脱脂過程において、上下銅箔層１１２、１１２′の表面に存在する酸化物または異物、特に油脂分などを酸またはアルカリ界面活性剤の含まれた薬品で除去した後、界面活性剤を完全に水洗する。
ソフト腐食過程において、上下銅箔層１１２、１１２′の表面に微細な粗さ（例えば、およそ１〜２μｍ）を与えて、鍍金段階で銅粒子が均一に密着するようにし、脱脂過程で処理されていない汚染物を除去する。
予備触媒過程において、低濃度の触媒薬品に原板１１０を浸漬することにより、触媒処理段階で使用される薬品が汚染するかまたは濃度が変化することを防止する。さらに、同種成分の薬品槽に原板１１０を浸漬するので、触媒処理がより活性化される効果がある。このような予備触媒処理過程には、１〜３％に希釈された触媒薬品を使用することが好ましい。
触媒処理過程において、原板１１０の銅箔層１１２、１１２′および絶縁樹脂層１１１の面（すなわち、ビアホールＡ１の内壁）に触媒粒子を被せる。触媒粒子はＰｄ−Ｓｎ化合物を使用することが好ましく、このＰｄ−Ｓｎ化合物は鍍金される粒子のＣｕ2+とＰｄ2-が結合して鍍金を促進する役割をする。
無電解銅鍍金過程において、鍍金液は、ＣｕＳＯ4、ＨＣＨＯ、ＮａＯＨおよびそのほかの安定剤からなることが好ましい。鍍金反応を持続させるためには、化学反応が均衡をとらなければならなく、このため、鍍金液の組成を制御することが重要である。組成を維持するためには、不足した成分の適切な供給、機械撹拌、鍍金液の純化システムをよく運営しなければならない。このような反応の結果として発生する副産物のための濾過装置が必要であり、これを活用することにより鍍金液の使用時間を延長することができる。
酸化防止処理過程において、無電解銅鍍金後に残存するアルカリ成分により鍍金膜が酸化することを防止するため、酸化防止膜を全面にコートする。
しかし、前述した無電解銅鍍金工程は、一般に電解銅鍍金に比べて物理的特性に劣るので、薄く形成する。
無電解銅鍍金が完了した後、原板１１０を銅鍍金作業槽に浸漬した後、直流整流器により電解銅鍍金を行う。このような電解銅鍍金は、鍍金しようとする面積を計算し、直流整流器に適した電流で銅を析出する方式を用いることが好ましい。
電解銅鍍金は、無電解銅鍍金層より銅鍍金層の物理的特性に優れており、厚い銅鍍金層を形成し易い利点がある。
図４ｃに示すように、抵抗物質を充填するため、二つのビアホールＡ１間の部分を加工して、トラック形状の断面を有する抵抗物質充填部Ｂ１を形成する。この抵抗物質充填部Ｂ１において、トラックの対向する半円状の弧部に相当する領域は加工されないので、内壁に銅鍍金層１４０、１４０′が残っており、トラックの対向する直線辺部に相当する領域は加工されるので、内壁に絶縁樹脂層１１１が露出される。したがって、抵抗端子の役割をする弧部に相当する領域は電気的に分離されている。
ここで、二つのビアホールＡ１間の部分を加工する工程は、ＣＮＣドリル、ルータドリル（router drill）および金型パンチングなどを用いて行うことが好ましい。
図４ｄに示すように、原板１１０に形成された抵抗物質充填部Ｂ１、Ｂ２、Ｂ３に、スクリーン印刷方式を用いて抵抗物質１５０（例えば、カーボン系レジスタペースト）を充填する。
図４ｅに示すように、原板１１０の表面上に突出した抵抗物質１５０をバフ（buff）などで平坦に除去する。
図４ｆに示すように、原板１１０の上下銅鍍金層１４０、１４０′および抵抗物質１５０にドライフィルム１６０、１６０′をそれぞれ塗布した後、所定のパターンが印刷されたアートワークフィルム(図示せず)でドライフィルム１６０、１６０′を露光および現像することにより、ドライフィルム１６０、１６０′に所定のパターンを形成する。ここで、所定のパターンは、一般的な回路パターン（図示せず）、抵抗物質充填部Ｂ１、内蔵型抵抗の端子、前記内蔵型抵抗の端子に連結された回路パターンなどを含む。
前記ドライフィルム１６０、１６０′は、カバーフィルム、フォトレジストフィルムおよびマイラーフィルム（Mylar film）の３層からなり、実質的にレジストの役割をする層はフォトレジストフィルムである。
ドライフィルム１６０、１６０′の露光および現像工程において、所定のパターンが印刷されたアートワークフィルムをドライフィルム１６０、１６０′上に密着させた後、紫外線を照射する。この際、アートワークフィルムのパターンが印刷された黒い部分は紫外線が透過し得なく、印刷されていない部分は紫外線が透過するので、アートワークフィルム下側のドライフィルム１６０、１６０′を硬化させる。このようにドライフィルム１６０、１６０′が硬化した原板１１０を現像液に浸漬すると、硬化していないドライフィルム１６０、１６０′部分が現像液により除去され、硬化したドライフィルム１６０、１６０′部分のみ残ってエッチングレジストパターンを形成する。ここで、現像液としては、炭酸ナトリウム（Ｎａ2ＣＯ3）または炭酸カリウム（Ｋ2ＣＯ3）の水溶液などを使用する。
図４ｇに示すように、所定のパターンが形成されたドライフィルム１６０、１６０′をエッチングレジストとして使用し、原板１１０にエッチング液を噴霧することにより、ドライフィルム１６０、１６０′の所定のパターンに対応する部分を除く残り部分の上下銅箔層１１２、１１２′および銅鍍金層１４０、１４０′をエッチングして除去する。
図４ｈに示すように、原板１１０の上下両面に塗布されたドライフィルム１６０、１６０′を、水酸化ナトリウム（ＮａＯＨ）または水酸化カリウム（ＫＯＨ）などが含まれた剥離液を使用して除去すると、本発明の第１実施例による抵抗内蔵型プリント基板１００が製造される。
図４ｆないし図４ｈに示す過程において、エッチングレジストとしては、液体状態の感光材をエッチングレジストとして使用することができる。
この場合、紫外線に感光される液体状態の感光材を原板１１０の銅鍍金層１４０、１４０′および抵抗物質１５０に塗布した後、乾燥させる。ついで、所定のパターンが形成されたアートワークフィルムを使用して感光材を露光および現像することにより、感光材に所定のパターンを形成する。その後、所定のパターンが形成された感光材をエッチングレジスタとして使用し、原板１１０にエッチング液を噴霧することにより、感光材の所定パターンに対応する部分を除く残り部分の上下銅箔層１１２、１１２′および銅鍍金層１４０、１４０′をエッチングして除去する。ついで、感光材を除去する。ここで、液体状態の感光材をコートする方式としては、ディップコーティング方式、ロールコーティング方式、電気蒸着方式などがある。
このような液体状態の感光材を使用する方式は、ドライフィルム１６０、１６０′より薄く塗布することができるので、より微細な回路パターンを形成することができる利点がある。また、原板１１０の表面に凹凸がある場合、これをならして均一な表面を形成することができる利点もある。
図５に示すように、本発明の第１実施例による内蔵型抵抗は、銅鍍金されたビアホールＡ１の内壁を抵抗端子として用い、ビアホールＡ１とビアホールＡ１間の加工部分を抵抗物質１５０で充填するので、それぞれの抵抗物質充填部Ｂ１の大きさおよび長さが一定になって、均一な抵抗値を有する抵抗を製造することができる。したがって、レーザトリミングのような別途の抵抗値調節工程が不要な利点がある。
また、本発明による内蔵型抵抗は、ビアホールＡ１とビアホールＡ１間の通路幅を調節して抵抗値を調節することができ、ビアホールＡ１とビアホールＡ１間の距離を調節して抵抗値を調節することができる。したがって、プリント基板の厚さに比べ、非常に大きなプリント基板の平面上に内蔵型抵抗を製造することができるので、大変大きな抵抗値の抵抗を製造することができる利点がある。これは、内蔵型抵抗の製作上の設計自由度の向上をもたらす。
図６ａないし図６ｍは本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図であり、図７は図６ａないし図６ｍに示す方法で製造された内蔵型抵抗の斜視図である。
図６ａに示すように、絶縁樹脂層２１１に銅箔層２１２、２１２′が被せられた銅張積層板の原板２１０を準備する。
図６ｂに示すように、原板２１０の両面にドライフィルム２６０ａ、２６０ａ′をそれぞれ塗布した後、所定のパターンが印刷されたアートワークフィルム（図示せず）を使用してドライフィルム２６０ａ、２６０ａ′を露光および現像することにより、ドライフィルム２６０ａ、２６０ａ′に所定のパターンを形成する。ここで、所定のパターンは、一般的な回路パターン（図示せず）、ビアホールが加工されるランド（図６ｂのドライフィルム２６０ａ、２６０ａ′の長方形部分）および前記ランドに連結された回路パターンなどを含む。
ここで、ビアホールが加工されるランドは、後に加工されるビアホールの内壁がランドの範囲を外れなければ、長方形でないほかの形態のランド（例えば、円形）にも形成することができる。
図６ｃに示すように、所定のパターンが形成されたドライフィルム２６０、２６０ａ′をエッチングレジストとして使用し、原板２１０にエッチング液を噴霧することにより、ドライフィルム２６０ａ、２６０ａ′の所定パターンに対応する部分を除く残り部分の上下銅箔層２１２、２１２′をエッチングして除去する。
図６ｄに示すように、原板２１０の上下両面に塗布されたドライフィルム２６０ａ、２６０ａ′を、水酸化ナトリウム（ＮａＯＨ）または水酸化カリウム（ＫＯＨ）などが含まれた剥離液で除去する。
前述した図４ｆないし図４ｇの過程と同様に、図６ｂないし図６ｄの過程においても、液体状態の感光材をエッチングレジストとして使用して、一般的な回路パターン、ビアホールが加工されるランドおよび前記ランドに連結された回路パターンなどを形成することができる。
図６ｅに示すように、原板２１０の両面にそれぞれ絶縁層２２０、２２０′（例えば、プレプレッグ）と銅箔２３０、２３０′を積層した後、所定の温度および圧力（例えば、およそ１５０℃〜２００℃および３０ｋｇ／ｃｍ2〜４０ｋｇ／ｃｍ2）で加温および加圧して外層を形成する。ここで、外層を形成するため、絶縁層２２０、２２０′および銅箔２３０、２３０′の代わりに、原板２１０の両面にＲＣＣ（Resin Coated Copper）をそれぞれ積層することもできる。
図６ｆに示すように、原板２１０の銅箔層２１２ 、２１２′に形成されたランドを貫通するように、一面の銅箔２３０から他面の銅箔２３０′まで二つのビアホールＡ２を形成する。
ここで、形成されたビアホールＡ２が銅箔２３０からほかの銅箔２３０′に連結される通孔であるので、ＣＮＣドリルなどの機械的ドリルを使用して、前もって設定された位置にビアホールＡ２を形成することが好ましい。
また、ＣＮＣドリルを使用してビアホールＡ２を形成した後、デバリング工程およびデスミア工程を行うことが好ましい。
図６ｇに示すように、形成されたビアホールＡ２の電気的連結のため、上下銅箔２３０、２３０′およびビアホールＡ２の内壁に銅鍍金層２４０、２４０′を形成する。
ここで、銅鍍金層２４０、２４０′を形成する工程は、ビアホールＡ２の内壁が絶縁体であるので、無電解銅鍍金を先に行った後、物性に優れた電解銅鍍金を行うことで実施することが好ましい。
図６ｈに示すように、抵抗物質を充填するため、二つのビアホールＡ２間の部分を加工することで、トラック形状の断面を有する抵抗物質充填部Ｂ２を形成する。この際、抵抗物質充填部Ｂ２において、トラックの対向する半円状の弧部に相当する領域は加工されないので、内壁に銅鍍金層２４０、２４０′が残っており、トラックの対向する直線辺部に相当する領域は加工されるので、内壁に絶縁樹脂層２１１および絶縁層２２０、２２０′が露出される。
ここで、二つのビアホールＡ２間の部分を加工する工程は、ＣＮＣドリル、ルータドリルおよび金型パンチングなどを用いて行う。
図６ｉに示すように、抵抗物質充填部Ｂ２に、スクリーン印刷方式で抵抗物質２５０（例えば、カーボン系レジスタペースト）を充填する。
図６ｊに示すように、上下銅鍍金層２４０、２４０′の表面上に突出した抵抗物質２５０をバフなどで平坦に除去する。
図６ｋに示すように、上下銅鍍金層２４０、２４０′および抵抗物質２５０にドライフィルム２６０ｂ、２６０ｂ′をそれぞれ塗布した後、所定のパターンが印刷されたアートワークフィルム（図示せず）を介してドライフィルム２６０ｂ、２６０ｂ′を露光および現像させることにより、ドライフィルム２６０ｂ、２６０ｂ′に所定のパターンを形成する。ここで、所定のパターンとしては、一般的な回路パターン（図示せず）、抵抗物質充填部Ｂ２およびビアホールＡ２のランドなどが含まれる。
図６ｌに示すように、所定のパターンが形成されたドライフィルム２６０ｂ、２６０ｂ′をエッチングレジストとして使用し、エッチング液を噴霧させることにより、ドライフィルム２６０ｂ、２６０ｂ′の所定パターンに対応する部分を除く残り部分の上下銅箔２３０、２３０′および銅鍍金層２４０、２４０′をエッチングして除去する。
図６ｍに示すように、ドライフィルム２６０ｂ、２６０ｂ′を、水酸化ナトリウム（ＮａＯＨ）または水酸化カリウム（ＫＯＨ）などが含まれた剥離液で除去すると、本発明の第２実施例による抵抗内蔵型プリント基板２００が製造される。
前述した図６ｂないし図６ｄの過程と同様に、図６ｋないし図６ｍの過程においても、液体状態の感光材をエッチングレジストとして使用することで、一般的な回路パターン、抵抗物質充填部Ｂ２およびビアホールＡ２のランドなどを形成することができる。
図７に示すように、本発明の第２実施例による内蔵型抵抗は、銅鍍金されたビアホールＡ２の内壁を抵抗端子として用い、ビアホールＡ２とビアホールＡ２間の加工部分を抵抗物質２５０で充填するので、それぞれの抵抗物質充填部Ｂ２の大きさおよび長さが一定であり、均一な抵抗値を有する抵抗を製造することができる。
図５の内蔵型抵抗と図７の内蔵型抵抗を比較すると、図５の内蔵型抵抗は２層間に形成されたビアホールＡ１を用いるに対し、図７の内蔵型抵抗は４層間に形成されたビアホールＡ２を用いることに相違点がある。
また、図５の内蔵型抵抗は、抵抗端子に連結される回路が外部に露出しているに対し、図７の内蔵型抵抗は、抵抗端子に連結される回路がビアホールＡ２の内壁に連結されるので、外部に露出しない相違点もある。
実施例によっては、内蔵型抵抗端子に連結される回路は、原板２１０の一つの銅箔層１１２または１１２′に、二つの抵抗端子に連結される回路を形成することができ、上下銅箔２３０、２３０′および銅鍍金層２４０、２４０′（つまり、外層）に、抵抗端子に連結される回路を形成することもできる。
また、実施例によっては、４層間に形成されたビアホールＡ２でなく、６層または８層などの多層プリント基板の外層と外層を導通するビアホールを用いて内蔵型抵抗を製造することもできる。
図８ａないし図８ｎは本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図であり、図９は図８ａないし図８ｎに示す方法で製造された内蔵型抵抗の斜視図である。
図８ａに示すように、絶縁樹脂層３１１に銅箔層３１２、３１２′が被せられた銅張積層板の原板３１０を準備する。
図８ｂに示すように、原板３１０の両面にドライフィルム３６０ａ、３６０ａ′をそれぞれ塗布した後、所定のパターンが印刷されたアートワークフィルム（図示せず）を使用してドライフィルム３６０ａ、３６０ａ′を露光および現像することにより、ドライフィルム３６０ａ、３６０ａ′に所定のパターンを形成する。ここで、所定のパターンは、一般的な回路パターン（図示せず）、ビアホールが加工されるランド（図８ｂのドライフィルム３６０ａ、３６０ａ′の長方形部分）および前記ランドに連結された回路パターンなどを含む。
ここで、ビアホールが加工されるランドは、後に加工されるビアホールの大きさがランドの範囲を外れなければ、長方形でないほかの形態のランド（例えば、円形）にも形成することができる。
図８ｃに示すように、所定のパターンが形成されたドライフィルム３６０、３６０ａ′をエッチングレジストとして使用し、原板３１０にエッチング液を噴霧することにより、ドライフィルム３６０ａ、３６０ａ′の所定パターンに対応する部分を除く残り部分の上下銅箔層３１２、３１２′をエッチングして除去する。
図８ｄに示すように、原板３１０の上下両面に塗布されたドライフィルム３６０ａ、３６０ａ′を、水酸化ナトリウム（ＮａＯＨ）または水酸化カリウム（ＫＯＨ）などが含まれた剥離液で除去する。
前述した図４ｆないし図４ｇの過程と同様に、図８ｂないし図８ｄの過程においても、液体状態の感光材をエッチングレジストとして使用して、一般的な回路パターン、ビアホールが加工されるランドおよび前記ランドに連結された回路パターンなどを形成することができる。
図８ｅに示すように、原板３１０の両面にそれぞれ絶縁層３２０、３２０′（例えば、プレプレッグ）と銅箔３３０、３３０′を積層した後、所定の温度および圧力（例えば、およそ１５０℃〜２００℃および３０ｋｇ／ｃｍ2〜４０ｋｇ／ｃｍ2）で加温および加圧して外層を形成する。ここで、外層を形成するため、絶縁層３２０、３２０′および銅箔３３０、３３０′の代わりに、原板３１０の両面にＲＣＣをそれぞれ積層することもできる。
図８ｆに示すように、上下銅箔３３０、３３０′に、ドライフィルム３６０ｂ、３６０ｂ′による露光、現像およびエッチング工程によりビアホールを形成するためのウィンドウＣ、Ｃ′を形成する。
図８ｇに示すように、上下銅箔３３０、３３０′に形成されたウィンドウＣ、Ｃ′を用いて、銅箔３３０、３３０′から原板３１０の銅箔層３１２、３１２′に形成されたランドまでビアホールＡ３を形成する。
ここで、ビアホールＡ３を形成する工程は、ビアホールＡ３が一端の閉塞したブラインドビアホールであるので、レーザドリルで絶縁層３２０、３２０′を加工してビアホールＡ３を形成することが好ましい。この際、レーザドリルとしては、二酸化炭素レーザドリルを使用することが好ましい。仮に、銅箔３３０、３３０′まで加工可能なＹＡＧ（Yttrium Aluminum Garnet）レーザドリルを使用してビアホールＡ３を加工する場合、図８ｆの銅箔３３０、３３０′にウィンドウＣ、Ｃ′を形成する工程を行わず、ビアホールＡ３を加工することができる。
図８ｈに示すように、形成されたビアホールＡ３の電気的連結のため、上下銅箔３３０、３３０′およびビアホールＡ３の内壁に銅鍍金層３４０、３４０′を形成する。
ここで、銅鍍金層３４０、３４０′を形成する工程は、ビアホールＡ３の内壁が絶縁体であるので、無電解銅鍍金を先に行った後、物性に優れた電解銅鍍金を行うことで実施することが好ましい。
図８ｉに示すように、抵抗物質を充填するため、二つのビアホールＡ３間の部分を加工することで、トラック形状の断面を有する抵抗物質充填部Ｂ３を形成する。この際、抵抗物質充填部Ｂ３において、トラックの対向する半円状の弧部に相当する領域は加工されないので、内壁に銅鍍金層３４０、３４０′が残っており、トラックの対向する直線辺部に相当する領域は加工されるので、内壁に絶縁層３２０、３２０′が露出される。
ここで、二つのビアホールＡ３間の部分を加工する工程は、ＣＮＣドリル、ルータドリルおよび金型パンチングなどを用いて行う。
図８ｊに示すように、抵抗物質充填部Ｂ３に、スクリーン印刷方式で抵抗物質３５０（例えば、カーボン系レジスタペースト）を充填する。
図８ｋに示すように、上下銅鍍金層３４０、３４０′の表面上に突出した抵抗物質３５０をバフなどで平坦に除去する。
図８ｌに示すように、上下銅鍍金層３４０、３４０′および抵抗物質３５０にドライフィルム３６０ｂ、３６０ｂ′をそれぞれ塗布した後、所定のパターンが印刷されたアートワークフィルム（図示せず）を介してドライフィルム３６０ｂ、３６０ｂ′を露光および現像させることにより、ドライフィルム３６０ｂ、３６０ｂ′に所定のパターンを形成する。ここで、所定のパターンとしては、一般的な回路パターン（図示せず）、抵抗物質充填部Ｂ３およびビアホールＡ３のランドなどが含まれる。
図８ｍに示すように、所定のパターンが形成されたドライフィルム３６０ｂ、３６０ｂ′をエッチングレジストとして使用し、エッチング液を噴霧させることにより、ドライフィルム３６０ｂ、３６０ｂ′の所定パターンに対応する部分を除く残り部分の上下銅箔３３０、３３０′および銅鍍金層３４０、３４０′をエッチングして除去する。
図８ｎに示すように、ドライフィルム３６０ｂ、３６０ｂ′を、水酸化ナトリウム（ＮａＯＨ）または水酸化カリウム（ＫＯＨ）などが含まれた剥離液で除去すると、本発明の第３実施例による抵抗内蔵型プリント基板３００が製造される。
前述した図８ｂないし図８ｄの過程と同様に、図８ｌないし図８ｎの過程においても、液体状態の感光材をエッチングレジストとして使用することで、一般的な回路パターン、抵抗物質充填部Ｂ３およびビアホールＡ３のランドなどを形成することができる。
図９に示すように、本発明の第３実施例による内蔵型抵抗は、銅鍍金されたビアホールＡ３の内壁を抵抗端子として用い、ビアホールＡ３とビアホールＡ３間の加工部分を抵抗物質３５０で充填するので、それぞれの抵抗物質充填部Ｂ３の大きさおよび長さが一定であり、均一な抵抗値を有する抵抗を製造することができる。
図１０は本発明の第４実施例による内蔵型抵抗の斜視図、図１１は本発明の第５実施例による内蔵型抵抗の斜視図である。
図１０に示すように、本発明による内蔵型抵抗は、二つのビアホールＡ４間に、ビアホールＡ４の直径より小さい通路を加工し、断面亜鈴形の抵抗物質充填部Ｂ４を形成することにより、より大きい抵抗値の内蔵型抵抗を製造することができる。この場合、亜鈴の対向円弧部に対応する領域の内壁には銅鍍金層４４０、４４０′が残っており、亜鈴の対向直線辺部に対応する領域の内壁は絶縁層４２０、４２０′に露出される。
また、図１１に示すように、本発明による内蔵型抵抗は二つのビアホールＡ５間に、ビアホールＡ５の直径より小さい通路を加工し、小さな半円部が突出した長方形の抵抗物質充填部Ｂ５を形成することにより、より小さい抵抗値の内蔵型抵抗を製造することができる。この場合、突出した半円部に対応する領域の内壁には銅鍍金層５４０、５４０′が残っており、そのほかの長方形の辺部に対応する領域の内壁は絶縁層５２０、５２０′に露出される。
図１２は本発明の実施例による多数の内蔵型抵抗を有する抵抗内蔵型プリント基板の断面図である。
同図に示すように、本発明による抵抗内蔵型プリント基板１０００は、２層間を連結するビアホールを用いる内蔵型抵抗１１００、４層間を連結するビアホールを用いる内蔵型抵抗１２００、２層間を連結するブラインドビアホールを用いる内蔵型抵抗１３００、１３００′、および３層間を連結するブラインドビアホールを用いる内蔵型抵抗１４００、１４００′を使用目的または用途に応じて組み合わせて含むことができる。
以上、本発明の実施例を説明したが、当業者であれば、本発明の技術的思想および範囲を逸脱しない範囲内で多様な変形および修正が可能であろう。このような変形および修正実施例も本発明の範囲内に属するものである。
従来の抵抗内蔵型プリント基板の製造方法の流れを示す図である。 従来の抵抗内蔵型プリント基板の製造方法の流れを示す図である。 従来の抵抗内蔵型プリント基板の製造方法の流れを示す図である。 従来の抵抗内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のさらにほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のさらにほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のさらにほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のさらにほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のさらにほかの製造方法の流れを示す断面図である。 従来の抵抗内蔵型プリント基板のさらにほかの製造方法の流れを示す断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第１実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 図４ａないし図４ｈの方法により製造された内蔵型抵抗の斜視図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第２実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 図６ａないし図６ｍの方法により製造された内蔵型抵抗の斜視図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 本発明の第３実施例による抵抗内蔵型プリント基板の製造方法の流れを示す平面図および断面図である。 図８ａないし図８ｎの方法により製造された内蔵型抵抗の斜視図である。 本発明の第４実施例による内蔵型抵抗の斜視図である。 本発明の第５実施例による内蔵型抵抗の斜視図である。 本発明の実施例による多数の内蔵型抵抗を有する抵抗内蔵型プリント基板の断面図である。
符号の説明
１００、２００、３００、１０００ 抵抗内蔵型プリント基板
１１０、２１０、３１０ 原板
１１１、２１１、３１１ 絶縁樹脂層
１１２、１１２′、２１２、２１２′、３１２、３１２′ 銅箔層
２２０、２２０′、３２０、３２０′、４２０、４２０′、５２０、５２０′ 絶縁層
２３０、２３０′、３３０、３３０′ 銅箔
１４０、１４０′、２４０、２４０′、３４０、３４０′、４４０、４４０′、５４０、５４０′ 銅鍍金層
１５０、２５０、３５０ 抵抗物質
１６０、１６０′、２６０ａ、２６０ａ′、２６０ｂ、２６０ｂ′、３６０ａ、３６０ａ′、３６０ｂ、３６０ｂ′ ドライフィルム
１１００、１２００、１３００、１３００′、１４００、１４００′ 内蔵型抵抗
Ａ１、Ａ２、Ａ３、Ａ４、Ａ５ ビアホール
Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ５ 抵抗物質充填部
Ｃ、Ｃ′ ビアホールのウィンドウ

Claims (12)

  1. 回路パターンが形成された多数の回路層と、
    前記多数の回路層間にそれぞれ位置する多数の絶縁層と、
    閉曲線の断面を有し、前記閉曲線の断面が前記多数の回路層の一回路層からほかの回路層まで伸び、前記閉曲線断面の内部空間が抵抗物質で充填され、前記閉曲線断面の一側とこれと対向する前記閉曲線断面の他側に対応する内壁が導電性物質で鍍金されている内蔵型抵抗とを含んでなることを特徴とする抵抗内蔵型プリント基板。
  2. 前記内蔵型抵抗の閉曲線が断面トラック形状であり、前記トラック形状において、対向する断面半円形の弧部に対応する前記内蔵型抵抗の内壁が導電性物質で鍍金されていることを特徴とする請求項１に記載の抵抗内蔵型プリント基板。
  3. 前記内蔵型抵抗の閉曲線が断面亜鈴形状であり、前記亜鈴形状において、対向する断面円形の弧部に対応する前記内蔵型抵抗の内壁が導電性物質で鍍金されていることを特徴とする請求項１に記載の抵抗内蔵型プリント基板。
  4. 前記内蔵型抵抗の閉曲線の断面が半円の突出した長方形であり、前記半円の直径は半円が突出した前記長方形の辺より小さく、前記半円が突出した長方形において、互いに反対側に位置する前記半円に対応する前記内蔵型抵抗の内壁が導電性物質で鍍金されていることを特徴とする請求項１に記載の抵抗内蔵型プリント基板。
  5. 前記抵抗物質がカーボン系レジスタペーストであることを特徴とする請求項１ないし４のいずれか１項に記載の抵抗内蔵型プリント基板。
  6. 前記導電性物質が銅（Ｃｕ）であることを特徴とする請求項１ないし４のいずれか１項に記載の抵抗内蔵型プリント基板。
  7. （Ａ）原板に多数のビアホールを形成し、前記原板の外層および前記ビアホールの内壁に銅鍍金層を形成する段階と、
    （Ｂ）前記多数のビアホールのうち、少なくとも二つのビアホール間を除去して抵抗物質充填部を形成し、前記抵抗物質充填部に抵抗物質を充填する段階と、
    （Ｃ）前記銅鍍金層の形成された原板の外層に所定の回路パターンを形成する段階とを含んでなることを特徴とする抵抗内蔵型プリント基板の製造方法。
  8. 前記（Ｂ）段階の後、（Ｄ）前記多数のビアホールにそれぞれ充填された前記抵抗物質が均一な抵抗値を有するように、前記原板の外層より突出した前記抵抗物質を除去する段階をさらに含むことを特徴とする請求項７に記載の抵抗内蔵型プリント基板の製造方法。
  9. 前記（Ｂ）段階において、前記多数のビアホールの少なくとも二つのビアホール間を除去して抵抗物質充填部を形成する過程が、ＣＮＣドリル（Computer Numerical Control drill）方式、ルータドリル（router drill）方式および金型パンチング方式の少なくとも一つの方式を用いて、前記多数のビアホールの少なくとも二つのビアホール間を除去することで、抵抗物質充填部を形成することを特徴とする請求項７に記載の抵抗内蔵型プリント基板の製造方法。
  10. 前記（Ｂ）段階において、前記抵抗物質に抵抗物質を充填する過程が、スクリーン印刷方式により前記抵抗物質充填部に抵抗物質を充填することを特徴とする請求項８に記載の抵抗内蔵型プリント基板の製造方法。
  11. 前記（Ｄ）段階が、バフを用い、前記原板の外層より突出した前記抵抗物質を除去することを特徴とする請求項９に記載の抵抗内蔵型プリント基板の製造方法。
  12. 前記抵抗物質がカーボン系レジスタペーストであることを特徴とする請求項７ないし１１のいずれか１項に記載の抵抗内蔵型プリント基板の製造方法。
JP2004371951A 2004-09-01 2004-12-22 抵抗内蔵型プリント基板およびその製造方法 Pending JP2006073984A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069626A KR100598274B1 (ko) 2004-09-01 2004-09-01 저항 내장형 인쇄회로기판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2006073984A true JP2006073984A (ja) 2006-03-16

Family

ID=36154225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004371951A Pending JP2006073984A (ja) 2004-09-01 2004-12-22 抵抗内蔵型プリント基板およびその製造方法

Country Status (3)

Country Link
US (1) US7277005B2 (ja)
JP (1) JP2006073984A (ja)
KR (1) KR100598274B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140964A1 (ja) * 2011-04-14 2012-10-18 株式会社村田製作所 電子部品内蔵フレキシブル多層基板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060213686A1 (en) * 2004-12-28 2006-09-28 Shin-Hsien Wu Cut Via Structure For And Manufacturing Method Of Connecting Separate Conductors
KR100762447B1 (ko) * 2006-03-23 2007-10-02 주식회사 코리아써키트 임베디드 레지스터 인쇄회로기판의 제조방법
KR100832649B1 (ko) * 2006-06-27 2008-05-27 삼성전기주식회사 저항 내장형 인쇄회로기판 및 그 제조방법
US20080040920A1 (en) * 2006-08-18 2008-02-21 Honeywell International, Inc. Printed wiring board having multiple instersitial resistors of different electrical resistance values and method of making the same
KR100771307B1 (ko) 2006-08-18 2007-10-29 삼성전기주식회사 인쇄회로기판
JP4818888B2 (ja) * 2006-11-20 2011-11-16 日本メクトロン株式会社 抵抗素子を内蔵するプリント配線板の製造法
US7911318B2 (en) * 2007-02-16 2011-03-22 Industrial Technology Research Institute Circuit boards with embedded resistors
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US8242384B2 (en) * 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8258619B2 (en) 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8310841B2 (en) 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
US8299371B2 (en) * 2010-12-20 2012-10-30 Endicott Interconnect Technologies, Inc. Circuitized substrate with dielectric interposer assembly and method
CN102958288B (zh) * 2011-08-21 2015-04-29 深南电路有限公司 印刷电路板钻孔方法
CN103635023B (zh) * 2012-08-27 2016-08-24 富葵精密组件(深圳)有限公司 电路板的制作方法
CN103857208A (zh) * 2012-12-06 2014-06-11 深南电路有限公司 一种电路板钻孔的加工方法
CN103972322B (zh) * 2013-02-04 2016-09-07 清华大学 光敏电阻
US9603255B2 (en) * 2015-02-20 2017-03-21 Nextgin Technology Bv Method for producing a printed circuit board
TWI578416B (zh) * 2015-09-18 2017-04-11 Subtron Technology Co Ltd 封裝載板及其製作方法
US9763329B1 (en) 2016-03-11 2017-09-12 Apple Inc. Techniques for observing an entire communication bus in operation
US11477892B2 (en) 2018-05-03 2022-10-18 University Of Limerick PCB structure for embedding electronic components
US11728265B2 (en) * 2018-09-12 2023-08-15 Intel Corporation Selective deposition of embedded thin-film resistors for semiconductor packaging

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340956A (ja) 1999-05-31 2000-12-08 Matsushita Electric Ind Co Ltd 多層配線基板
JP3459380B2 (ja) 1999-06-30 2003-10-20 日本特殊陶業株式会社 プリント配線板の製造方法及びマスク
JP2001015920A (ja) 1999-06-30 2001-01-19 Toshiba Corp 多層プリント配線板及びその製造方法
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
US6284982B1 (en) * 2000-08-18 2001-09-04 Ga-Tek Inc. Method and component for forming an embedded resistor in a multi-layer printed circuit
JP2002064274A (ja) 2000-08-21 2002-02-28 Toppan Printing Co Ltd ビアホール構造とその形成方法およびこれを用いた多層配線基板
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP4126985B2 (ja) 2002-07-29 2008-07-30 凸版印刷株式会社 受動素子内蔵プリント配線板及びその製造方法
KR100754065B1 (ko) * 2003-11-05 2007-08-31 삼성전기주식회사 매립된 저항을 갖는 인쇄회로기판 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012140964A1 (ja) * 2011-04-14 2012-10-18 株式会社村田製作所 電子部品内蔵フレキシブル多層基板

Also Published As

Publication number Publication date
KR20060020908A (ko) 2006-03-07
US20060049913A1 (en) 2006-03-09
KR100598274B1 (ko) 2006-07-07
US7277005B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
KR100598275B1 (ko) 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP4126038B2 (ja) Ｂｇａパッケージ基板及びその製作方法
JP4481854B2 (ja) ウィンドウを備えたボールグリッドアレイ基板およびその製造方法
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
KR100632577B1 (ko) 인쇄회로기판의 전해 금도금 방법
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JP2006032887A (ja) 受動素子チップ内蔵型の印刷回路基板の製造方法
TWI529068B (zh) 具有銅薄層構成之基材的生產方法，印刷電路板之製造方法以及經由上述方法製造之印刷電路板
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
KR101862243B1 (ko) 비아 및 미세 회로를 가진 인쇄회로기판을 제조하는 방법 및 그 방법에 의한 인쇄회로기판
KR20050093595A (ko) 선택도금에 의한 양면연성 인쇄회로기판의 제조방법
JP5040346B2 (ja) プリント配線板の製造方法
CN114080088A (zh) 电路板及其制备方法
JP2009188154A (ja) プリント配線板及びその製造方法
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
JP2009278017A (ja) プリント配線板及びその製造方法
JP2006269708A (ja) プリント配線板及びその製造方法
KR20060030311A (ko) 저항 내장형 인쇄회로기판 및 그 제조방법
KR101231343B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2006049587A (ja) プリント配線板及びその製造方法
JP2007511904A (ja) 多層プリント回路基板及びその製造方法
JP2005183490A (ja) 多層配線板用基材、両面配線板およびそれらの製造方法
JP2006319024A (ja) 抵抗体の形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070409

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080729