JP2006032887A - 受動素子チップ内蔵型の印刷回路基板の製造方法 - Google Patents

受動素子チップ内蔵型の印刷回路基板の製造方法 Download PDF

Info

Publication number
JP2006032887A
JP2006032887A JP2004320861A JP2004320861A JP2006032887A JP 2006032887 A JP2006032887 A JP 2006032887A JP 2004320861 A JP2004320861 A JP 2004320861A JP 2004320861 A JP2004320861 A JP 2004320861A JP 2006032887 A JP2006032887 A JP 2006032887A
Authority
JP
Japan
Prior art keywords
passive element
element chip
printed circuit
circuit board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004320861A
Other languages
English (en)
Inventor
Suk-Hyeon Cho
ジョ・ソクヒョン
Seok-Kyu Lee
イ・ソクギュ
Zonguku Hon
ホン・ゾングク
Ho-Sik Jun
ジョン・ホシク
Jin-Soo Jeong
ジョン・ジンス
Chang-Sup Ryu
リュ・チャンソブ
Jinyon An
アン・ジンヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006032887A publication Critical patent/JP2006032887A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】所定の絶縁層に未貫通孔を形成し、未貫通孔の底に銅張層を残すか又は除去し、受動素子チップを実装することで、実装されたチップが未貫通孔の底から抜け出ないようにする受動素子チップ内蔵型の印刷回路基板の製造方法を提供する。
【解決手段】コア層に積層された母材に、受動素子チップ実装用の未貫通孔を形成し、前記母材の銅張層に回路パターンを形成した後、前記未貫通孔に受動素子チップを実装し、前記受動素子チップの実装された母材に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる他の母材を積層し、加熱及び加圧し、前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを加工し、前記バイアホールに銅メッキを施し、外部に回路パターンを形成する。
【選択図】図１ｅ

Description

本発明は、受動素子チップ内蔵型の印刷回路基板の製造方法に関する。本発明は、より詳しくは、印刷回路基板に、受動素子チップが実装される未貫通孔（blind hole）を形成し、この未貫通孔に受動素子チップを実装するか、あるいは印刷回路基板に受動素子チップを載せ、絶縁層を積層する受動素子チップ内蔵型の印刷回路基板の製造方法に関する。
これまで、ほとんどの印刷回路基板（PCB）の表面には、一般的な個別チップ抵抗（Discrete Chip Resistor）又は一般的な個別チップキャパシタ（Discrete Chip Capacitor）を実装しているが、最近、抵抗又はキャパシタなどの受動素子を内蔵した印刷回路基板が開発されている。
このような受動素子内蔵型印刷回路基板技術とは、新材料（物質）及び工程を用い、基板の外部又は内層に抵抗又はキャパシタなどの受動素子を実装して(mounting)、既存のチップ抵抗及びチップキャパシタの役割を代替する技術をいう。
言い換えれば、受動素子内蔵型印刷回路基板は、基板自体の内層又は外部に受動素子、例えばキャパシタが埋め込まれている形態で、基板自体のサイズにかかわらず、受動素子のキャパシタが印刷回路基板の一部として統合されている場合、これを“内蔵型キャパシタ”といい、このような基板をキャパシタ内蔵型印刷回路基板（Embedded Capacitor PCB）という。
このような受動素子内蔵型印刷回路基板の最も重要な特徴は、受動素子が印刷回路基板の一部として本来的に設けられているため、基板の表面に実装する必要がないことである。
一方、これまでの受動素子内蔵型印刷回路基板技術は、三つの方法に大別される。以下、これら三つの方法について詳細に説明する。
第一の方法は、重合体キャパシタペーストを塗布し、熱硬化、つまり乾燥させてキャパシタを具現化する重合体厚膜型（Polymer Thick Film Type）キャパシタを製造する方法である。
この方法は、印刷回路基板の内層に重合体キャパシタペーストを塗布し、これを乾燥させた後、電極を形成するように銅ペーストを印刷し乾燥させることにより、内蔵型キャパシタを製造する。
第二の方法は、セラミックが充填された感光性樹脂（Ceramic filled photo-dielectric resin）を印刷回路基板にコーティングして個別内蔵型キャパシタ（Embedded discrete type capacitor）を製造する方法で、米国モトローラ社（Motorola）が関連特許技術を保有している。
この方法は、セラミック粉末を含有する感光性樹脂が基板にコーティングされた後、銅張層を積層させることでそれぞれの上部電極及び下部電極を形成し、次いで回路パターンを形成し、感光性樹脂を食刻して個別キャパシタを製造する。
第三の方法は、印刷回路基板の表面に実装されるデカップリングキャパシタ（Decoupling capacitor）の代替を可能にするため、印刷回路基板の内層にキャパシタンス特性を有する別の誘電層を挿入してキャパシタを製造する方法で、米国サンミナ社（Sanmina）が関連特許技術を保有している。
この方法は、印刷回路基板の内層に、電源電極及び接地電極からなる誘電層を挿入して電源分散型でカップリングキャパシタ（Power distributed decoupling capacitor）を製造している。
しかし、このような従来技術によると、その容量が非常に小さくて実用性が低下する問題点がある。このことを解決するために、構成成分としてキャパシタ容量の高い材料を使用するとともに、その電極間の間隔を狭くすることによって容量を増大させようとする試みがなされている。
しかしながら、従来の印刷回路基板の工法によっては、その間隔を狭くすることに限界があり、高容量値を有する材料は脆い特性を有するため、印刷回路基板の製造工程に高容量値を有する材料を適用することには相当な問題がある。
このような問題を解決するために、表面実装に使用されるキャパシタチップを基板の内部に入れることが最近に試みられている。すでに、日本のイビデン社は、キャパシタチップを印刷回路基板のコア層に埋め込む方法を開示している（例えば、特許文献１）。
この方法は、キャパシタチップをコア層に挿入したあと、半硬化したエポキシ樹脂でそのコア層を覆い、加熱及び加圧することで、キャパシタチップがコア層に埋め込まれる（embedded）。そして、レーザドリルで孔を形成し、メッキを行うことで電気的接触が可能になる。
しかし、この方法は、キャパシタチップをコアに挿入するために、表面に実装されるＩＣから遠くなる問題点があった。また、コアに貫通孔を形成し、キャパシタチップを挿入することになるため、孔を形成するための工程が追加され、貫通孔に挿入されていても、キャパシタチップの上下部位には回路が形成されない問題点がある。
また、キャパシタチップをコアの貫通孔に挿入する場合、キャパシタチップがコア層から下方に抜け落ちてしまうために、取扱いが容易でないという問題点がある。
特開２００２−１１８３６７号公報
したがって、本発明は、前記問題点を解決するためになされたものであり、所定の絶縁層に未貫通孔（blind hole）を形成し、未貫通孔の底に銅張層を残すか又は除去し、受動素子チップを実装することで、実装されたチップが未貫通孔の底から抜け出ないようにする受動素子チップ内蔵型の印刷回路基板の製造方法を提供することをその目的とする。
また、本発明は、コア層に未貫通孔を形成し、反対側銅張層を残して、残された銅張層に回路の形成を可能にし、受動素子チップの実装後、チップが未貫通孔の底から抜け出ないようにする受動素子チップ内蔵型の印刷回路基板の製造方法を提供することを他の目的とする。
また、本発明は、所定の絶縁層又はコア層の表面に受動素子チップを載せ、絶縁樹脂を積層して、未貫通孔を形成するという工程を減らし、ＩＣチップとの距離を近くして電気的特性を改善したキャパシタ内蔵型の印刷回路基板の製造方法を提供することをさらに他の目的とする。この際、未硬化の絶縁樹脂に孔を形成して、受動素子チップが易く絶縁層に挿入できるようにすることもできる。
また、本発明は、受動素子チップの電極に電気導電性材料を塗布した後、未貫通孔に実装することにより、絶縁層の加熱、加圧工程により、未貫通孔の底のパッド、あるいは回路基板の内層表面のパッドに電気的に接続されるようにすることができ、反対に、未貫通孔の底のパッド、あるいは回路基板の内層表面のパッドに電気導電性材料を塗布した後、受動素子チップを実装して、加熱、加圧する工程により電気的に接続されるようにして、接続部形成のための孔の加工数を減らし、孔の加工費用及び加工費用及び加工時間を著しく減らすことができる受動素子チップ内蔵型の印刷回路基板の製造方法を提供することをさらに他の目的とする。
また、本発明は、受動素子チップを実装するか、あるいは絶縁層又はコア層の表面に受動素子チップを載せた後、絶縁層を覆い加熱、加圧することに先立ち、上部電気導電性層に電気導電性パンプを形成し、これを覆い加熱、加圧する工程を用いて電気的接触を達成する方法を使用することにより、加熱、加圧後、電気的接触のための孔形成工程を減らし、受動素子の電気的接続を効率よくなし得る受動素子チップ内蔵型の印刷回路基板の製造方法を提供することをさらに他の目的とする。
前記目的を達成するために、本発明は、コア層に積層された母材に、受動素子チップ挿入用の未貫通孔を形成する第１段階と、前記母材の銅張層に回路パターンを形成した後、前記未貫通孔に受動素子チップを実装し、前記受動素子チップの実装された母材に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる他の母材を積層し、加熱及び加圧する第２段階と、前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホール（via hole）を形成する第３段階と、前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第４段階とを備える受動素子チップ内蔵型印刷回路基板の製造方法を提供する。
また、前記目的を達成するために、本発明は、コア層に受動素子チップ実装用の未貫通孔を形成し、未貫通孔の底面には銅張層を残して回路パターンを形成する第１段階と、前記未貫通孔に受動素子チップを実装し、前記受動素子チップが実装されたコア層に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる母材を積層して、加熱及び加圧する第２段階と、前記未貫通孔の底面の銅張層に、回路を含むパターンを形成し、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる母材を積層して、加熱及び加圧する第３段階と、前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第４段階と、前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第５段階と、を備える受動素子チップ内蔵型印刷回路基板の製造方法を提供する。
また、前記目的を達成するために、本発明は、コア層に積層された母材に受動素子チップを実装する第１段階と、前記第１段階の受動素子チップが積層された母材に絶縁樹脂を積層し、加熱及び加圧する第２段階と、前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第３段階と、前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第４段階と、を備える受動素子チップ内蔵型印刷回路基板の製造方法を提供する。
また、前記目的を達成するために、本発明は、回路パターンが形成されたコア層に受動素子チップを実装する第１段階と、前記コア層に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる母材を積層し、加熱及び加圧する第２段階と、前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第３段階と、前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第４段階と、を備える受動素子チップ内蔵型印刷回路基板の製造方法を提供する。
また、前記のような目的を達成するため、本発明は、コア層に積層された母材に、受動素子チップ実装用の未貫通孔を形成し、回路パターンを形成した後、前記未貫通孔に受動素子チップを実装する第１段階と、前記受動素子チップが実装された母材に絶縁層を積層し、導電性バンプが形成された銅張層を積層し、加熱及び加圧する第２段階と、外部に回路パターンを形成する第４段階と、を備える受動素子チップ内蔵型印刷回路基板の製造方法を提供する。
また、前記目的を達成するために、本発明は、コア層、又はコア層に積層された母材に受動素子チップを実装する第１段階と、前記受動素子チップが位置する母材に、導電性バンプが形成された銅張層を有する母材を積層し、加熱及び加圧する第２段階と、外部に回路パターンを形成する第３段階と、を備える受動素子チップ内蔵型印刷回路基板の製造方法を提供する。
前記本発明によれば、既存のＳＭＴ方法と異なり、基板表面に実装される部品を内蔵させることにより、表面実装面積が増加し、増加した面積の分だけ基板のサイズを減らすことができ、同一面積でより多くの回路基板を製作することができる。
また、本発明によれば、既存のＳＭＴ方法と異なり、半田接合がなくなるので、環境規制対象物質の鉛を減らすここができ、信号ノイズも減少する。
また、本発明によれば、既存のシート形態で実現できなかった大容量の受動素子を回路基板の内部に実装することができるので、多様な応用が可能である。
また、本発明によれば、既存のチップ内蔵技術とは異なり、チップが下方に抜け出ないようにしたので、製造工程中の取扱いが容易である。
また、本発明によれば、既存のチップ内蔵技術とは異なり、チップ実装用の空間として、貫通孔でなくて未貫通孔を形成して、チップが実装される孔の下側に、つまりチップが抜け出ないように支持する銅張層に、回路及び多様なイメージを形成することができるので、設計の自由度が増加する。
また、本発明によれば、既存のチップ内蔵技術と異なり、コア層に実装せずに、コア層の表面又はコア層の上下側絶縁樹脂層に実装するので、能動チップとの距離を一層近くしてインダクタンスを減らすことにより、電気的性能の向上を達成することができる。
また、本発明によれば、能動部品に一層近く形成されるので、信号ノイズが減少し、高周波特性が優れている。
また、本発明によれば、チップを実装する前に、実装すべきチップの接続部の一側に導電性材料を形成し、加熱、加圧と同時に、あるいは加熱、加圧の前に電気的に接続させる方法により、電気的接触に形成される孔の数を最大５０％まで減らすことができる。
また、本発明によれば、大容量のチップを実装するため、コア層にだけ実装したことと異なり、様々な層を加工して空間を形成しチップを実装する方法により、嵩高い部品も実装することができる。
また、本発明によれば、バンプを用いることにより、チップとの電気的接触を加熱、加圧工程のみでもなし得る。
また、本発明によれば、受動素子チップのほかに、抵抗などの厚い部品を印刷回路基板に実装することができる。
また、本発明によれば、縦方向両端に外部電極がある一般形態の受動素子チップだけでなく、印刷回路基板上に実装可能な全ての形態の受動素子を実装することができる。
以下、添付図面に基づいて、本発明の好ましい実施例を詳細に説明する。
図１ａ〜図１ｅは、本発明の第１実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法の工程図である。
まず、図１ａに示すように、コア層をなす母材１００の銅張層１０２に画像形成工程を用いて回路パターンを形成し、その上に、絶縁材料１１１を、又は絶縁材料１１１及び一側面の銅張層からなる母材１１０を真空で加熱、加圧して積層する。
このような母材１００として使用された銅張積層板の種類には、その用途によって、ガラス／エポキシ銅張積層板、耐熱樹脂銅張積層板、紙／フェノール銅張積層板、高周波用銅張積層板、フレキシブル銅張積層板（flexible copper clad laminate）、複合銅張積層板などがある。しかし、両面印刷回路基板及び多層印刷回路基板の製造には、主に使用される絶縁樹脂層１０１に銅張層１０２、１０３が被せられたガラス／エポキシ銅張積層板１００を使用することが好ましい。
このように、母材１００にドライフィルム（図示せず）を塗布した後、所定のパターンが印刷されたアートワークフィルムを介してドライフィルムを露光及び現像することで、ドライフィルムに所定のパターンを形成し、腐食液を噴霧することにより、ドライフィルムにより保護される領域を除いた残り領域の銅張層１０２を除去し、役割を果たしたドライフィルムを剥離し、最終に銅張層１０２の配線パターンを形成する。
ドライフィルムは、カバーフィルム、フォトレジストフィルム、及びマイラーフィルム（Mylar film）の３層からなり、実質的にレジストの役割をするフォトレジストフィルムである。
ドライフィルムの露光及び現像工程においては、所定のパターンが印刷されたアートワークフィルムをドライフィルム上に密着させた後、紫外線を照射する。
この際、アートワークフィルムのパターンが印刷された黒い部分は紫外線が透過することができず、印刷されていない部分は紫外線が透過して、アートワークフィルムの下側のドライフィルムを硬化させる。
このように、ドライフィルムが硬化した銅張積層板１０２を現像液に浸漬すると、硬化しなかったドライフィルム部分が現像液により除去され、硬化したドライフィルム部のみ残ってレジストパターンを形成する。ここで、現像液としては、炭酸ナトリウム（Ｎａ２ＣＯ３）又は炭酸カリウム（Ｋ２ＣＯ３）の水溶液などを使用する。
このように、画像形成工程により、母材１００上にレジストパターンが形成されると、腐食液を噴霧して、レジストパターンにより保護される領域を除いた残り領域の銅張層１０２を除去し、役割を果たしたレジストパターンを剥離して最終的に銅張層１０２の配線パターンを形成する。
その後、図１ｂに示すように、受動素子チップが実装（mount）されるべき部分に未貫通孔（blind hole）１１３ａ、１１３ｂを形成し、チップが挿入される銅張層１１２には画像工程により回路パターンを形成する。この際、受動素子チップ１２０ａ、１２０ｂが挿入される孔部位の下側に腐食液を噴霧して銅張層を完全に除去することもでき、腐食液が浸入し得ないようにして、銅張層１１２を回路パターンの形成による形状をそのまま残しておくこともできる。
ついで、図１ｃに示すように、受動素子チップ１２０ａ、１２０ｂが実装されるべき部分に形成された未貫通孔１１３ａ、１１３ｂに受動素子チップ１２０ａ、１２０ｂを実装する。
そして、図１ｄに示すように、絶縁材料１３１を、又は絶縁材料１３１及び一側面の銅張層１３２からなる母材１３０を積層し、真空で加熱、加圧により、受動素子チップ１２０ａ、１２０ｂを印刷回路基板に内蔵させる。
つぎに、図１ｅに示すように、印刷回路基板に内蔵された受動素子チップ１２０ａ、１２０ｂの電極を回路的に接続するため、バイアホール（via holes）１４１〜１４６を形成し、バイアホール１４１〜１４６の側壁に無電解銅メッキ及び電解銅メッキを施してメッキ層１５１〜１５６を形成する。
ここで、バイアホール１４１〜１４６を形成する過程は、ＣＮＣドリル（Computer Numerical Control Drill）又はレーザを使用し、事前に設定された位置にバイアホールを形成する方式を用いることが好ましい。
ＣＮＣドリルを用いる方式は、両面印刷回路基板のバイアホール（via hole）、又は多層印刷回路基板の通孔を形成するのに適当である。
このようなＣＮＣドリルを用いてバイアホール又は貫通孔を加工した後、ドリリング時に発生する銅張層のバリ（burr）、バイアホール（via hole）の内壁の埃、銅張層の表面の埃などを除去するデバリング（deburring）工程を行うことが好ましい。この場合、銅張層の表面に粗さが付与されるので、後続の銅メッキ工程において、銅との密着力が向上する利点がある。
レーザを用いる方式は、多層印刷回路基板のマイクロバイアホール（via hole）の形成時に適当である。このようなレーザによる方式としては、ＹＡＧ（Yttrium Aluminum Garnet）レーザを用いて銅張層と絶縁樹脂層とを同時に加工することもでき、バイアホール（via hole）が形成される部分の銅張層を食刻した後、二酸化炭素レーザを用いて絶縁樹脂層を加工することもできる。
そして、バイアホールを形成した後、バイアホールの形成時に発生した熱により母材の絶縁樹脂層などが溶けてバイアホール（via hole）の側壁で発生するスミア（smear）を除去するデスミア工程を行うことが好ましい。
一方、母材のバイアホールの側壁が絶縁樹脂層であるので、バイアホールの形成直後に電解銅メッキを行うことができない。したがって、形成されたバイアホールの電気的接続及び電解銅メッキを行うために無電解銅メッキを行う。
無電解銅メッキは絶縁体に対するメッキであるので、電気を帯びたイオンによる反応を期待することができない。無電解銅メッキは析出反応によりなされ、析出反応は触媒により促進される。
メッキ液から銅が析出されるためには、メッキしようとする材料の表面に触媒が付着しなければならない。これは、無電解銅メッキが多くの前処理を必要とすることを意味する。
一実施例として、無電解銅メッキ工程は、脱脂過程、ソフト腐食（soft etching）過程、予備触媒処理（pre-catalyst）過程、触媒処理過程、活性化過程、無電解銅メッキ過程、及び酸化防止処理過程を含む。
脱脂過程において、銅張層の表面に存在する酸化物又は異物、特に油脂分などを酸又はアルカリ界面活性剤の含まれた薬品で除去した後、界面活性剤を完全に水洗する。
ソフト腐食過程において、銅張層の表面に微細な粗さ（例えば、およそ１〜２μｍ）を与えて、メッキ段階で銅粒子が均一に密着するようにし、脱脂過程で処理されていない汚染物を除去する。
予備触媒過程において、低濃度の触媒薬品に母材を浸漬することにより、触媒処理段階で使用される薬品が汚染するか又は濃度が変化することを防止する。さらに、同種成分の薬品槽に母材を浸漬するので、触媒処理がより活性化される効果がある。このような予備触媒処理過程は、１〜３％に希釈された触媒薬品を使用することが好ましい。
触媒処理過程において、母材の銅張層及び絶縁樹脂層面（例えば、バイアホールの側壁）に触媒粒子を被せる。触媒粒子はＰｄ−Ｓｎ化合物を使用することが好ましく、このＰｄ−Ｓｎ化合物はメッキされる粒子のＣｕ２ ＋とＰｄ２ −が結合してメッキを促進する役割をする。
無電解銅メッキ過程において、メッキ液は、ＣｕＳＯ４、ＨＣＨＯ、ＮａＯＨ及びその他の安定剤からなることが好ましい。メッキ反応を持続させるためには、化学反応が均衡をとらなければならなく、このため、メッキ液の組成を制御することが重要である。組成を維持するためには、不足した成分の適切な供給、機械撹拌、メッキ液の純化システムをよく運営しなければならない。反応の結果として発生する副産物のための濾過装置が必要であり、これを活用することによりメッキ液の使用時間を延長することができる。
酸化防止処理過程において、無電解銅メッキ後に残存するアルカリ成分によりメッキ膜が酸化することを防止するため、酸化防止膜を全面にコートする。
しかし、前述した無電解銅メッキ工程は、一般に電解銅メッキに比べて物理的特性が劣るので、薄く形成する。
そして、銅張層１０３、１３２にドライフィルム（図示せず）を塗布した後、所定のパターンが印刷されたアートワークフィルムを介してドライフィルムを露光及び現像することにより、ドライフィルムに所定のパターンを形成し、腐食液を噴霧することにより、ドライフィルムにより保護される領域を除いた残り領域の銅張層１０３、１３２を除去し、役割を果たしたドライフィルムを剥離し、最終に銅張層１０３、１３２の配線パターンを形成する。
図１において、チップ受動素子は、一つの絶縁層でなく二つ以上の絶縁層にわたって挿入することもできる。
図２ａ〜図２ｅは、本発明の第２実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。
図２ａ〜図２ｅに示す第２実施例が図１ａ〜図１ｅに示す第１実施例と異なっている点は、コア層にチップが実装されるので、受動素子が実装される底の銅張層に様々なパターンを形成するという点である。
まず、図２ａに示すように、絶縁樹脂層２０１に銅張層２０２、２０３が被せられた銅張積層板の母材２００を用意し、受動素子チップ２２０ａ、２２０ｂが実装される未貫通孔２１０ａ、２１０ｂを形成するため、画像形成工程により銅張層２０２の一部を除去することが好ましい。
そして、図２ｂに示すように、母材２００に、受動素子チップ２２０ａ、２２０ｂが実装される未貫通孔２１０ａ、２１０ｂを形成する。この際、未貫通孔２１０ａ、２１０ｂの底面には、実装された受動素子チップ２２０ａ、２２０ｂが下側に抜け出ないようにするため、銅張層２０３を除去しないことが好ましい。
ついで、図２ｃに示すように、未貫通孔２１０ａ、２１０ｂに受動素子チップ２２０ａ、２２０ｂを実装し、その上に、絶縁層２３１を、あるいは絶縁層２３１及び一側面の銅張層２３２からなる母材２３０を積層し、真空で加熱、加圧して、受動素子チップ２２０ａ、２２０ｂを内蔵させる。
その後、図２ｄに示すように、未貫通孔２１０ａ、２１０ｂの底面の銅張層２０３に画像形成工程により回路を形成することが好ましいが、不要な場合は、銅張層を完全に除去し、絶縁層２４１を、あるいは絶縁層２４１及び一側面の銅張層２４２からなる母材２４０をその上に積層し、真空で加熱、加圧する。
つぎに、図２ｅに示すように、印刷回路基板に内蔵された受動素子チップ２２０ａ、２２０ｂの電極を回路的に連結するため、バイアホール（via holes）２５１〜２５６を形成し、バイアホール２５１〜２５６の側壁に無電解銅メッキ及び電解銅メッキを行ってメッキ層２６１〜２６６を形成する。そして、ドライフィルム（図示せず）を塗布した後、所定のパターンが印刷されたアートワークフィルムを介してドライフィルムを露光及び現像することにより、ドライフィルムに所定のパターンを形成し、腐食液を噴霧することにより、ドライフィルムにより保護される領域を除いた残り領域の銅張層を除去し、役割を果たしたドライフィルムを剥離して最終に銅張層２３２、２４２の配線パターンを形成する。
図２において、チップ受動素子は、一つの絶縁層でなく二つ以上の絶縁層にわたって挿入することもできる。
図３ａ乃至図３ｄは、本発明の第３実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。
図３ａに示すように、コア層を形成する母材３００の銅張層３０２に、画像形成工程により回路パターンを形成し、その上に、絶縁材料３１１を、あるいは絶縁材料３１１及び一側面の銅張層３１２からなる母材３１０を真空で加熱、加圧して積層し、受動素子チップ３２０ａ、３２０ｂが位置すべき所において、画像形成工程で銅張層３１２の一部を除去することが好ましい。
つぎに、図３ｂに示すように、受動素子チップ３２０ａ、３２０ｂが挿入される部位を画像形成工程で形成し、これに受動素子チップ３２０ａ、３２０ｂを挿入し、その上に、絶縁材料３４１を、あるいは絶縁材料３４１及び一側面の銅張層３４２からなる母材３４０を積層する。この際、絶縁材料３４１に孔を形成して、受動素子チップ３２０ａ、３２０ｂが絶縁材料３４１の中に易く内蔵されるようにすることが好ましいが、絶縁材料３４１に孔３４３を必ず形成しなくてもよい。
そして、図３ｃに示すように、受動素子チップ３２０ａ、３２０ｂが実装された状態で、その上に絶縁材料３４１を、あるいは絶縁材料３４１及び一側面の銅張層３４２からなる母材３４０を覆い、真空で加熱、加圧して、受動素子チップ３２０ａ、３２０ｂを内蔵させる。
つぎに、図３ｄに示すように、印刷回路基板に内蔵された受動素子チップ３２０ａ、３２０ｂの電極を回路的に連結するため、バイアホール３５１〜３５４を形成し、バイアホール３５１〜３５４の側壁に無電解銅メッキ及び電解銅メッキを行ってメッキ層３６１〜３６４を形成する。そして、ドライフィルム（図示せず）を塗布した後、所定のパターンが印刷されたアートワークフィルムを介してドライフィルムを露光及び現像することにより、ドライフィルムに所定のパターンを形成し、腐食液を噴霧することにより、ドライフィルムにより保護される領域を除いた残り領域の銅張層を除去し、役割を果たしたドライフィルムを剥離して最終に銅張層３０３、３４２の配線パターンを形成する。
図３において、チップ受動素子は一つの絶縁層でなく二つ以上の絶縁層にわたって挿入することもできる。
図４ａ〜図４ｄは、本発明の第４実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。
図４ａ〜図４ｄに示す第４実施例が図３ａ〜図３ｄに示す第３実施例と異なる点は、コア層の表面にチップが実装されるという点である。
まず、図４ａに示すように、絶縁樹脂層４０１に銅張層４０２、４０３が被せられた銅張積層板の母材４００を用意し、受動素子チップ４１０ａ、４１０ｂが実装される部位を画像形成工程で形成する。
この際、両面の銅張層４０２、４０３に形成される回路と受動素子チップ４１０ａ、４１０ｂが実装される部位とが同時に形成されることが好ましい。
そして、図４ｂに示すように、受動素子チップ４１０ａ、４１０ｂが実装される部位に受動素子チップ４１０ａ、４１０ｂを実装し、その上に、絶縁材料４１１を、あるいは絶縁材料４１１及び一側面の銅張層４１２からなる母材４１０を積層する。絶縁材料４１１には孔４１３を形成して、受動素子チップ４１０ａ、４１０ｂが絶縁材料４１１の中に内蔵されないようにすることが好ましいが、絶縁材料４１１に孔４１３を必ず形成しなくてもよい。
そして、図４ｃに示すように、受動素子チップ４１０ａ、４１０ｂが実装された状態で、その上に絶縁材料４１１を、あるいは絶縁材料４１１及び一側面の銅張層４１２からなる母材４１０を覆い、真空で加熱、加圧して、受動素子チップ４１０ａ、４１０ｂを内蔵させる。
つぎに、図４ｄに示すように、印刷回路基板に内蔵された受動素子チップ４１０ａ、４１０ｂの電極を回路的に連結するため、バイアホール４３１〜４３４を形成し、バイアホール４３１〜４３４の側壁に無電解銅メッキ及び電解銅メッキを行ってメッキ層４４１〜４４４を形成する。そして、ドライフィルム（図示せず）を塗布した後、所定のパターンが印刷されたアートワークフィルムを介してドライフィルムを露光及び現像することにより、ドライフィルムに所定のパターンを形成し、腐食液を噴霧することにより、ドライフィルムにより保護される領域を除く残り領域の銅張層を除去し、役割を果たしたドライフィルムを剥離して最終に銅張層４１２、４２２の配線パターンを形成する。
図４において、チップ受動素子は一つの絶縁層でなく二つ以上の絶縁層にわたって挿入することもできる。
図５ａ〜図５ｅは、本発明の第５実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法の工程図である。
まず、図５ａに示すように、コア層をなす母材１００の銅張層５０２、５０３に画像形成工程を用いて回路パターンを形成し、その上に、絶縁材料５１１を、又は絶縁材料５１１及び一側面の銅張層５１２からなる母材５１０を真空で加熱、加圧し、受動素子チップ５３０ａ、５３０ｂが実装されるべき未貫通孔５２０ａ、５２０ｂを形成するため、画像工程で銅張層５１２の一部を除去することが好ましい。
そして、図５ｂに示すように、受動素子チップ５３０ａ、５３０ｂが実装されるべき部分に未貫通孔５２０ａ、５２０ｂを形成し、チップが実装される銅張層５１２には画像形成工程で回路パターンを形成する。この際、受動素子チップ５３０ａ、５３０ｂが実装される孔５２０ａ、５２０ｂの下側に腐食液を噴霧して、銅張層５１２を完全に除去することができ、あるいは腐食液が流入しないようにすることで、銅張層５１２を回路パターンの形成時に形成された形状をそのまま残すこともできる。
そして、図５ｃに示すように、受動素子チップ５３０ａ、５３０ｂが実装される部分に形成された未貫通孔５２０ａ、５２０ｂに受動素子チップ５３０ａ、５３０ｂを実装する。
ついで、図５ｄに示すように、絶縁材料５４１を、あるいは絶縁材料５４１及び一側面の銅張層５４２からなる母材５４０を積層し、真空で加熱、加圧して、受動素子チップ５３０ａ、５３０ｂを印刷回路基板に内蔵させる。この際、銅張層としては、受動素子チップ５３０ａ、５３０ｂと電気的に接触できるようにするバンプ５４３ａ〜５４３ｄを含む銅張層を使用する。
そして、図５ｅに示すように、画像形成工程により最終的に銅張層の配線パターンを形成する。
図５において、チップ受動素子は一つの絶縁層でなく二つ以上の絶縁層にわたって実装することもできる。
図６ａ〜図６ｄは、本発明の第６実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。
図６ａに示すように、母材６００の銅張層６０２、６０３に、画像形成工程により回路パターンを形成し、その上に、絶縁材料６１１を、あるいは絶縁材料６１１及び一側面の銅張層６１２からなる母材６１０を真空で加熱、加圧して積層し、受動素子チップ６２０ａ、６２０ｂが位置すべき所で、画像形成工程で銅張層６１２の一部を除去することが好ましい。
つぎに、図６ｂに示すように、受動素子チップ６２０ａ、６２０ｂが実装される部位を画像形成工程で形成し、これに受動素子チップ６２０ａ、６２０ｂを実装し、その上に、絶縁材料６４１を、あるいは絶縁材料６４１及び一側面の銅張層６４２からなる母材６４０を積層する。この際、絶縁材料６４１に孔を形成して、受動素子チップ６２０ａ、６２０ｂが絶縁材料６４１の中に易く内蔵されるようにすることが好ましいが、絶縁材料６４１に孔を必ず形成しなくてもよい。この際、銅張層としては、受動素子チップ６２０ａ、６２０ｂと電気的に接触できるようにするバンプ６４４ａ〜６４４ｄを含む銅張層を使用する。
そして、図６ｃに示すように、画像形成工程により、最終に銅張層６０３、６４２の配線パターンを形成する。
図６において、チップ受動素子は一つの絶縁層でなく二つ以上の絶縁層にわたって実装することもできる。
一方、図７に示すように、受動素子チップ７１０は、底面に多様な形状のパターン７０２を形成することができる。パターン７０２は、受動素子チップと母材の絶縁体との間の熱膨張係数の差を減らす機能をするとともに、このようなパターン７０２は接続物質７０３ａ、７０４ｂを介してパターンとチップを連結することができる。導電性材料は電気的に接続させ、導電性のない材料はチップと底パッドを結合させることができる。
このような電極膨張吸収パターン７０３ａ、７０４ａは、受動素子チップが電極の膨張を吸収する機能をする。
図８ａ〜図８ｄは、図１〜図６に示す実施例に用いられる下部銅張層に形成された電極膨張吸収パターンの例を示す図である。
図８ａに示すように、下部銅張層に一つの電極膨張吸収パターンを形成することもでき、図８ｂ〜図８ｄに示すように、多様な形態のパッド又はパターンを形成することもできる。
また、前記受動素子チップは、印刷回路基板上に実装可能な多様な形態の受動素子の一つであり得る。
以上、本発明の好ましい実施例に基づいて本発明を説明したが、当該技術分野の熟練した当業者であれば、特許請求の範囲に記載した本発明の技術思想及び領域から逸脱しない範囲内で本発明を多様に修正又は変更し得ることが理解されるであろう。
本発明の第１実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第１実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第１実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第１実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第１実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第２実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第２実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第２実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第２実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第２実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第３実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第３実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第３実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第３実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第４実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第４実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第４実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第４実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第５実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第５実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第５実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第５実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第５実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第６実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第６実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第６実施例に係る受動素子チップ内蔵型の印刷回路基板の製造方法を示す工程図である。 本発明の第１乃至第６実施例の未貫通孔の下部銅張層に形成されたパターンに電気導電性材料を用いて電気的接続をなす方法を説明する断面図である。 本発明の第１乃至第６実施例に用いられる下部銅張層に形成される様々なパターンを示す平面図である。 本発明の第１乃至第６実施例に用いられる下部銅張層に形成される様々なパターンを示す平面図である。 本発明の第１乃至第６実施例に用いられる下部銅張層に形成される様々なパターンを示す平面図である。 本発明の第１乃至第６実施例に用いられる下部銅張層に形成される様々なパターンを示す平面図である。
符号の説明
１００、１１０、１３０、２００、２３０、３００、３１０、３４０、４００、４１０、５００、５１０、５４０、６００、６１０ 母材（コア層）
１０１、２０１、４０１ 絶縁樹脂層
１０２、１０３、１１２、１３２、２０２、２０３、２３２、２４２、３０２、３０３、３１２、３４２、４０２、４０３、４１２、４２２、５０２、５０３、５１２、６０２、６０３、６１２、６４２ 銅張層
１１１、３１１、３４１、４１１、５１１、５４１、６１１、６４１ 絶縁材料
１１３ａ、１１３ｂ、２１０ａ、２１０ｂ、５２０ａ、５２０ｂ 未貫通孔
１２０ａ、１２０ｂ、２２０ａ、２２０ｂ、３２０ａ、３２０ｂ、４１０ａ、４１０ｂ、５３０ａ、５３０ｂ、６２０ａ、６２０ｂ、７１０ 受動素子チップ
１３１、２３１、２４１ 絶縁層
１４１〜１４６、２５１〜２５６、３５１〜３５４、４３１〜４３４ バイアホール
１５１〜１５６、２６１〜２６６、３６１〜３６４、４４１〜４４４ メッキ層
３４３、４１３、５２０ａ、５２０ｂ 孔
５４３ａ〜５４３ｄ、６４４ａ〜６４４ｄ バンプ
７０２ パターン
７０３ａ、７０４ａ 接続材料（電極吸収パターン）

Claims (30)

  1. コア層に積層された母材に、受動素子チップ実装用の未貫通孔を形成する第１段階と、
    前記母材の銅張層に回路パターンを形成した後、前記未貫通孔に受動素子チップを実装し、前記受動素子チップの実装された母材に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる他の母材を積層して、加熱及び加圧する第２段階と、
    前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第３段階と、
    前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第４段階と、
    を備えることを特徴とする、受動素子チップ内蔵型印刷回路基板の製造方法。
  2. 前記第１段階の後に、前記未貫通孔の下部銅張層を除去する第５段階をさらに含むことを特徴とする、請求項１記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  3. 前記第１段階においてコア層に母材を積層するときに、前記コア層の前記受動素子チップが実装される位置の銅張層に、熱膨張ストレスを吸収する機能を有する電気的接続及び結合のためのパッドを形成することを特徴とする、請求項１記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  4. 前記第１段階の後に、前記未貫通孔の下部銅張層に、熱膨張ストレスを吸収する機能を有する電気的接続及び結合のためのパッドを形成する第５段階をさらに含むことを特徴とする、請求項１記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  5. 前記第１段階の後に、前記受動素子チップの電極が実装される位置に導電性材料を塗布する第５段階をさらに含むことを特徴とする、請求項１記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  6. 前記未貫通孔は、複数の絶縁層を通って形成されていることを特徴とする、請求項１記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  7. 前記受動素子チップは、印刷回路基板上に実装可能な形態の受動素子の一つであることを特徴とする、請求項１乃至６のいずれか一項に記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  8. コア層に受動素子チップ実装用の未貫通孔を形成し、未貫通孔の底面には銅張層を残して回路パターンを形成する第１段階と、
    前記未貫通孔に受動素子チップを実装し、前記受動素子チップが実装されたコア層に、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる母材を積層し、加熱及び加圧する第２段階と、
    前記未貫通孔の底面の銅張層に、回路を含むパターンを形成し、絶縁層を、あるいは絶縁層及び一側面の銅張層からなる母材を積層して、加熱及び加圧する第３段階と、
    前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第４段階と、
    前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第５段階と、
    を備えることを特徴とする、受動素子チップ内蔵型印刷回路基板の製造方法。
  9. 前記第１段階の後に、前記未貫通孔の下部銅張層を除去する第５段階をさらに含むことを特徴とする、請求項８記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  10. 前記第１段階においてコア層に母材を積層するときに、前記コア層の前記受動素子チップが内蔵される位置の銅張層に、熱膨張ストレスを吸収する機能を有する電気的接続及び結合のためのパッドを形成することを特徴とする、請求項８記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  11. 前記第１段階の後に、前記未貫通孔の下部銅張層に、熱膨張ストレスを吸収する機能を有する電気的接続及び結合のためのパッドを形成することを特徴とする、請求項８記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  12. 前記第１段階の後に、前記受動素子チップの電極が実装される位置に導電性材料を塗布する第５段階をさらに含むことを特徴とする、請求項８記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  13. 前記未貫通孔は複数の絶縁層を通って形成されていることを特徴とする、請求項８記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  14. 前記受動素子チップは、印刷回路基板上に実装可能な形態の受動素子の一つであることを特徴とする、請求項８乃至１３のいずれか一項に記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  15. コア層に積層された母材に受動素子チップを実装する第１段階と、
    前記第１段階の受動素子チップが実装された母材に絶縁樹脂を積層し、加熱及び加圧する第２段階と、
    前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第３段階と、
    前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第４段階と、
    を含んでなることを特徴とする、受動素子チップ内蔵型印刷回路基板の製造方法。
  16. 前記第１段階の後に、前記受動素子チップが実装されている母材に積層された絶縁樹脂に、前記受動素子チップが実装される孔を形成する第５段階をさらに含むことを特徴とする、請求項１５記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  17. 前記第１段階に先立ち、前記母材の受動素子チップが実装される位置の銅張層を除去する第５段階をさらに含むことを特徴とする、請求項１５記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  18. 前記第１段階に先立ち、前記母材の前記受動素子チップが内蔵される位置の銅張層に、熱膨張ストレスを吸収する機能を有する電気的接続及び結合のためのパッドを形成することを特徴とする、請求項１５記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  19. 前記第１段階に先立ち、前記受動素子チップの電極が実装される位置に導電性材料を塗布する第５段階をさらに含むことを特徴とする、請求項１５記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  20. 前記コア層に積層される母材は多層構造をしており、前記受動素子チップは多層を通って実装されることを特徴とする、請求項１５記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  21. 前記受動素子チップは、印刷回路基板上に実装可能な形態の受動素子の一つであることを特徴とする、請求項１５乃至１９のいずれか一項に記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  22. コア層に受動素子チップを実装する第１段階と、
    前記第１段階の受動素子チップが実装されたコア層に絶縁樹脂を積層し、加熱及び加圧する第２段階と、
    前記受動素子チップの電極と、外部との電気的接続を可能にするバイアホールを形成する第３段階と、
    前記バイアホールに銅メッキを施し、外部に回路パターンを形成する第４段階と、
    を備えることを特徴とする、受動素子チップ内蔵型印刷回路基板の製造方法。
  23. 前記第１段階の後、前記受動素子チップが実装されているコア層に積層される絶縁樹脂に前記受動素子チップが実装される孔を形成する第５段階をさらに含むことを特徴とする、請求項２２記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  24. 前記第１段階に先立ち、前記コア層の受動素子チップが実装される位置の銅張層を除去する第５段階をさらに含むことを特徴とする、請求項２２記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  25. 前記第１段階に先立ち、前記コア層の前記受動素子チップが実装される位置の銅張層に、熱膨張ストレスを吸収する機能を有する電気的接続及び結合のためのパッドを形成することを特徴とする、請求項２２記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  26. 前記第１段階に先立ち、前記受動素子チップの電極が実装される位置に導電性材料を塗布することを特徴とする、請求項２２記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  27. 前記コア層に積層された母材は多層構造をしており、前記受動素子チップは多層を通って実装されることを特徴とする、請求項２２記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  28. 前記受動素子チップは、印刷回路基板上に実装可能な形態の受動素子の一つであることを特徴とする、請求項２２乃至２６のいずれか一項に記載の受動素子チップ内蔵型印刷回路基板の製造方法。
  29. コア層に積層された母材に、受動素子チップ実装用の未貫通孔を形成する第１段階と、
    前記母材の銅張層に回路パターンを形成し、前記未貫通孔に受動素子チップを実装する第２段階と、
    前記受動素子チップが実装された母材に、導電性バンプが形成された銅張層を有する母材を積層し、加熱及び加圧する第３段階と、
    外部に回路パターンを形成する第４段階と、
    を備えることを特徴とする、受動素子チップ内蔵型印刷回路基板の製造方法。
  30. コア層に積層された母材に受動素子チップを実装する第１段階と、
    前記受動素子チップが実装された母材に、導電性バンプが形成された銅張層を有する母材を積層し、加熱及び加圧する第２段階と、
    外部に回路パターンを形成する第３段階と、
    を備えることを特徴とする、受動素子チップ内蔵型印刷回路基板の製造方法。
JP2004320861A 2004-07-14 2004-11-04 受動素子チップ内蔵型の印刷回路基板の製造方法 Pending JP2006032887A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040054820A KR100645643B1 (ko) 2004-07-14 2004-07-14 수동소자칩 내장형의 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
JP2006032887A true JP2006032887A (ja) 2006-02-02

Family

ID=35599988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004320861A Pending JP2006032887A (ja) 2004-07-14 2004-11-04 受動素子チップ内蔵型の印刷回路基板の製造方法

Country Status (4)

Country Link
US (1) US20060014327A1 (ja)
JP (1) JP2006032887A (ja)
KR (1) KR100645643B1 (ja)
CN (1) CN1722935A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008166731A (ja) * 2006-12-29 2008-07-17 Samsung Electro Mech Co Ltd キャパシタ及びこれを用いたキャパシタ内蔵型多層配線基板
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US8222539B2 (en) 2008-12-24 2012-07-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013070009A (ja) * 2011-09-23 2013-04-18 Samsung Electro-Mechanics Co Ltd プリント回路基板及びその製造方法
US8525041B2 (en) 2009-02-20 2013-09-03 Ibiden Co., Ltd. Multilayer wiring board and method for manufacturing the same
US8692132B2 (en) 2005-10-14 2014-04-08 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
KR100771320B1 (ko) 2006-05-29 2007-10-29 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP5093104B2 (ja) * 2006-11-30 2012-12-05 パナソニック株式会社 受動部品内蔵インターポーザ
KR100836651B1 (ko) 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR100916697B1 (ko) 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 수동소자가 직접 내장된 인쇄회로기판의 제작방법
US20100212946A1 (en) * 2009-02-20 2010-08-26 Ibiden Co., Ltd Wiring board and method for manufacturing the same
CN101815402B (zh) * 2009-02-20 2013-04-17 揖斐电株式会社 线路板及其制造方法
US8186042B2 (en) * 2009-05-06 2012-05-29 Bae Systems Information And Electronic Systems Integration Inc. Manufacturing method of a printed board assembly
CN102244018B (zh) * 2010-05-14 2013-08-28 深南电路有限公司 芯片埋入式印刷电路板的制造方法
CN102254885B (zh) * 2010-05-20 2014-01-15 深南电路有限公司 无源器件、无源器件埋入式电路板及其制造方法
KR101154739B1 (ko) 2010-09-10 2012-06-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP5606388B2 (ja) * 2011-05-13 2014-10-15 株式会社東芝 パターン形成方法
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
CN104363719B (zh) * 2014-11-28 2017-09-22 广州杰赛科技股份有限公司 一种具有盲孔的电路板的制作方法
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN106257661B (zh) * 2015-06-16 2019-03-05 华为技术有限公司 芯片封装载板、芯片和电路板
KR101953850B1 (ko) * 2017-07-31 2019-05-23 주식회사 비에이치 더블 사이드 임베디드 제조방법
EP3522685B1 (en) * 2018-02-05 2021-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier
CN110831354A (zh) * 2019-11-15 2020-02-21 莆田市涵江区依吨多层电路有限公司 一种基于盲钻和元器件内压的多层板生产方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
JP2739726B2 (ja) * 1990-09-27 1998-04-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層プリント回路板
US5745333A (en) * 1994-11-21 1998-04-28 International Business Machines Corporation Laminar stackable circuit board structure with capacitor
US6739027B1 (en) * 1996-06-12 2004-05-25 International Business Machines Corporation Method for producing printed circuit board with embedded decoupling capacitance
JPH10261860A (ja) 1997-03-19 1998-09-29 Toshiba Corp プリント配線板構造
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
JP2001053447A (ja) 1999-08-05 2001-02-23 Iwaki Denshi Kk 部品内蔵型多層配線基板およびその製造方法
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6417556B1 (en) * 2000-02-02 2002-07-09 Advanced Micro Devices, Inc. High K dielectric de-coupling capacitor embedded in backend interconnect
US6706553B2 (en) * 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
JP4392157B2 (ja) 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP4126985B2 (ja) 2002-07-29 2008-07-30 凸版印刷株式会社 受動素子内蔵プリント配線板及びその製造方法
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692132B2 (en) 2005-10-14 2014-04-08 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US8973259B2 (en) 2005-10-14 2015-03-10 Ibiden Co., Ltd. Method for manufacturing a multilayered circuit board
JP2008166731A (ja) * 2006-12-29 2008-07-17 Samsung Electro Mech Co Ltd キャパシタ及びこれを用いたキャパシタ内蔵型多層配線基板
JP2009200389A (ja) * 2008-02-25 2009-09-03 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US8222539B2 (en) 2008-12-24 2012-07-17 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8525041B2 (en) 2009-02-20 2013-09-03 Ibiden Co., Ltd. Multilayer wiring board and method for manufacturing the same
JP2013070009A (ja) * 2011-09-23 2013-04-18 Samsung Electro-Mechanics Co Ltd プリント回路基板及びその製造方法
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法
JP2015050309A (ja) * 2013-08-31 2015-03-16 京セラサーキットソリューションズ株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
KR20060005840A (ko) 2006-01-18
KR100645643B1 (ko) 2006-11-15
CN1722935A (zh) 2006-01-18
US20060014327A1 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
JP2006032887A (ja) 受動素子チップ内蔵型の印刷回路基板の製造方法
KR100716826B1 (ko) 전자부품이 내장된 기판의 제조방법
KR100598275B1 (ko) 수동소자 내장형 인쇄회로기판 및 그 제조 방법
CN100386869C (zh) 具有窗的球栅阵列基板及其制造方法
KR100965339B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP4126038B2 (ja) Ｂｇａパッケージ基板及びその製作方法
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
JP2007142403A (ja) プリント基板及びその製造方法
JP2008112993A (ja) 回路基板の製造方法
JP2006073984A (ja) 抵抗内蔵型プリント基板およびその製造方法
JP2005322868A (ja) プリント回路基板の電解金メッキ方法
JP2013211431A (ja) 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
KR100722599B1 (ko) 필 도금을 이용한 전층 이너비아홀 인쇄회로기판 및 그제조방법
JP2007116185A (ja) 半導体モジュール
JP4353873B2 (ja) プリント配線板
JP4376890B2 (ja) 半導体チップ実装用回路基板
JP4451238B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP2004087991A (ja) 多層配線基板の製造方法
KR100645642B1 (ko) 고밀도 ｂｇａ 패키지 기판 및 그 제조방법
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005045000A (ja) 受動素子内蔵多層プリント配線板の製造方法
KR100815323B1 (ko) 인쇄회로기판의 제조방법
JP2005093513A (ja) 配線基板とその製造方法およびそれを用いた電子部品の実装体

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070507

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106