JP2014107553A - 電子部品組込み基板及びその製造方法 - Google Patents

電子部品組込み基板及びその製造方法 Download PDF

Info

Publication number
JP2014107553A
JP2014107553A JP2013235199A JP2013235199A JP2014107553A JP 2014107553 A JP2014107553 A JP 2014107553A JP 2013235199 A JP2013235199 A JP 2013235199A JP 2013235199 A JP2013235199 A JP 2013235199A JP 2014107553 A JP2014107553 A JP 2014107553A
Authority
JP
Japan
Prior art keywords
electronic component
insulating layer
metal pattern
cavity
embedded substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013235199A
Other languages
English (en)
Other versions
JP6478306B2 (ja
Inventor
Yul Kyo Chung
キョ チュン、ユル
Doo Hwan Lee
ファン リー、ドー
Seung Eun Lee
ユン リー、セウン
Yee Na Shin
ナ シン、イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014107553A publication Critical patent/JP2014107553A/ja
Application granted granted Critical
Publication of JP6478306B2 publication Critical patent/JP6478306B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】基板に組み込まれる電子部品の電気的な接続性が改善された電子部品組込み基板及びその製造方法を提供する。
【解決手段】キャビティ１１１を有する第１の絶縁層１１０と、キャビティ１１１の内部に挿入され、少なくとも一つ以上の外部電極１４１を有する電子部品１４０と、第１の絶縁層１１０の下面に形成され、電子部品１４０が取り付けられ、外部電極１４１の一部を露出させる少なくとも一つ以上のガイドホールを有する第１の金属パターン１２０と、第１の絶縁層１１０の下面に形成され、第１の金属パターン１２０をカバーする第２の絶縁層１５０と、第２の絶縁層１５０の下面に形成される第１の回路パターン１７０と、ガイドホールを通じて露出する外部電極１４１と第１の回路パターン１７０とを電気的に接続する第１のビアＶ１とを含む。
【選択図】図４

Description

本発明は、電子部品が組み込まれた基板及びその製造方法に関する。
最近、市販中のスマートフォン、タブレットＰＣなどのモバイル機器はその性能が飛躍的に向上するにつれ、高い携帯性が要求される。そのため、モバイル機器に使われる電子部品の小型化、スリム化及び高性能化への研究が続いている。
特許文献１などに示されているような電子部品組込み基板は、電子部品を基板内に組み込んで、その表面に付加的な部品を実装可能な空間を確保することになり、モバイル機器に搭載される各電子部品の小型化、スリム化及び高性能化を具現するための方法として脚光を浴びている。
特に、半導体チップの性能が向上するほど、半導体チップに供給される電源の安定性が重要になる。そのため、いわゆるデカップリングコンデンサ（Ｄｅｃｏｕｐｌｉｎｇ ｃａｐａｃｉｔｏｒ）またはバイパスコンデンサ（Ｂｙｐａｓｓ ｃａｐａｃｉｔｏｒ）を半導体チップと電源供給線との間に設けて電源のノイズを除去し、電源電流が急変する状況でも半導体チップに安定な電流が供給されるようにしている。
コンデンサが組み込まれた基板に半導体チップを実装する場合、デカップリングコンデンサと半導体チップとの間の距離を最小化でき、高性能の半導体チップへの安定な電源の供給が可能になると共に小型化及びスリム化が可能になる。
一方、特許文献１によれば、電子部品が入る位置にキャビティ（ｃａＶ１ｔｙ）を加工した後、コンデンサを固定させ、絶縁材を用いて熱圧着し、組み込んだ後、レーザで微細ビアホール（ｍｉｃｒｏ Ｖ１ａ ｈｏｌｅ）を加工し、めっきによって電気的な接続を成す方式が示されている。
詳しくは、基板に組み込まれた電子部品と基板の表面に設けられる回路パターンとの間を電気的に接続するため、レーザを用いてビアホールを加工した後、該ビアホールの内部にメッキなどの方法で導電性材料を充填する方式が通常適用されていた。
このような通常の方法によれば、電子部品が基板に組み込まれる時発生する位置公差（ｐｌａｃｉｎｇ ｔｏｌｅｒａｎｃｅ）、ビアホールの加工公差、ビアホールの大きさなどの要因によって、組み込まれる電子部品に設けられるビア接触部の面積の最小条件が決まる。
韓国公開特許第２００７−０１０１１８３号公報
しかし、電子部品の大きさが小さくなるほどビア接触部も小さくなり、電子部品が小型化されるほどビアと電子部品との間の整合エラーが深刻な問題になる。
本発明は前記の問題点に鑑みて成されたものであって、基板に組み込まれる電子部品の電気的な接続性が改善された電子部品組込み基板を提供することに、その目的がある。
また、本発明は、基板に組み込まれる電子部品の電気的な接続性が改善された電子部品組込み基板の製造方法を提供することに、その他の目的がある。
上記の目的を解決するために、本発明の一実施形態による電子部品組込み基板は、キャビティを有する第１の絶縁層と、前記キャビティの内部に挿入され、少なくとも一つ以上の外部電極を有する電子部品と、前記第１の絶縁層の下面に形成され、前記電子部品が取り付けられ、前記外部電極の一部を露出させる少なくとも一つ以上のガイドホールを有する第１の金属パターンと、前記第１の絶縁層の下面に形成され、前記第１の金属パターンをカバーする第２の絶縁層と、前記第２の絶縁層の下面に形成される第１の回路パターンと、前記ガイドホールを通じて露出する前記外部電極と前記第１の回路パターンとを電気的に接続する第１のビアとを含む。
一実施形態によれば、前記第１の金属パターンは、前記外部電極の各々に対応して複数形成され、前記第１の金属パターンは、ギャップによって互いに離間している。
また、一実施形態によれば、前記第１の金属パターンと前記第１の回路パターンとを電気的に接続する第２のビアをさらに含む。
また、一実施形態によれば、前記第１の絶縁層の上面に形成され、前記キャビティの形成領域を画定する第２の金属パターンをさらに含む。
一実施形態によれば、前記第２の金属パターンの側壁及び前記キャビティの側壁は、同一面上に位する。
また、一実施形態によれば、前記第２の金属パターンは、前記キャビティの側壁から離間して配置される。
また、一実施形態によれば、前記第１の絶縁層を貫いて、前記第１の金属パターンと第２の金属パターンとを電気的に接続するスルービアをさらに含む。
また、一実施形態によれば、前記第１の絶縁層の上面に形成され、前記第２の金属パターン及び前記電子部品をカバーする第３の絶縁層と、前記第３の絶縁層の上面に形成される第２の回路パターンとをさらに含む。
また、一実施形態によれば、前記第３の絶縁層を貫いて、前記外部電極と前記第２の回路パターンとを電気的に接続する第３のビアをさらに含む。
また、一実施形態によれば、前記第３の絶縁層を貫いて前記第２の回路パターンと前記第２の金属パターンとを電気的に接続する第４のビアをさらに含む。
また、一実施形態によれば、前記キャビティと前記電子部品との間の空間を満たす充填材をさらに含む。
また、一実施形態によれば、前記第３の絶縁層と前記充填材とは、一体に形成される。
また、一実施形態によれば、前記電子部品の下面と前記第１の金属パターンとの間に絶縁性接着層がさらに設けられ、前記第１のビアは、前記絶縁性接着層を貫いて前記外部電極に接触する。
また、一実施形態によれば、前記第１のビアは、前記ガイドホールによって前記外部電極と自己整列（self-align）される。
また、一実施形態によれば、前記第１の金属パターンは、前記外部電極と接触される。
一実施形態によれば、前記第１のビアは、前記ガイドホールを通じて露出する外部電極及び前記第１の金属パターンと接触される。
本発明の一実施形態による電子部品組込み基板製造方法は、第１の絶縁層にキャビティを形成するステップと、前記第１の絶縁層の下面に形成され、前記キャビティの一部領域に延在し、少なくとも一つ以上のガイドホールを有する第１の金属パターンを形成するステップと、前記キャビティの内部に電子部品を挿入し、前記第１の金属パターンに取り付けるステップと、前記第１の絶縁層の下面に前記第１の金属パターンを覆う第２の絶縁層を形成するステップと、前記第２の絶縁層を貫くビアホールを形成し、前記ガイドホールを通じて前記電子部品の下面を露出させるステップと、前記ビアホールの内部に前記電子部品の下面と接触する第１のビアを形成するステップとを含む。
一実施形態によれば、前記ビアホールは、前記第２の絶縁層にＣＯ２レーザを照射して形成される。
また、一実施形態によれば、前記電子部品は、前記第１の金属パターンの上面に絶縁性接着層を形成した状態で前記キャビティの内部に挿入される。
また、一実施形態によれば、前記電子部品は、前記電子部品の下面に絶縁性接着層を形成した状態で前記キャビティの内部に挿入されてもよい。
また、一実施形態によれば、前記第１の金属パターンを形成するステップは、前記第１の絶縁層の下面に絶縁性接着層を接着するステップと、前記絶縁性接着層下面に金属層を形成するステップと、前記金属層で前記ガイドホールが設けられる領域の金属材料を除去ステップとを含む。
また、一実施形態によれば、前記キャビティは、マスクホールが設けられた第２の金属パターンを前記第１の絶縁層の上面に結合した状態でレーザを照射して形成される。
また、一実施形態によれば、前記第１の絶縁層の上面に、前記第２の金属パターンの上面及び前記電子部品の上面をカバーする第３の絶縁層を形成するステップをさらに含む。
また、一実施形態によれば、前記電子部品は、少なくとも２つ以上の外部電極を有し、前記第１の金属パターンは、前記外部電極の各々に対応して複数形成され、前記第１の金属パターンは、ギャップによって互いに離間している。
本発明によれば、電子部品の外部電極のサイズが従来より小さくなる場合にも、精微なビアホールの加工が可能なので、位置公差、ビアホール加工公差、ビアホールの大きさなどの要因によって、外部電極のサイズが小さくなるほど該外部電極とビアとの間の接続性が低くなるという従来の問題点を解決することができるという効果が奏す。
また、電子部品をキャビティに取り付ける過程において、第１の金属パターンが電子部品を支持する役割をすることもでき、第１の金属パターンそれ自体が電子部品組込み基板の内部で導電経路を提供する回路パターンとしての機能をすることもできるというという効果が奏す。
本発明の一実施形態による電子部品組込み基板を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板の変形例を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板の他の変形例を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板のさらに他の変形例を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板の要部を概略的に示す断面図である。 本発明の一実施形態による電子部品組込み基板の要部で電子部品を除いた状態を概略的に示す低面図である。 本発明の一実施形態による電子部品組込み基板の要部で電子部品を除いた状態を概略的に示す断面図である。 本発明の他の実施形態による電子部品組込み基板を概略的に示す図面である。 本発明のさらに他の実施形態による電子部品組込み基板を概略的に示す図面である。 本発明のさらに他の実施形態による電子部品組込み基板を概略的に示す図面である。 本発明の一実施形態による電子部品組込み基板製造方法を概略的に示す順序図であって、キャビティに電子部品を挿入する前の状態を概略的に示す断面図である。 同じく、キャビティに電子部品を挿入した状態を概略的に示す断面図である。 同じく、第２の絶縁層及び第３の絶縁層を形成した状態を概略的に示す断面図である。 第２の絶縁層及び第３の絶縁層にビア及び回路パターンを形成した状態を概略的に示す断面図である。 ソルダレジスト及びソルダバンプが形成され、表面実装部品が結合された状態を概略的に示す断面図である。 本発明の他の実施形態による電子部品組込み基板製造方法を概略的に示す順序図であって、キャビティに電子部品を挿入する前の状態を概略的に示す断面図である。 同じく、キャビティに電子部品を挿入し、絶縁性接着層を用いて電子部品を固定した状態を概略的に示す断面図である。 第２の絶縁層及び第３の絶縁層を形成した状態を概略的に示す断面図である。 第２の絶縁層及び第３の絶縁層にビア及び回路パターンを形成した状態を概略的に示す断面図である。 ソルダレジスト及びソルダバンプが形成され、表面実装部品が結合された状態を概略的に示す断面図である。
以下、本発明の好適な実施の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化される。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現される。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び／又は素子は、一つ以上の他の構成要素、ステップ、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
図１ａは、本発明の一実施形態による電子部品組込み基板１００を概略的に示す図面で、図２ａは、本発明の一実施形態による電子部品組込み基板１００の要部を概略的に示す断面図であり、図２ｂは、本発明の一実施形態による電子部品組込み基板１００の要部で電子部品１４０を除いた状態を概略的に示す低面図で、図２ｃは、本発明の一実施形態による電子部品組込み基板１００の要部で電子部品１４０を除いた状態を概略的に示す断面図である。
図１ａ及び図２ａ〜図２ｃに示すように、本発明の一実施形態による電子部品組込み基板１００は、第１の絶縁層１１０、電子部品１４０、第１の金属パターン１２０、第２の絶縁層１５０、第１の回路パターン及び第１のビアＶ１を含む。
第１の絶縁層１１０は、電子部品１４０が挿入されるキャビティ１１１が設けられた絶縁材で具現され、通常のコア層でもよい。
電子部品１４０は、能動素子またはコンデンサなどの受動素子でもよく、第１の絶縁層１１０に設けられたキャビティ１１１の内部にその全部または一部が挿入される。
同図のように、電子部品１４０が２個の外部電極１４１及びボディ１４２が設けられたコンデンサであるものとして示したが、これに限定されるのではない。
第１の金属パターン１２０は、電子部品１４０及び第１の絶縁層１１０の下面に結合され、ガイドホール１２１とギャップ１２２を備える。
ガイドホール１２１は、円形、楕円形、三角形及び多角形など多様な形状に形成され、第１の金属パターン１２０の前面及び後面がガイドホール１２１によって貫通されるように形成され、電子部品１４０の外部電極１４１の一部を露出させる。
ギャップ１２２は、第１の金属パターン１２０の左側領域と右側領域とを互いに電気的に分離させる機能をし、電子部品１４０の外部電極１４１が２個の場合、外部電極１４１が互いに電気的に接続されないようにする。
外部電極１４１は、３個以上が設けられてもよい。この場合、第１の金属パターン１２０は、外部電極１４１の各々に対応して複数形成され、ギャップによって電気的に分離される。
第２の絶縁層１５０は、第１絶縁層１１０の下面の一部、第１の金属パターン１２０の下面、ガイドホール１２１によって露出する外部電極１４１の下面、ギャップ１２２によって露出する電子部品１４０の下面などと接触される。
第１の回路パターン１７０は、第２絶縁層１５０の下面に形成され、第１のビアＶ１によって外部電極１４１の下面と電気的に接続される。
第１の絶縁層１１０及び第２の絶縁層１５０に組み込まれた電子部品１４０は、第１ビアＶ１などによって外部の配線である第１の回路パターン１７０と電気的に接続される。
一般に、第２の絶縁層１５０を形成した後に第１のビアＶ１を形成するためのビアホールを加工するが、電子部品１４０、特に外部電極１４１の下方の第２の絶縁層１５０にＣＯ２レーザを照射して、第１のビアＶ１を形成するためのビアホールを加工する。
例えば、ＣＯ２レーザを用いてビアホールを加工する場合、約１５０μｍのビア接触部面積が必要になり、電子部品を実装する時発生する約５０μｍ程度の位置公差が発生する。そのため、ビア接触部のサイズは、最小２００μｍ以上確保される必要がある。
最近、普遍的に使われている１．０×０．５ｍｍ大きさのコンデンサは、外部電極の片側大きさを２００μｍ以上で具現することができるため、従来の一般的な方法を適用しても大きい問題がなかった。
しかし、コンデンサの大きさが０．６×０．３ｍｍまたは０．４×０．２ｍｍなどに小さくなると、該コンデンサの外部電極の大きさも１２０μｍ以下に減少される。このため、前述の一般的な方式でビアを形成するか、該ビアを用いて電気的な接続を具現しにくいという問題をもたらす。
このような従来技術の問題を解決するために、本発明の一実施形態による電子部品組込み基板１００では、ガイドホール１２１が設けられた第１の金属パターン１２０が電子部品１４０の下面に設けられるため、電子部品１４０の外部電極１４１のサイズが従来より小さくなる場合にも、第２の絶縁層１５０に照射されたＣＯ２レーザが第１の金属パターン１２０を通過することができなく、ガイドホール１２１部分の第２の絶縁層１５０だけ除去するようになることによって、精微なビアホールの加工が可能になる。
また、前記第１のビアＶ１は、前記ガイドホール１２１によって前記外部電極１４１と自己整列（ｓｅｌｆ−ａｌｉｇｎ）される。
これによって、位置公差、ビアホール加工公差及びビアホールの大きさなどの要因によって、外部電極１４１のサイズが小さくなるほど外部電極１４１とビアとの間の接続性が低くなるという従来の問題点を解決することができる。
続いて、図１ａに示すように、第１の絶縁層１１０の上面一部には、第２の金属パターン１３０がさらに設けられる。
第２の金属パターン１３０には、第１の絶縁層１１０のキャビティ１１１の上方領域に対応する部分が開放されてなされるマスクホール１３１が設けられる。
すなわち、第１の絶縁層１１０にキャビティ１１１が設けられていない状態で、第２の金属パターン１３０を形成するための金属層が第１の絶縁層１１０の上面に形成された後、キャビティ１１１が形成される領域に対応する部分の金属層を除去してマスクホール１３１を形成し、第２の金属パターン１３０を形成するようになる。
このように形成された第２の金属パターン１３０は、レーザドリル方式でキャビティ１１１を形成する過程においてマスクの役割をする。
また、このように第２の金属パターン１３０をマスクとして用いてキャビティ１１１を形成すると、マスクホール１３１の側壁及びキャビティ１１１の側壁は、ほとんど等しい垂直線上に位置するようになる。
勿論、レーザドリル方式の普遍的特性を考慮すれば、第１の絶縁層１１０が第２の金属パターン１３０に接する部分から下方に行くほどキャビティ１１１の幅が細くなるような形状が具現されることがある。
また、図１ｄに示すように、マスクホール１３１の側壁とキャビティ１１１の側壁とは、必ず垂直線上に位置しなければならないのではない。
一方、第１の絶縁層１１０の上面と下面とに第２の金属パターン１３０と第１の金属パターン１２０とが各々設けられた場合、必要によって第２の金属パターン１３０と第１の金属パターン１２０とを電気的に接続するためにスルービアＶＴなどがさらに設けられてもよい。
また、電子部品１４０とキャビティ１１１との間の空間には、非電導性充填材１１２が充填される。この場合、第１の絶縁層１１０の上面、第２の金属パターン１３０の上面及び電子部品１４０の上面などを覆う第３の絶縁層１６０がさらに設けられる場合、第３の絶縁層１６０を成す材料が電子部品１４０とキャビティ１１１との間の空間に充填される。すなわち、非電導性充填材１１２と第３の絶縁層１６０を成す材料とは同じ材料でもよい。
また、必要によって、第１の金属パターン１２０と第１回路パターン１７０との間には、第１のビアＶ１他にも第２のビアＶ２など多数のビアがさらに設けられてもよい。第２のビアＶ２などは、第２の絶縁層１５０を貫く。
また、第３の絶縁層１６０の上面に第２の回路パターン１８０が設けられる場合、第２の金属パターン１３０と第２の回路パターン１８０とを電気的に接続する一つ以上の第４のビアＶ４が設けられてもよい。
一方、第１の回路パターン１７０の下面に第１のソルダレジスト１９１が設けられ、第１の回路パターン１７０と接触するソルダバンプＳＢを設けて半導体チップなどの表面実装部品１０と接続されてもよい。また、第２の回路パターン１８０の上面に第２のソルダレジスト１９２及びソルダバンプＳＢが設けられる。なお、表面実装部品１０は、接続ピン１１を備えてよい。また、接続ピン１１とソルダバンプＳＢとを接続してよい。
図１ｂは、本発明の一実施形態による電子部品組込み基板１００の変形例を概略的に示す図面で、図１ｃは、本発明の一実施形態による電子部品組込み基板１００の他の変形例を概略的に示す図面である。
図１ｂに示すように、ビアホール加工偏差、電子部品１４０の位置公差などの要因によって、第１のビアＶ１−１がガイドホール１２１の中心から脱した領域に形成されても、電子部品１４０の外部電極１４１と第１の回路パターン１７０との問で安定な電気的接続性が確保されることを理解されたい。
また、図１ｃに示すように、第１の金属パターン１２０がビアホール加工過程におけるマスクの役割をすることによって、ビアホールの直径が大きくなっても、ガイドホール１２１内部の領域では正確にビアホールが加工される。このため、該加工されたビアホールを充填して形成される第１のビアＶ１-２も電子部品１４０の外部電極１４１との接触面積を最大化しながら結合される可能性があることを理解されたい。
また、図１ｃに示す第１のビアＶ１-２は、第１の金属パターン１２０にも接触され、第１の金属パターン１２０も外部電極１４１に接触される。外部電極１４１と第１の回路パターン１７０との間の電荷移動経路の幅が従来に比べて遥かに広くなるようになる。
また、本発明の一実施形態による第１の金属パターン１２０は、電子部品１４０をキャビティ１１１に取り付ける過程で電子部品１４０を支持する役割をする。
図３は、本発明の他の実施形態による電子部品組込み基板２００を概略的に示す図面である。
図３に示すように、本の実施形態による電子部品組込み基板２００は、前述の実施形態と異なり、電子部品１４０と第１の金属パターン１２０との間に絶縁性接着層２１０がさらに設けられる。
絶縁性接着層２１０は、電子部品１４０の下面に塗布された状態で、電子部品１４０をキャビティ１１１に挿入する方式で形成されるか、第１の金属パターン１２０の上面に絶縁性接着層２１０が設けられた状態で電子部品１４０を挿入する方式によって形成される。
図４は、本発明のさらに他の実施形態による電子部品組込み基板３００を概略的に示す図面である。
図４に示すように、前述の実施形態と異なり、電子部品１４０の上面で第３の絶縁層１６０を通じて外部と電気的に接続される第３のビアＶ３がさらに形成される。
図５は、本発明のさらに他の実施形態による電子部品組込み基板を概略的に示す図面である。
図５に示すように、前述の実施形態と異なり、絶縁性接着層２１０が第１の金属パターン１２０と第１絶縁層１１０との間、及び第１の金属パターン１２０と電子部品１４０との間に設けられる。
すなわち、第１の絶縁層１１０の下面に第１の金属パターン１２０を結合させるための目的に絶縁性接着層２１０が設けられる。
前述の第１のビアＶ１は、絶縁性接着層２１０を貫いて電子部品１４０の下面または外部電極１４１の下面に電気的に接続されなければならない。
図６ａ〜図６ｅは各々、本発明の一実施形態による電子部品組込み基板１００の製造方法を概略的に示す順序図であって、図６ａは、キャビティ１１１に電子部品１４０を挿入する前の状態を概略的に示す断面図で、図６ｂは、キャビティ１１１に電子部品１４０を挿入した状態を概略的に示す断面図であり、図６ｃは、第２の絶縁層１５０及び第３の絶縁層１６０を形成した状態を概略的に示す断面図で、図６ｄは、第２の絶縁層１５０及び第３の絶縁層１６０にビア及び回路パターンを形成した状態を概略的に示す断面図で、図６ｅは、ソルダレジスト及びソルダバンプＳＢが形成され、実装部品１０が結合された状態を概略的に示す断面図である。
図６ａに示すように、第１の絶縁層１１０の下面に第１の金属パターン１２０が形成される。
第１の金属パターン１２０には、ガイドホール１２１及びギャップ１２２が設けられる。
また、第１の絶縁層１１０の上面には、マスクホール１３１の設けられた第２の金属パターン１３０が結合され、この場合、マスクホール１３１にレーザを照射して第１の絶縁層１１０にキャピテイ１１１を形成してもよい。
図６ｂに示すように、第１の絶縁層１１０のキャビティ１１１の内部に電子部品１４０が挿入される。
同図のように、電子部品１４０は、コンデンサなどの受動素子で、ここに限定されるのではない。
また、同図では、電子部品１４０の全てがキャビティ１１１の内部に挿入された場合を例示しているが、電子部品１４０の一部が、キャビティ１１１の外部に突出するように挿入されてもよい。
図６ｃに示すように、電子部品１４０がキャビティ１１１の内部に挿入された状態で、その下部に第２の絶縁層１５０が形成され、その上部に第３の絶縁層１６０が形成される。
図６ｄに示すように、第２の絶縁層１５０及び第３絶縁層１６０にビアＶ１、Ｖ２、Ｖ３、Ｖ１'が形成され、第１の回路パターン１７０及び第２の回路パターン１８０と電子部品１４０または第２の金属パターン１３０とが電気的に接続される。
電子部品１４０の外部電極１４１の下面は、ガイドホール１２１によって露出している状態なので、外部電極１４１と第１の回路パターン１７０との間を接続する第１のビアＶ１は、外部電極１４１の大きさが小さくなっても電子部品１４０の位置公差やビアホール加工公差にもかかわらず安定な電気的接続を具現するようになる。
図６ｅに示すように、第１の回路パターン１７０の下面に第１のソルダレジスト１９１が設けられ、第１の回路パターン１７０と接触するソルダバンプＳＢを設けて半導体チップなどの表面実装部品１０と接続されてもよい。
また、第２の回路パターン１８０の上面に第２のソルダレジスト１９２及びソルダバンプＳＢが設けられてもよい。
図７ａ〜図７ｅは各々、本発明の他の実施形態による電子部品組込み基板２００製造方法を概略的に示す順序図であって、図７ａはキャビティ１１１に電子部品１４０を挿入する前の状態を概略的に示す断面図で、図７ｂは、キャビティ１１１に電子部品１４０を挿入し、絶縁性接着層２１０を用いて電子部品１４０を固定した状態を概略的に示す断面図であり、図７ｃは、第２の絶縁層１５０及び第３の絶縁層１６０を形成した状態を概略的に示す断面図で、図７ｄは、第２の絶縁層１５０及び第３の絶縁層１６０にビア及び回路パターンを形成した状態を概略的に示す断面図で、図７ｅは、ソルダレジスト及びソルダバンプＳＢが形成され、表面実装部品１０が結合された状態を概略的に示す断面図である。
図７ａ〜図７ｅに示すように、前述の実施形態と異なり、キャビティ１１１に電子部品１４０を挿入する前に電子部品１４０の下面に絶縁性接着層２１０を塗布するか、第１の金属パターン１２０の上面に絶縁性接着層２１０を塗布した状態で電子部品１４０と第１金属パターン１２０とが結合される。
また、図５に示すように、絶縁性接着層２１０は、第１金属パターン１２０と第１絶縁層１１０との間及び第１の金属パターン１２０と電子部品１４０との間に設けられることによって、第１の絶縁層１１０の下面に第１の金属パターン１２０を結合させる機能及び電子部品１４０の下面を第１の金属パターン１２０の上面に結合させる機能をする。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１０ 表面実装部品
１１ 接続ピン
１００ 電子部品組込み基板
１１０ 第１の絶縁層
１１１ キャビティ
１２０ 第１の金属パターン
１２１ ガイドホール
１２２ ギャップ
１３０ 第２の金属パターン
１３１ マスクホール
１４０ 電子部品
１４１ 外部電極
１４２ ボディ
１５０ 第２の絶縁層
１６０ 第３の絶縁層
１７０ 第１の回路パターン
１８０ 第２の回路パターン
１９１ 第１のソルダレジスト
１９２ 第２のソルダレジスト
Ｖ１ 第１のビア
Ｖ２ 第２のビア
Ｖ３ 第３のビア
Ｖ４ 第４のビア
ＶＴ スルービア
ＳＢ ソルダバンプ
２１０ 絶縁性接着層

Claims (24)

  1. キャビティを有する第１の絶縁層と、
    前記キャビティの内部に挿入され、少なくとも一つ以上の外部電極を有する電子部品と、
    前記第１の絶縁層の下面に形成され、前記電子部品が取り付けられ、前記外部電極の一部を露出させる少なくとも一つ以上のガイドホールを有する第１の金属パターンと、
    前記第１の絶縁層の下面に形成され、前記第１の金属パターンをカバーする第２の絶縁層と、
    前記第２の絶縁層の下面に形成される第１の回路パターンと、
    前記ガイドホールを通じて露出する前記外部電極と前記第１の回路パターンとを電気的に接続する第１のビアと
    を含む電子部品組込み基板。
  2. 前記第１の金属パターンは、前記外部電極の各々に対応して複数形成され、前記第１の金属パターンは、ギャップによって互いに離間していることを特徴とする請求項１に記載の電子部品組込み基板。
  3. 前記第１の金属パターンと前記第１の回路パターンとを電気的に接続する第２のビアをさらに含むことを特徴とする請求項１又は２に記載の電子部品組込み基板。
  4. 前記第１の絶縁層の上面に形成され、前記キャビティの形成領域を画定する第２の金属パターンをさらに含むことを特徴とする請求項１から３のいずれか一項に記載の電子部品組込み基板。
  5. 前記第２の金属パターンの側壁及び前記キャビティの側壁は、同一面上に位することを特徴とする請求項４に記載の電子部品組込み基板。
  6. 前記第２の金属パターンは、前記キャビティの側壁から離間して配置されることを特徴とする請求項４又は５に記載の電子部品組込み基板。
  7. 前記第１の絶縁層を貫いて、前記第１の金属パターンと前記第２の金属パターンとを電気的に接続するスルービアをさらに含むことを特徴とする請求項４から６のいずれか一項に記載の電子部品組込み基板。
  8. 前記第１の絶縁層の上面に形成され、前記第２の金属パターン及び前記電子部品をカバーする第３の絶縁層と、
    前記第３の絶縁層の上面に形成される第２の回路パターンとをさらに含むことを特徴とする請求項４から７のいずれか一項に記載の電子部品組込み基板。
  9. 前記第３の絶縁層を貫いて前記外部電極と前記第２の回路パターンとを電気的に接続する第３のビアをさらに含むことを特徴にする請求項８に記載の電子部品組込み基板。
  10. 前記第３の絶縁層を貫いて前記第２の回路パターンと前記第２の金属パターンとを電気的に接続する第４のビアをさらに含むことを特徴とする請求項８又は９に記載の電子部品組込み基板。
  11. 前記キャビティと前記電子部品との間の空間を満たす充填材をさらに含むことを特徴とする請求項８から１０のいずれか一項に記載の電子部品組込み基板。
  12. 前記第３の絶縁層と前記充填材とは、一体に形成されることを特徴とする請求項１１に記載の電子部品組込み基板。
  13. 前記電子部品の下面と前記第１の金属パターンとの間に絶縁性接着層がさらに設けられ、
    前記第１のビアは、前記絶縁性接着層を貫いて前記外部電極に接触することを特徴とする請求項１から１２のいずれか一項に記載の電子部品組込み基板。
  14. 前記第１のビアは、前記ガイドホールによって前記外部電極と自己整列されることを特徴とする請求項１から１３のいずれか一項に記載の電子部品組込み基板。
  15. 前記第１の金属パターンは、前記外部電極と接触されることを特徴とする請求項１から１４のいずれか一項に記載の電子部品組込み基板。
  16. 前記第１のビアは、前記ガイドホールを通じて露出する外部電極及び前記第１の金属パターンと接触されることを特徴とする請求項１５に記載の電子部品組込み基板。
  17. 第１の絶縁層にキャビティを形成するステップと、
    前記第１の絶縁層の下面に形成され、前記キャビティの一部領域に延在し、少なくとも一つ以上のガイドホールを有する第１の金属パターンを形成するステップと、
    前記キャビティの内部に電子部品を挿入し、前記第１の金属パターンに取り付けるステップと、
    前記第１の絶縁層の下面に前記第１の金属パターンをカバーする第２の絶縁層を形成するステップと、
    前記第２の絶縁層を貫くビアホールを形成し、前記ガイドホールを通じて前記電子部品の下面を露出させるステップと、
    前記ビアホールの内部に前記電子部品の下面と接触する第１のビアを形成するステップと
    を含む電子部品組込み基板製造方法。
  18. 前記ビアホールは、前記第２の絶縁層にＣＯ２レーザを照射して形成されることを特徴とする請求項１７に記載の電子部品組込み基板製造方法。
  19. 前記電子部品は、前記第１の金属パターンの上面に絶縁性接着層を形成した状態で前記キャビティの内部に挿入されることを特徴とする請求項１７又は１８に記載の電子部品組込み基板製造方法。
  20. 前記電子部品は、前記電子部品の下面に絶縁性接着層を形成した状態で前記キャビティ内部に挿入されることを特徴とする請求項１７から１９のいずれか一項に記載の電子部品組込み基板製造方法。
  21. 前記第１の金属パターンを形成するステップは、
    前記第１の絶縁層の下面に絶縁性接着層を接着するステップと、
    前記絶縁性接着層の下面に金属層を形成するステップと、
    前記金属層で前記ガイドホールが設けられる領域の金属材料を除去するステップと
    を含むことを特徴とする請求項１７から２０のいずれか一項に記載の電子部品組込み基板製造方法。
  22. 前記キャビティは、マスクホールの設けられた第２の金属パターンを前記第１の絶縁層の上面に結合した状態で、レーザを照射して形成されることを特徴とする請求項１７から２１のいずれか一項に記載の電子部品組込み基板製造方法。
  23. 前記第１の絶縁層の上面に前記第２の金属パターンの上面及び前記電子部品の上面をカバーする第３の絶縁層を形成するステップをさらに含むことを特徴とする請求項２２に記載の電子部品組込み基板製造方法。
  24. 前記電子部品は、少なくとも２つ以上の外部電極を備え、前記第１の金属パターンは、前記外部電極の各々に対応して複数形成され、
    前記第１の金属パターンは、ギャップによって互いに離間していることを特徴とする請求項１７から２３のいずれか一項に記載の電子部品組込み基板製造方法。
JP2013235199A 2012-11-29 2013-11-13 電子部品組込み基板及びその製造方法 Expired - Fee Related JP6478306B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0137048 2012-11-29
KR1020120137048A KR101420526B1 (ko) 2012-11-29 2012-11-29 전자부품 내장기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2014107553A true JP2014107553A (ja) 2014-06-09
JP6478306B2 JP6478306B2 (ja) 2019-03-06

Family

ID=50772272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013235199A Expired - Fee Related JP6478306B2 (ja) 2012-11-29 2013-11-13 電子部品組込み基板及びその製造方法

Country Status (4)

Country Link
US (1) US9462697B2 (ja)
JP (1) JP6478306B2 (ja)
KR (1) KR101420526B1 (ja)
TW (1) TWI535352B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012698A (ja) * 2014-06-30 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2016111358A (ja) * 2014-12-09 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子素子内蔵基板及びその製造方法
JP2016134622A (ja) * 2015-01-22 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207957A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207959A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP2018022824A (ja) * 2016-08-05 2018-02-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160004157A (ko) * 2014-07-02 2016-01-12 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
KR102306719B1 (ko) * 2015-04-22 2021-09-30 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
JP2016207940A (ja) * 2015-04-27 2016-12-08 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
US9837484B2 (en) * 2015-05-27 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming substrate including embedded component with symmetrical structure
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9872392B2 (en) * 2016-06-08 2018-01-16 International Business Machines Corporation Power decoupling attachment
JP2018032657A (ja) * 2016-08-22 2018-03-01 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
KR101877963B1 (ko) * 2016-08-22 2018-08-09 주식회사 심텍 솔더 페이스트를 이용한 임베디드 타입 인쇄회로기판 및 그 제조 방법
JP6822192B2 (ja) * 2017-02-13 2021-01-27 Tdk株式会社 電子部品内蔵基板
EP3522685B1 (en) * 2018-02-05 2021-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier
JP7089426B2 (ja) * 2018-07-23 2022-06-22 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
CN109686669B (zh) * 2018-11-22 2021-08-10 珠海越亚半导体股份有限公司 一种集成电路封装方法及封装结构
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
KR20210076582A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
US11715699B2 (en) 2020-03-17 2023-08-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
TW202201673A (zh) 2020-03-17 2022-01-01 新加坡商安靠科技新加坡控股私人有限公司 半導體裝置和製造半導體裝置的方法
KR20220010280A (ko) * 2020-07-17 2022-01-25 삼성전기주식회사 전자부품 내장기판
KR20220087784A (ko) * 2020-12-18 2022-06-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2006032887A (ja) * 2004-07-14 2006-02-02 Samsung Electro Mech Co Ltd 受動素子チップ内蔵型の印刷回路基板の製造方法
JP2008503076A (ja) * 2004-06-15 2008-01-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2008544510A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造および回路基板構造の製造方法
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
KR100797422B1 (ko) * 2000-09-25 2008-01-23 이비덴 가부시키가이샤 반도체소자, 반도체소자의 제조방법, 다층프린트배선판 및다층프린트배선판의 제조방법
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP2003347741A (ja) * 2002-05-30 2003-12-05 Taiyo Yuden Co Ltd 複合多層基板およびそれを用いたモジュール
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
US20060097370A1 (en) * 2004-10-21 2006-05-11 International Business Machines Corporation Stepped integrated circuit packaging and mounting
TWI245388B (en) 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US20080023821A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
US20080024998A1 (en) * 2005-07-20 2008-01-31 Shih-Ping Hsu Substrate structure integrated with passive components
CN101263752B (zh) * 2005-09-20 2010-06-09 株式会社村田制作所 内装元器件的组件的制造方法及内装元器件的组件
TWI293202B (en) * 2005-11-23 2008-02-01 Phoenix Prec Technology Corp Carrier board structure with semiconductor component embedded therein
US7580240B2 (en) * 2005-11-24 2009-08-25 Ngk Spark Plug Co., Ltd. Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP4844487B2 (ja) * 2006-08-09 2011-12-28 株式会社村田製作所 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP4760789B2 (ja) * 2006-08-21 2011-08-31 株式会社村田製作所 積層コンデンサ、回路基板及び回路モジュール
KR100821154B1 (ko) 2007-07-11 2008-04-14 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
CN101502191B (zh) * 2007-10-18 2012-02-08 揖斐电株式会社 布线基板及其制造方法
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
JPWO2009118950A1 (ja) * 2008-03-27 2011-07-21 イビデン株式会社 多層プリント配線板の製造方法
KR20090130727A (ko) * 2008-06-16 2009-12-24 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2010087499A (ja) * 2008-09-30 2010-04-15 Ibiden Co Ltd コンデンサ装置の製造方法
JP2010141098A (ja) * 2008-12-11 2010-06-24 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5535494B2 (ja) * 2009-02-23 2014-07-02 新光電気工業株式会社 半導体装置
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101077410B1 (ko) * 2009-05-15 2011-10-26 삼성전기주식회사 방열부재를 구비한 전자부품 내장형 인쇄회로기판 및 그 제조방법
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JPWO2011030542A1 (ja) * 2009-09-11 2013-02-04 株式会社村田製作所 電子部品モジュールおよびその製造方法
KR101084250B1 (ko) * 2009-12-14 2011-11-17 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR101088030B1 (ko) * 2010-02-12 2011-11-30 엘지이노텍 주식회사 임베디드 인쇄회로기판 및 그 제조방법
WO2011102134A1 (ja) * 2010-02-18 2011-08-25 株式会社村田製作所 部品内蔵基板
JP5001395B2 (ja) * 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法
KR101084776B1 (ko) 2010-08-30 2011-11-21 삼성전기주식회사 전자소자 내장 기판 및 그 제조방법
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013038374A (ja) * 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012151372A (ja) * 2011-01-20 2012-08-09 Ibiden Co Ltd 配線板及びその製造方法
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
KR101283821B1 (ko) * 2011-05-03 2013-07-08 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
KR101422437B1 (ko) * 2011-05-13 2014-07-22 이비덴 가부시키가이샤 배선판 및 그 제조 방법
US9258897B2 (en) * 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8908387B2 (en) * 2011-10-31 2014-12-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223223A (ja) * 2004-02-06 2005-08-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール
JP2008503076A (ja) * 2004-06-15 2008-01-31 イムベラ エレクトロニクス オサケユキチュア 電子モジュールの製造方法
JP2006032887A (ja) * 2004-07-14 2006-02-02 Samsung Electro Mech Co Ltd 受動素子チップ内蔵型の印刷回路基板の製造方法
JP2008544510A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造および回路基板構造の製造方法
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2010251688A (ja) * 2009-03-25 2010-11-04 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法
JP2013175495A (ja) * 2012-02-23 2013-09-05 Nec Toppan Circuit Solutions Inc 部品内蔵印刷配線板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012698A (ja) * 2014-06-30 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2016111358A (ja) * 2014-12-09 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 電子素子内蔵基板及びその製造方法
JP2016134622A (ja) * 2015-01-22 2016-07-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． エンベデッドエンベデッド基板及びエンベデッド基板の製造方法
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207957A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2016207959A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP2018006450A (ja) * 2016-06-29 2018-01-11 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
JP2018022824A (ja) * 2016-08-05 2018-02-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置

Also Published As

Publication number Publication date
KR20140069592A (ko) 2014-06-10
TW201429351A (zh) 2014-07-16
TWI535352B (zh) 2016-05-21
JP6478306B2 (ja) 2019-03-06
US9462697B2 (en) 2016-10-04
US20140144676A1 (en) 2014-05-29
KR101420526B1 (ko) 2014-07-17

Similar Documents

Publication Publication Date Title
JP6478306B2 (ja) 電子部品組込み基板及びその製造方法
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
US9093459B2 (en) Package structure having a semiconductor component embedded therein and method of fabricating the same
JP5219276B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2014110423A (ja) 電子部品組込み基板及びその製造方法
JP2010004028A (ja) 配線基板及びその製造方法、及び半導体装置
KR101835782B1 (ko) 박막 커패시터의 제조 방법, 집적 회로 탑재 기판 및 당해 기판을 구비한 반도체 장치
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
US20150055309A1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
JP2009076815A (ja) 半導体装置
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
KR101565690B1 (ko) 회로기판, 회로기판 제조방법, 전자부품 패키지 및 전자부품 패키지 제조방법
EP2849226B1 (en) Semiconductor package
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
JP2006339276A (ja) 接続用基板及びその製造方法
WO2013153717A1 (ja) 電子機器及びその製造方法
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
KR20150116605A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150074472A (ko) 반도체 패키지
JP2022082186A (ja) 配線基板
TW201628147A (zh) 半導體封裝結構

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190201

R150 Certificate of patent or registration of utility model

Ref document number: 6478306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees