CN101502191B - 布线基板及其制造方法 - Google Patents

布线基板及其制造方法 Download PDF

Info

Publication number
CN101502191B
CN101502191B CN2007800300409A CN200780030040A CN101502191B CN 101502191 B CN101502191 B CN 101502191B CN 2007800300409 A CN2007800300409 A CN 2007800300409A CN 200780030040 A CN200780030040 A CN 200780030040A CN 101502191 B CN101502191 B CN 101502191B
Authority
CN
China
Prior art keywords
mentioned
range
electrode
capacitor
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800300409A
Other languages
English (en)
Other versions
CN101502191A (zh
Inventor
吉川和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101502191A publication Critical patent/CN101502191A/zh
Application granted granted Critical
Publication of CN101502191B publication Critical patent/CN101502191B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种布线基板及其制造方法。其中，电容器(350)由电介质层(330)、夹着电介质层(330)相对的第1电极(310)和第2电极(320)形成。电容器层叠体(450)是借助粘接剂(340)层叠电容器(350)而成的。布线基板(900)包括内置有电容器层叠体(450)的第1树脂绝缘层(200a)、将第1电极(310)彼此电连接的第1通孔导体(411)、将第2电极(320)彼此电连接的第2通孔导体(412)、与第1通孔导体(411)电连接的第1外部端子(427P)、和与第2通孔导体(412)电连接的第2外部端子(427G)。第1电极(310)与第2电极(320)沿电极的表面方向互相错开地配置。

Description

布线基板及其制造方法
技术领域
本发明涉及一种内置有电容器的布线基板及其制造方法。
背景技术
随着要求电子设备小型化，希望提高用于构成电子设备的电子零件的安装效率。因此，为了提高安装效率，在专利文献1中公开了内置有电容器的布线基板。
但是，在该公报中公开的布线基板中，难以兼顾内置于布线基板中的电容器的高容量化和确保绝缘电阻。
原因在于，在欲使电容器高容量化时，会使电容器的电介质层变薄，在电介质层变薄时，电容器的绝缘电阻就降低。另一方面，在欲确保电容器的绝缘电阻时，会使电介质层变厚，这样的话，就无法增大电容器的容量。
另外，在专利文献2中公开了内置有通过交替层叠电介质层和电极而形成的多个电容器的布线基板。该公报所公开的布线基板为了获得电容器的绝缘电阻而将电介质层的厚度形成为所需厚度，并配置了多个电容器，从而增加电容器整体的容量。
尤其是在该公报所公开的布线基板中，在一个电容器中产生缺陷时，会在电容器层叠体整体中产生缺陷。
专利文献1：日本特开2005-191559号公报
专利文献2：日本特开2004-228190号公报
发明内容
本发明用于解决上述问题点，其目的在于提供一种内置有高容量且被确保了绝缘电阻的电容器的布线基板。另外，本发明的目的在于提供一种能够确保层叠了电容器的电容器层叠体的布线基板的成品率、内置有高容量且被确保了绝缘电阻的电容器的布线基板。另外，本发明的目的在于提供一种上述布线基板的制造方法。
为了达到上述目的，本发明的第1技术方案的布线基板的特征在于，包括：
电容器层叠体，其借助粘接剂将由电介质层、和夹着上述电介质层相对的第1电极以及第2电极形成的电容器层叠而形成；
第1树脂绝缘层，其用于内置上述电容器层叠体；
第1通孔导体，其用于将上述第1电极彼此电连接；
第2通孔导体，其用于将上述第2电极彼此电连接；
第1外部端子，其与上述第1通孔导体电连接；
第2外部端子，其与上述第2通孔导体电连接。
为了达到上述目的，本发明的第2技术方案的布线基板的特征在于，包括：
多个树脂绝缘层，其至少包括最下层的树脂绝缘层和最上层的树脂绝缘层；
多个导体电路，其形成在上述树脂绝缘层之间；
电容器层叠体，其埋设在上述多个树脂绝缘层中的一个树脂绝缘层中，借助粘接剂将由电介质层、和夹着上述电介质层相对的第1电极以及第2电极形成的电容器层叠而形成；
第1通孔导体，其将上述第1电极彼此电连接；
第2通孔导体，其将上述第2电极彼此电连接；
第1外部连接端子，其形成在上述最下层的树脂绝缘层上，由与上述第1通孔导体电连接的第1外部端子、和与上述第2通孔导体电连接的第2外部端子构成；
第2外部连接端子，其形成在上述最上层的树脂绝缘层上，由与上述第1通孔导体电连接的第3外部端子、和与上述第2通孔导体电连接的第4外部端子构成；
上述第1外部连接端子埋设在上述最下层的树脂绝缘层中，并且上述第1外部连接端子的外部端子表面与上述最下层的树脂绝缘层的第一表面大致齐平；
上述第2外部连接端子形成在上述最上层的树脂绝缘层上。
另外，为了达到上述目的，本发明的第3技术方案的布线基板的制造的特征在于，包括：
电容器制作工序，其用于制作包括电介质层、和夹着上述电介质层相对的第1电极以及第2电极的电容器；
电容器层叠体制作工序，其借助粘接剂层将上述电容器层叠起来从而制作电容器层叠体；
层叠工序，其将第1树脂绝缘层层叠在基板上；
埋设工序，其将上述电容器层叠体埋设在上述第1树脂绝缘层中；
贯穿孔形成工序，其在上述电容器层叠体上形成将上述第1电极彼此贯穿的贯穿孔和将上述第2电极彼此贯穿的贯穿孔；
通孔导体制作工序，其通过将金属导体填充到上述贯穿孔中来制作将上述第1电极彼此电连接的第1通孔导体和将上述第2电极彼此电连接的第2通孔导体；
外部端子制作工序，其用于制作与上述第1通孔导体电连接的第1外部端子和与上述第2通孔导体电连接的第2外部端子。
另外，为了达到上述目的，本发明的第4技术方案的布线基板的制造方法的特征在于，包括：
电容器制作工序，其用于制作包括电介质层、和夹着上述电介质层相对的第1电极以及第2电极的电容器；
电容器层叠体制作工序，其借助粘接剂层将上述电容器层叠起来从而制作电容器层叠体；
第1外部连接端子形成工序，其用于在支承板上形成具有第1外部端子和第2外部端子的第1外部连接端子；
积层工序，其用于在上述第1外部连接端子和支承板上交替层叠多个树脂绝缘层和多个导体电路；
埋设工序，其将上述电容器层叠体埋设在上述多个树脂绝缘层中的一个树脂绝缘层中；
贯穿孔形成工序，其在上述电容器层叠体上形成用于将上述第1电极彼此贯穿、或将上述第2电极彼此贯穿的贯穿孔；
通孔导体制作工序，其通过将金属导体填充到上述贯穿孔中来制作用于将上述第1电极彼此电连接的第1通孔导体和用于将上述第2电极彼此电连接的第2通孔导体；
第2外部连接端子制作工序，其在上述多个树脂绝缘层中的、位于与上述支承板相反的一侧的最上层的树脂绝缘层上形成具有第3外部端子和第4外部端子的第2外部连接端子；
支承板去除工序，其用于去除上述支承板；
上述第1外部端子和上述第3外部端子与上述第1通孔导体电连接，上述第2外部端子和上述第4外部端子与上述第2通孔导体电连接。
采用本发明，能够获得内置有高容量且被确保了绝缘电阻的电容器的布线基板。
附图说明
图1是本发明的第1实施方式的布线基板的剖视图。
图2A是用于说明使第1电极、电介质层和第2电极层叠的、实施方式1的布线基板的制造工序的图。
图2B是用于说明使第1电极和第2电极位于错开位置上的、实施方式1的布线基板的制造工序的图。
图2C是用于说明通过层叠电容器来制作电容器层叠体的、实施方式1的布线基板的制造工序的图。
图2D是用于说明表示通过粘接剂来层叠电容器的电容器层叠体的、实施方式1的布线基板的制造工序的图。
图2E是用于说明将树脂绝缘层层叠在基板上的、实施方式1的布线基板的制造工序的图。
图2F是用于说明将电容器层叠体埋设在树脂绝缘层中的、实施方式1的布线基板的制造工序的图。
图2G是用于说明表示埋设有电容器层叠体的树脂绝缘层的、实施方式1的布线基板的制造工序的图。
图2H是用于说明将层叠电容器层叠体在树脂绝缘层上的、实施方式1的布线基板的制造工序的图。
图2I是用于说明还将第2树脂绝缘层层叠在树脂绝缘层上的、实施方式1的布线基板的制造工序的图。
图2J是用于说明在电容器层叠体上设有用于贯穿通孔导体的贯穿孔的、实施方式1的布线基板的制造工序的图。
图2K是俯视说明实施方式1的布线基板的电容器层叠体的图。
图2L是俯视说明实施方式1的布线基板的电容器层叠体的图。
图2M是用于说明在第2树脂绝缘层上设有导体图形的、实施方式1的布线基板的制造工序的图。
图2N是用于说明还层叠第3树脂绝缘层的、实施方式1的布线基板的制造工序的图。
图2O是用于说明在第3树脂绝缘层上设有导体图形的、实施方式1的布线基板的制造工序的图。
图2P是用于说明在阻焊层上设有多个开口部的、实施方式1的布线基板的制造工序的图。
图2Q是用于说明借助焊锡凸块安装有集成电路芯片的、实施方式1的布线基板的制造工序的图。
图2R是用于说明在基板的下表面上也设有树脂绝缘层的、实施方式1的布线基板的制造工序的图。
图3是本发明的第2实施方式的布线基板的剖视图。
图4A是用于说明在电容器层叠体上设有用于贯穿通孔导体的贯穿孔的、实施方式2的布线基板的制造工序的图。
图4B是用于说明在电容器层叠体以及树脂绝缘层的上表面上设有导体图形的、实施方式2的布线基板的制造工序的图。
图4C是用于说明还设有第2树脂绝缘层的、实施方式2的布线基板的制造工序的图。
图4D是用于说明在基板的下表面上也设有树脂绝缘层的、实施方式2的布线基板的制造工序的图。
图5是用于表示在第1电极以及第2电极的开口部上形成有通孔导体的电容器层叠体的、实施方式3的布线基板的剖视图。
图6A是用于说明呈栅格状地贯穿实施方式3的布线基板的电容器层叠体的通孔导体的图。
图6B是用于说明呈交错状地贯穿实施方式3的布线基板的电容器层叠体的通孔导体的图。
图7A是用于说明层叠了第1电极、电介质层和第2电极的、实施方式3的布线基板的电容器单体的图。
图7B是用于说明形成有第1电极以及第2电极的图形的、实施方式3的布线基板的电容器单体的图。
图7C是从第1电极侧说明实施方式3的布线基板的图形形成后的电容器的俯视图。
图7D是从第2电极侧说明实施方式3的布线基板的图形形成后的电容器的俯视图。
图7E是用于说明将图形形成后的电容器层叠而制作电容器层叠体的、实施方式3的布线基板的制造工序的图。
图7F是用于说明表示通过粘接剂将图形形成后的电容器层叠而形成的电容器层叠体的、实施方式3的布线基板的制造工序的图。
图7G是用于说明将层叠了图形形成后的电容器埋设在树脂绝缘层中而形成的电容器层叠体的、实施方式3的布线基板的制造工序的图。
图7H是用于说明在层叠了图形形成后的电容器而形成的电容器层叠体上设有贯穿孔的、实施方式3的布线基板的制造工序的图。
图7I是用于说明在层叠了图形形成后的电容器而形成的电容器层叠体上设有通孔导体以及导体图形的、实施方式3的布线基板的制造工序的图。
图8是本发明的第4实施方式的布线基板的剖视图。
图9A是说明在实施方式4的布线基板的制造工序中用于支承树脂绝缘层的支承板的图。
图9B是说明在实施方式4的布线基板的制造工序中在支承板上形成抗镀层的工序的图。
图9C是说明在实施方式4的布线基板的制造工序中、在形成于支承板上的抗镀层上形成多个开口部的工序的图。
图9D是用于说明在抗镀层的开口部上形成外部端子的、实施方式4的布线基板的制造工序的图。
图9E是用于说明在支承板上形成第1外部树脂绝缘层的、实施方式4的布线基板的制造工序的图。
图9F是用于说明在形成于支承板上的第1树脂绝缘层上形成贯穿孔的、实施方式4的布线基板的制造工序的图。
图9G是用于说明在第1树脂绝缘层的上表面形成导体图形的、实施方式4的布线基板的制造工序的图。
图9H是用于说明在第1树脂绝缘层上形成第2树脂绝缘层的、实施方式4的布线基板的制造工序的图.
图9I是用于说明将电容器层叠体埋设在第2树脂绝缘层中的、实施方式4的布线基板的制造工序的图。
图9J是用于说明对埋设有电容器层叠体的第2树脂绝缘层进行说明的、实施方式4的布线基板的制造工序的图。
图9K是用于说明在埋设有电容器层叠体的第2树脂绝缘层上设有贯穿孔的、实施方式4的布线基板的制造工序的图。
图9L是用于说明在第2树脂绝缘层上设有通孔导体以及导体图形的、实施方式4的布线基板的制造工序的图。
图9M是用于说明在第2树脂绝缘层上设有第3树脂绝缘层的、实施方式4的布线基板的制造工序的图。
图9N是用于说明在第3树脂绝缘层上设有贯穿孔的、实施方式4的布线基板的制造工序的图。
图9O是用于说明在第3树脂绝缘层上设有通孔导体以及导体图形的、实施方式4的布线基板的制造工序的图。
图9P是用于说明在第3树脂绝缘层上设有阻焊层的、实施方式4的布线基板的制造工序的图。
图9Q是用于说明在设于阻焊层上的多个开口部设有外部端子的、实施方式4的布线基板的制造工序的图。
图9R是用于说明利用蚀刻除去支承板的、实施方式4的布线基板的制造工序的图。
图10是表示本发明的实施方式4的布线基板的变形例的图。
图11是用于说明在设于基板的下方的树脂绝缘层中也埋设有电容器层叠体的、实施方式5的布线基板的剖视图。
附图标记说明
100、基板；200、树脂绝缘层；310、第1电极；320、第2电极；330、电介质层；340、粘接剂；350、电容器；411、通孔导体；412、通孔导体；413、通孔导体；414、通孔导体；421、导体图形；423、导体图形；425、导体图形；450、电容器层叠体；710、校准标记；720、校准标记；730、校准标记；900、本发明的布线基板。
具体实施方式
本发明的一具体实施方式中的布线基板的第1实施方式
下面，参照附图说明本发明的实施方式。
如图1所示，本实施方式的布线基板900包括第1树脂绝缘层200a、支承第1树脂绝缘层200a的基板100、和埋设在第1树脂绝缘层200a中的电容器层叠体450。
在第1树脂绝缘层200a上设有第2树脂绝缘层200b。在第2树脂绝缘层200b上设有第3树脂绝缘层200c。
电容器层叠体450的上表面位于第1树脂绝缘层200a的上表面处，电容器层叠体450的上表面与第1树脂绝缘层200a的上表面齐平。
电容器层叠体450是通过粘接剂340将电容器350a、350b、350c层叠而成的。粘接剂340是绝缘性树脂，例如环氧树脂。
电容器层叠体450的厚度为例如30μm～100μm。这是因为可能难以将比100μm厚的电容器层叠体450埋设在第1树脂绝缘层200a中，另一方面，比30μm薄的构造过于微细而可能妨碍布线基板900的制造效率。
电容器350a、350b、350c分别具有电介质层330、平板状的第1电极310、第2电极320。第1电极310与第2电极320由相同尺寸的长方体的平板导体而形成。第1电极310与第2电极320互相沿电极的平面方向移动规定距离，一部分重叠。第1电极310与第2电极320例如长为0.2mm～8mm、宽为0.1mm～8mm、厚为3μm～15μm。第1电极310与第2电极320由铜形成。
电介质层330的厚度例如为0.5μm～10μm。这是因为，在电介质层330的厚度小于0.5μm时，可能使电容器的绝缘电阻恶化，另一方面，在电介质层330的厚度大于10μm时，可能无法达到可满足电容器的高容量化的值。
电容器350彼此的距离、例如电容器350a的第2电极320与电容器350b的第1电极310的距离(即、由粘接剂340形成的粘接剂层的厚度)为例如2～12μm。原因在于，在小于2μm时，填充于电容器350间的粘接剂340的量不足，可能使电容器350彼此的粘接力变弱。另外，原因在于，在粘接剂340的厚度较薄时，在电容器间(350a与350b间、350b与350c间)绝缘电阻可能变小。另一方面，原因在于，在粘接剂340的厚度大于12μm时，电容器层叠体450的厚度增大从而可能妨碍布线基板900的微细的布线构造。
电介质层330是陶瓷制的电介质层。电介质层330由例如钛酸钡(BaTiO3)形成。另外，电介质层330可以采用热塑性树脂或在热固性树脂中含有介质性填料的材料。热塑性树脂可以使用例如聚酯，热固性树脂可以使用例如酚醛树脂。介质性填料由例如钛酸锶(SrTiO3)形成。
通孔导体411将电容器350a、350b、350c的各自的第1电极310彼此电连接。另外，通孔导体412将电容器350a、350b、350c的各自的第2电极320彼此电连接。
在基板100上设有多个导体图形(导体电路)421(421P、421G、421S)，在第2树脂绝缘层200b上设有多个导体图形423(423P、423G、423S)。在第3树脂绝缘层200c上设有多个导体图形425(425P、425G、425S)。
并且，通孔导体411将导体图形421P和导体图形423P电连接。通孔导体412将导体图形421G和导体图形423G电连接起来。与通孔导体412相连接的导体图形423G与接地线相连接，与通孔导体411相连接的导体图形423P与电源线相连接。通孔导体441P将导体图形423P和导体图形425P电连接起来。通孔导体441G将导体图形423G和导体图形425G电连接。
基板100的厚度为200μm～800μm。基板100由例如玻璃环氧树脂构成。玻璃环氧树脂是通过将添加有玻璃填料的环氧树脂浸在玻璃纤维丝网(glass cross)中而得到的(玻璃环氧基板)。
第1树脂绝缘层200a、第2树脂绝缘层200b、第3树脂绝缘层200c的厚度例如为40μm～120μm。树脂绝缘层200a、200b、200c例如由环氧树脂等的热固性树脂构成。树脂绝缘层200a、200b、200c也可以由玻璃、氧化铝、碳酸钡等无机粒子和热固性树脂构成。玻璃环氧基板也可以采用重叠了2枚玻璃纤维丝网的玻璃环氧基板。
布线基板900能够进行例如、借助导体图形421S等传递电信号等各种电信号的电信号处理。
例如，由于电容器层叠体450设在第1树脂绝缘层200a内，因此布线基板900能够达到节省空间，并能够对噪音去耦(decoupling)。
另外，由于可在安装在布线基板900上的IC芯片的近处形成电容器，因此能够防止延迟向IC供给电源。
另外，内置在第1树脂绝缘层200a中的电容器层叠体450是将电容器350层叠而成的。因此，通过将各电容器350的电介质层330的厚度保持成规定的厚度，能够将各电容器350的绝缘电阻值维持成恒定程度，并且电容器层叠体450整体因层叠有多个电容器350而能够达到电容器容量的增大化。因此，能够兼顾电容器容量的高容量化和电容器的高绝缘性。
另外，由平板状的第1电极310、位于自第1电极310沿电极的表面方向移动后的位置上的第2电极320、和电介质层330形成电容器350。这样，由于各电容器350的第1电极310与第2电极320错开地交替形成，因此易于设置用于将各电容器350a、350b、350c的第1电极310彼此电连接的通孔导体411、和用于将第2电极320彼此电连接的通孔导体412。因此，也可以不在第1电极310与第2电极320相对的区域形成通孔导体，因此能够增大电极面积，从而能够达到电容器的高容量化。并且，由于能够减少用于贯穿电容器的电极的通孔导体的数量，因此能够尽可能抑制因通孔导体的热膨胀导致在电介质层上产生裂纹。
并且，电容器层叠体450通过层叠电容器350而形成。因此，在形成电容器层叠体450时，能够预先检查各电容器350的绝缘电阻值，只选择绝缘电阻良好即优质的电容器350而进行层叠。因此，作为电容器层叠体450整体也能够获得优质，从而能够确保电容器层叠体450的绝缘可靠性。假如在通过交替层叠电极和电介质层来形成电容器层叠体时，难以预先检查各电容器部的绝缘电阻是否良好。因此，难以在制造阶段确保电容器层叠体的绝缘可靠性。
并且，内置于树脂绝缘层200a中的电容器层叠体450将树脂等粘接剂340介于电容器350之间地层叠电容器350。由于也可以采用粘接剂340所用的树脂的热膨胀系数与树脂绝缘层200a的热膨胀系数为相同值的材料，因此可使电容器层叠体450整体的热膨胀系数接近树脂绝缘层200a的热膨胀系数。因此，即使在电容器层叠体450上施加有热量，在树脂绝缘层200a与电容器层叠体450的界面上产生龟裂的可能性也较低。所以难以在电介质层330上产生裂纹。
本发明的第1实施方式的布线基板的制造方法
首先，采用涂膜器(doctor blade)等印刷机将由BaTiO3构成的高电介质材料呈厚5～10μm的薄膜状印刷在厚5μm的由铜构成的第1电极310上从而形成未烧结层。另外，可以采用后述的溶胶-凝胶(sol-gel)法、溅射法等来形成更薄的电介质层(0.5～5μm)。
接下来，在真空中或N2气体等非氧化气氛中、以600～950℃的温度范围烧结成未烧成层，形成电介质层330。之后，采用溅射等的真空蒸镀装置在电介质层330上形成由铜构成的金属层，并进一步利用电解电镀等方法使铜在该金属层上到达5μm左右，从而形成第2电极320。这样，如图2A所示，可以获得利用由铜形成的第1电极310和第2电极320夹着由BaTiO3形成的电介质层330的电容器。
接下来，如图2B所示，通过使用氯化铜蚀刻溶液进行蚀刻处理而去除除了第1电极310和第2电极320的必要部分之外的部分，使第1电极310和第2电极320形成于沿表面方向(即、水平方向)上错开的位置上地设置电容器350的单体。在该情况下，以位于电介质层330的上下的第1电极310和第2电极320的重叠为0.4～1.0cm2左右的方式使第1电极310和第2电极320沿水平方向错开。另外，利用蚀刻处理在第1电极310上形成校准标记710，另外在第2电极320上形成校准标记720。
接下来，如图2C所示，沿垂直方向层叠3个电容器350a、350b、350c。在层叠电容器350a、350b、350c时，使作为粘接剂的环氧树脂介于电容器350彼此之间。单体的电容器350a、350b、350c彼此以设于各电容器上的校准标记71或校准标记720为基准进行位置对准。
然后，如图2D所示，以使粘接剂340介于3个电容器350a、350b、350c的各个电容器之间的状态获得电容器层叠体450。
接下来，如图2E所示，采用真空层压装置(laminater)以温度50～170℃、压力0.4～1.5MPa这样的层压(laminate)条件将热固性树脂薄膜贴附在形成有校准标记730的基板(芯基板)100上。在基板100上形成有导体图形421(421P、421G、421S)。基板100是厚0.6mm的玻璃环氧基板。贴附时的热固性树脂薄膜虽为半固化状态，但通过固化而形成第1树脂绝缘层(下层的树脂绝缘层)200a。可以使用例如2片味之素公司制的ABF-45SH作为树脂薄膜。
接下来，如图2F所示，将电容器层叠体450与半固化状态的第1树脂绝缘层200a上位置对准地进行层叠。通过利用摄像机识别电容器层叠体450中的位于电容器350a上的校准标记710、和基板100的校准标记730来进行两者的位置对准。或者通过利用摄像机识别电容器层叠体450中的位于电容器350c上的校准标记720、和基板100的校准标记730来进行两者的位置对准。校准标记710和校准标记720既可以只设置任意一个，也可以两个都设置。
之后，如图2G所示，以0.4MPa、170℃、2小时的压力条件进行真空加压，将电容器层叠体450埋设在第1树脂绝缘层200a中，并且使第1树脂绝缘层200a固化。电容器层叠体450以使电容器层叠体450的上表面与第1树脂绝缘层200a的上表面齐平的方式埋设在第1树脂绝缘层200a中。
另外，如图2H所示，也可以在使电容器350c的一部分埋设后的状态下使电容器层叠体层叠在第1树脂绝缘层200a上。在该情况下，也是将设于电容器层叠体450的电容器350c上的校准标记720、或设于电容器350a上的校准标记710、和设于基板100上的校准标记730视为用于进行电容器层叠体450和第1树脂绝缘层200a位置对准的记号。
接下来，如图2I所示，使用真空层压装置以温度50～170℃、压力0.4～1.5MPa这样的层压条件将树脂薄膜贴附在第1树脂绝缘层200a以及电容器层叠体450上。可以使用例如味之素公司制的ABF-45SH作为树脂薄膜。之后，通过以170℃进行2个小时的热处理使树脂薄膜固化而形成第2树脂绝缘层(上层的树脂绝缘层)200b。
接下来，如图2J所示，利用二氧化碳激光器设置贯穿了第2树脂绝缘层200b、第1树脂绝缘层200a以及电容器层叠体450并到达了基板100上的导体图形421(电源用导体图形421P、接地用导体图形421G、信号用导体图形421S)的贯穿孔470(470P、470G、470S)。
贯穿孔470P是到达电源用导体图形421P的电源用贯穿孔。贯穿孔470G是到达接地用导体图形421G的接地用贯穿孔。贯穿孔470(470P、470G、470S)的直径是20～100μm。另外，贯穿孔470(470P、470G、470S)也可以不是利用二氧化碳激光器、而是利用钻头来设置。在此，通过利用摄像机或X射线识别基板100的校准标记730、电容器层叠体450中的电容器350a的校准标记710、电容器层叠体450中的电容器350c的校准标记720中的任意一个来决定贯穿孔470(470P、470G、470S)的位置。
如作为俯视图的图2K以及图2L所示，在第1电极310与第2电极320重叠的部分形成有电容器。如图2K所示，第1电极310与第2电极320既可以只是横向错开，另外也可以如图2L所示，第1电极310与第2电极320横向以及纵向错开。另外，第1电极310与第2电极320重叠的部分以斜线表示。第1电极310与第2电极320互相沿表面方向平行地错开，存在未重叠的部分。在未重叠的部分上形成有贯穿孔470P和470G。这样，由于在第1电极310与第2电极320相对的部分上未形成有贯穿孔470P、470G，因此能够增大第1电极310与第2电极320相对的面积。电源用贯穿孔470P与第1电极310(电源用电极)相连接，未与第2电极320(接地用电极)相连接。接地用贯穿孔470G与第2电极320相连接，未与第1电极310相连接。
如图2J所示，除了贯穿孔470P、470G之外还形成有用于到达信号用导体图形的信号用贯穿孔470S。信号用贯穿孔470S形成在不存在电容器层叠体450的区域上。
接下来，对第2树脂绝缘层200b的表面实施利用催化剂进行的表面处理。
接下来，在第2树脂绝缘层200b的表面和贯穿孔(470P、470G、470S)的内壁面上形成无电解电镀膜(无电解镀铜膜)。之后，在无电解电镀膜上形成电解电镀膜(电解镀铜膜)。接下来，在电解电镀膜上形成抗蚀层。之后，经过曝光、显影工序使抗蚀层图形化。另外，这种以抗蚀剂覆盖用于形成树脂层上的图形的部分、以及用于保护贯穿孔电镀的部分的光刻(photolithograghy)方法被称为掩蔽(tenting)法。然后，蚀刻去除未形成有抗蚀层的部分的电解电镀膜和无电解电镀膜，如图2M所示，形成导体图形423(电源用导体图形423P、接地用导体图形423G、信号用导体图形423S)和通孔导体411、412、413。
通孔导体411是电源用通孔导体，如图2M所示，通孔导体411将电容器350a、电容器350b、电容器350c的第1电极310彼此电连接。另外，通孔导体412是接地用通孔导体，如图2M所示，通孔导体412将电容器350a、电容器350b、电容器350c的第2电极320彼此电连接。
电源用通孔导体411将基板100上的电源用导体图形421P和第2树脂绝缘层200b上的电源用导体图形423P连接。另外，接地用通孔导体412将基板100上的接地用导体图形421G和第2树脂绝缘层200b上的接地用导体图形423G连接。
接下来，如图2N所示，在第2树脂绝缘层200b和通孔图形423(423P、423G、423S)上形成第3树脂绝缘层200c。第3树脂绝缘层200c的材质与第2树脂绝缘层200b和第1树脂绝缘层200a相同。
接下来，利用二氧化碳激光器在第3树脂绝缘层200c上形成贯穿孔。另外，也可以利用钻头形成贯穿孔。
接下来，对第3树脂绝缘层200c的表面实施利用催化剂进行的表面处理。在实施了利用催化剂进行的表面处理之后，在基板的表面上形成无电解电镀膜。之后，在无电解电镀膜上形成抗镀层。接下来，对抗镀层进行曝光、显影处理，使抗镀层形成图形。然后在未形成抗镀层的区域形成电解电镀膜。在剥离抗镀层之后，去除电解电镀膜间的无电解电镀膜，如图2O所示，从而设置了由无电解电镀膜和设于该无电解电镀膜上的电解电镀膜构成的最外侧的导体图形425(最外侧的电源用导体图形425P、最外侧的接地用导体图形425G、最外侧的信号用导体图形425S)。
接下来，在第3树脂绝缘层200c和最外侧的导体图形425(425P、425G、425S)上形成阻焊层700。之后，如图2P所示，在阻焊层700上设置使导体图形425(425P、425G、425S)的一部分露出的开口部从而形成焊盘427(电源用焊盘(第1外部端子)427P、接地用焊盘(第2外部端子)427G、信号用焊盘427S)。自开口部露出的部分是焊盘427(427P、427G、427S)。
如图2P所示，第1电极310与电源用焊盘427P借助通孔导体411、导体图形423P、通孔导体441P相连接。另外，第2电极320与接地用焊盘427G借助通孔导体412、导体图形423G、通孔导体441G相连接。
接下来，在焊盘427(427P、427G、427S)上形成具有耐腐蚀性的金属膜。可以形成由例如Ni、Au、Pd、Ag、Pt等构成的膜作为金属膜。在本实施方式中，以Ni膜、Pd膜、Au膜的顺序形成金属膜。另外，金属膜既可以是1层也可以是由多层的金属膜构成。例如，可以按照Ni膜、Au膜的顺序在焊盘上形成金属膜。
接下来，在金属膜上印刷焊锡膏。之后，通过进行回流焊设置焊锡凸块429，从而能够获得图1所示的布线基板900。
然后，在安装IC芯片800的情况下，如图2Q所示，借助焊锡凸块429安装IC芯片800。
另外，在本实施方式中只在基板100的一面上形成树脂绝缘层、导体图形以及通孔导体，但是如图2R所示，也可以在基板100的两面上形成树脂绝缘层、导体图形以及通孔导体。
另外，优选使树脂绝缘层200a、200b、200c的表面、导体图形421、423、425的表面、第1电极310的表面、第2电极320的表面粗糙化。另外，优选在将IC芯片800搭载在布线基板900的表面上时，使电容器层叠体450与IC芯片800之间的距离较近。
本发明的一个具体实施方式中的布线基板的第2实施方式
在第1实施方式中，树脂绝缘层200是由第1树脂绝缘层200a、第2树脂绝缘层200b形成的。第2实施方式的布线基板900如图3所示，与第1实施方式不同，树脂绝缘层200由第1树脂绝缘层200a和第2树脂绝缘层200b形成。
另外，位于电容器层叠体450的最上层的电极由电容器350a的第1电极310和位于该第1电极310上的电源用导体图形423P一体地形成。因此，在第2实施方式的布线基板900中，位于电容器层叠体450的表层上的电极的厚度大于第1实施方式的布线基板900中的电极厚度。因此，电容器层叠体450的刚性增加。所以，在电容器层叠体450的电介质层中难以产生裂纹。
如图3所示，电源用焊盘(第1外部端子)427P与各电容器350a、350b、350c的第1电极310借助通孔导体441P、导体图形423P和通孔导体411电连接。接地用焊盘(第2外部端子)427G与各电容器350a、350b、350c的第2电极320借助通孔导体441G、导体图形423G和通孔导体412电连接。
在第2树脂绝缘层200b上设有最外侧的电源用导体图形425P、最外侧的接地用导体图形425G、和最外侧的信号用导体图形425S。
在阻焊层700上设置使导体图形425(425P、425G、425S)的一部分露出的开口部，形成焊盘427(电源用焊盘(第1外部端子)427P、接地用焊盘(第2外部端子)427G、信号用焊盘427S)。
本发明的第2实施方式的布线基板的制造方法
接下来，说明第2实施方式的布线基板的另一制造方法。
首先，该制造方法在图2A～图2G中，与上述的布线基板的制造方法相同。
接下来，如图4A所示，在利用图2G之前的工序制作的基板上形成贯穿孔470(到达芯基板上的电源用导体图形的贯穿孔470P、到达芯基板上的接地用导体图形的贯穿孔470G、到达芯基板上的信号用导体图形的贯穿孔470S)。在第1实施方式的制造方法中，也同时在第2树脂绝缘层200b上形成有贯穿孔，但在本实施方式的制造方法中，由于只形成贯穿电容器层叠体450和第1树脂绝缘层200a的贯穿孔，因此易于进行孔加工，提高成品率。然后，对形成有贯穿孔470的第1树脂绝缘层200a的表面实施利用催化剂进行的表面处理。
接下来，如图4B所示，利用掩蔽法形成接地用通孔导体412、电源用通孔导体411、信号用通孔导体413、和导体图形423(电源用导体图形423P、接地用导体图形423G、信号用导体图形423S)。
如图4B所示，位于电容器层叠体450的最上层的电极由电容器350a的第1电极310和位于该第1电极310上的电源用导体图形423P一体地形成。在此，位于电容器层叠体450的最上层的电极是指位于靠近所安装的IC芯片800的一侧的电容器层叠体450的表层的电极。另外，第1电极310上的电源用导体图形423P由无电解电镀膜和位于该无电解电镀膜上的电解电镀膜形成。
通孔导体412将电容器350a、电容器350b、电容器350c的第2电极320彼此连接。另外，通孔导体412将基板100上的接地用导体图形421G和位于第1树脂绝缘层200a上的接地用导体图形423G连接。
通孔导体411将电容器350a、电容器350b、电容器350c的第1电极310彼此连接。另外，通孔导体411将基板100上的电源用导体图形421P和第1树脂绝缘层200a上的电源用导体图形423P连接。
接下来，如图4C所示，在第1树脂绝缘层200a、电容器层叠体450以及导体图形423(423P、423G、423S)上形成第2树脂绝缘层200b。然后，在第2树脂绝缘层200b上形成贯穿孔。然后，利用催化剂对形成有贯穿孔的基板的表面进行表面处理。
在实施了利用催化剂进行的表面处理之后，在基板的表面形成无电解电镀膜。之后，在无电解电镀膜上形成抗镀层。接下来，对抗镀层进行曝光、显影处理，使抗镀层形成图形。然后在未形成抗镀层的区域形成电解电镀膜。在剥离抗镀层之后，去除电解电镀膜间的无电解电镀膜，从而形成由无电解电镀膜和无电解电镀膜上的电解电镀膜构成的导体图形425(425P、425G、425S)。接下来，与第1实施方式同样，形成阻焊层700、焊盘427、焊锡凸块429，从而获得图3所示的布线基板900。
采用本实施方式的布线基板的制造方法，相比第1实施方式，由于能够少制造1层树脂绝缘层，因此可以低成本制造布线基板900。
另外，在上述实施方式中，只在基板100的一方的面上形成树脂绝缘层、导体图形以及通孔导体，但如图4D所示，也可以在基板100的两面形成树脂绝缘层、导体图形以及通孔导体。
本发明的一个具体实施方式中的布线基板的第3实施方式
图5表示本发明的第3实施方式。在第3实施方式中，与第1实施方式不同，第1电极310与第2电极320并不是沿电极的表面方向互相错开。并且，在第1电极310上设有多个第1开口部311，在第2电极320上设有多个第2开口部322。
并且，多个第1通孔导体411以与第2电极320未接触的方式贯穿第2开口部322的同时，将第1电极310彼此电连接。另外，多个第2通孔导体412以与第1电极310未接触的方式贯穿第1开口部311的同时，将第2电极320彼此电连接起来。
这样，多个第1通孔导体411以及多个第2通孔导体412贯穿电容器层叠体450。因此，在第3实施方式的布线基板900中，多个第1通孔导体411以及多个第2通孔导体412能够抑制粘接剂340的变形，易于提高电容器层叠体450的耐裂纹性。
即、在各电容器(350a、350b、350c)的电介质层330、与粘接各电容器(350a、350b、350c)的粘接剂340的热膨胀系数不同的情况下，电容器层叠体450在受到温度变化的影响时，对电介质层330施加翘曲、扭转、弯曲等的力。在受到上述力的作用时，由于陶瓷制的电介质层330薄且脆，因此易于产生裂纹。但是，在本实施方式中，多个第1通孔导体411以及多个第2通孔导体412贯穿电容器层叠体450，从而能够将各电容器(350a、350b、350c)物理性地连接起来，因此能够抑制粘接剂340的变形。因此，可以减小作用在电介质层330上的翘曲、扭转、弯曲等的力。
如图6A、图6B所示，优选电源用通孔导体411和接地用通孔导体412呈栅格状或交错状地配置。相邻的电源用通孔导体411间的间隔大致相同。相邻的接地用通孔导体412间的间隔大致相同。
本发明的第3实施方式的布线基板的制造方法
首先，如图7A所示，制作由第1电极310、第2电极320、和由第1电极310以及第2电极320夹着的电介质层330构成的电容器350。电容器350的制造方法与实施方式1相同。
接下来，如图7B、作为从第1电极310侧观察电容器350的俯视图的图7C、以及作为从第2电极320侧观察电容器350的俯视图的图7D所示，使第1电极310和第2电极320形成图形。此时，也同时形成校准标记710、720。
在第1电极310上形成有开口部311，在该开口部311内形成有接地用通孔导体412。第1电极310与接地用通孔导体412未接触。在第2电极320上形成有开口部322，在该开口部322内形成有电源用通孔导体411。第2电极320与电源用通孔导体411未接触。
接下来，如图7E所示，准备3组在前面工序获得的电容器350，借助粘接剂340将它们层叠起来。根据各电容器350的校准标记710、720将电容器350a、350b、350c位置对准。
接下来，如图7F所示，制作由电容器350a、350b、350c、和配置在各电容器间的粘接剂340构成的电容器层叠体450。利用真空加压制作电容器层叠体450。真空加压的条件是温度50～170℃，压力0.4～1.5MPa。
使构成电容器层叠体450的各电容器的开口部311在截面方向上形成在大致相同的位置上，以使得第1电极310和第2电极320不会由于贯穿电容器层叠体450的通孔导体412而短路。即、如图7F所示，形成在电容器350a、350b、350c上的开口部311在截面方向上设于重叠的位置上。
使构成电容器层叠体450的各电容器的开口部312在截面方向上形成在大致相同的位置上，以使得第1电极310和第2电极320不会由于贯穿电容器层叠体450的通孔导体411而短路。即、在如图7F中，形成在电容器350a、350b、350c上的开口部322在截面方向上设于重叠的位置上。
接下来，如图7G所示，将电容器层叠体450埋设在第1树脂绝缘层200a中。
接下来，如图7H所示，形成贯穿孔470(470P、470G、470S)。贯穿孔470(470P、470G、470S)贯穿电容器层叠体450和第1树脂绝缘层200a，到达基板100的导体图形421(421P、421G、421S)。利用激光加工根据基板100的校准标记730、形成于电容器层叠体450上的校准标记710、720中的任意一个形成贯穿孔470(470P、470G、470S)的形成位置。
电源用贯穿孔470P贯穿第1电极310和电介质层330。电源用贯穿孔470P形成在第2电极320的开口部322内，与开口部322的内壁未接触。
接地用贯穿孔470G贯穿第2电极320和电介质层330。接地用贯穿孔470G形成在第1电极310的开口部311内，与开口部311的内壁未接触。
接下来，如图7I所示，利用掩蔽法形成接地用通孔导体412、电源用通孔导体411、信号用通孔导体413、和导体图形423(电源用导体图形423P、接地用导体图形423G、信号用导体图形423S)。导体图形423(电源用导体图形423P、接地用导体图形423G、信号用导体图形423S)由无电解电镀膜和该无电解电镀膜上的电解电镀膜构成。
电容器层叠体450的最上层的电极由电容器350a的第1电极310、和电源用导体图形423P(第1电极310上的无电解电镀膜和该无电解电镀膜上的电解电镀膜)一体地形成。电容器层叠体450的最上层的电极是指位于靠近所安装的IC芯片的一侧的电容器层叠体450的表层的电极。
接下来，在形成通孔导体和导体图形之后，经过图4C、图4D所示的工序获得图5所示的布线基板900。
本发明一个具体实施方式中的布线基板的第4实施方式
图8表示本发明的第4实施方式的布线基板900。第4实施方式的布线基板900与第1实施方式的布线基板900不同，并未设有具有玻璃纤维丝网、玻璃纤维等的芯材的基板(芯基板)100。因此，能够将全部绝缘层制成树脂绝缘层(树脂薄膜)。所以，能够减小电容器内置基板的厚度。采用第4实施方式的布线基板900，能够缩小外部的电源和内置于布线基板900中的电容器层叠体450之间的距离、安装在布线基板900的表面上的芯片电容器(省略图示)和电容器层叠体450之间的距离。
本发明的第4实施方式的布线基板的制造方法
首先，如图9A所示，准备支承板150。支承板150例如为铜板。另外，支承板150的材质除了采用铜板之外，还可以采用镍板、铝板、铁板等金属板。
接下来，如图9B所示，在支承板150上形成抗镀层160。
接下来，如图9C所示，进行曝光、显影工序，使抗镀层160形成图形，从而在抗镀层160上设置多个开口部。
接下来，如图9D所示，以镀金膜911、镀镍膜912、镀铜膜913的顺序在所设置的抗镀层160的开口部进行电解电镀，形成第1外部连接端子600(电源用外部端子(第1外部端子)600P、接地用外部端子(第2外部端子)600G、信号用外部端子600S)。同时，在支承板150上形成校准标记(第1校准标记)621。另外，也可以在镀金膜911与镀镍膜912之间形成钯膜。
接下来，如图9E所示，剥离抗镀层160，然后形成树脂薄膜(第1下部树脂绝缘层)400d。如图8所示，该第1下部树脂绝缘层(最下层的树脂绝缘)400d位于内置有电容器层叠体450的第1树脂绝缘层400a的下部。如图9E所示，第1外部连接端子600(600P、600G、600S)埋设在具有第1表面和位于与第1表面相反的一侧的第2表面的最下层的树脂绝缘层(第1下部树脂绝缘层)中。另外，第1外部连接端子600的表面与最下层的树脂绝缘层的第1表面大致齐平。
接下来，如图9F所示，在第1下部树脂绝缘层400d上形成有到达第1外部连接端子600(600P、600G、600S)的贯穿孔。
接下来，如图9G所示，利用半加成(semiadditive)法在第1下部树脂绝缘层400d的上表面(与形成有外部端子的面相反的面)上形成第1导体图形610(电源用第1导体图形610P、接地用第1导体图形610G、信号用第1导体图形610S)。
同时形成用于将第1外部连接端子600(600P、600G、600S)和第1导体图形610(610P、610G、610S)连接的第1通孔导体611(电源用第1通孔导体611P、接地用第1通孔导体611G、信号用第1通孔导体611S)。此时，同时也形成第2校准标记622。
电源用第1通孔导体611P将第1表面侧的电源用外部端子600P(电源用第1外部端子)和电源用第1导体图形610P连接。接地用第1通孔导体611G(接地用第1外部端子)将第1表面侧的接地用外部端子600G和接地用第1导体图形610G连接。信号用第1通孔导体611S(信号用第1外部端子)将第1表面侧的信号用外部端子600S和信号用第1导体图形610S连接。
接下来，如图9H所示，在第1导体图形610(610P、610G、610S)和第1下部树脂绝缘层400d上形成具有第1表面和位于与第1表面相反的一侧的第2表面的树脂薄膜(第1树脂绝缘层400a)。可以例如重叠地层叠2片味之素公司制的ABF-45SH来形成第1树脂绝缘层400a。第1树脂绝缘层400a的第1表面层叠在第1下部树脂绝缘层400d的第2表面上。
接下来，如图9I所示，将电容器层叠体450与第1树脂绝缘层400a进行位置对准地层叠在第1树脂绝缘层400a上。能够利用例如形成在第1树脂绝缘层400a上的第2校准标记622和电容器层叠体450的校准标记720来决定电容器层叠体450的层叠位置。另外，能够利用与第1实施方式相同的制作方法而形成电容器层叠体450。
接下来，如图9J所示，将电容器层叠体450埋设在第1树脂绝缘层400a的第2表面侧。电容器350a的第1电极的表面与第1树脂绝缘层400a的第2表面大致齐平。电容器层叠体450的埋设方法与图2G中说明的方法相同。
接下来，如图9K所示，形成贯穿孔。
接下来，如图9L所示，制作通孔导体(第2通孔导体)651(电源用第2通孔导体651P、接地用第2通孔导体651G、信号用第2通孔导体651S)。另外，制作第2导体图形650(电源用第2导体图形650P、接地用第2导体图形650G、信号用第2导体图形650S)。
电源用第2通孔导体651P将电容器层叠体450的各电容器350a、350b、350c的第1电极310彼此连接。并且，通孔导体651P将电源用第2导体图形650P和电源用第1导体图形610P连接。
接地用第2通孔导体651G将电容器层叠体450的各电容器350a、350b、350c的第2电极320彼此连接。并且，通孔导体651G将接地用第2导体图形650G和电源用第1导体图形610G连接。
信号用第2通孔导体651S将信号用第2导体图形650S和信号用第1导体图形610S连接。
各电容器350a、350b、350c的第1电极310与第1外端电子600P借助电源用第1导体图形611P、导体图形610P和通孔导体651P电连接。另外，各电容器350a、350b、350c的第2电极320与第2外端电子600G借助接地用第1导体图形611G、导体图形610G和通孔导体651G电连接。
接下来，如图9M所示，在第2导体图形650(650P、650G、650S)和第1树脂绝缘层400a上形成树脂薄膜(第2树脂绝缘层)400b。
接下来，如图9N所示，在第2树脂绝缘层(最上层的树脂绝缘层)400b上形成贯穿孔。
接下来，如图9O所示，在第2树脂绝缘层400b上形成第3导体图形660(电源用第3导体图形660P、接地用第3导体图形660G、信号用第3导体图形660S)。
同时，形成将第2导体图形650(650P、650G、650S)和第3导体图形660(660P、660G、660S)连接的第3通孔导体661(电源用第3通孔导体661P、接地用第3通孔导体661G、信号用第3通孔导体661S)。
电源用第3通孔导体661P将电源用第3导体图形660P和电源用第2导体图形650P连接。接地用第3通孔导体661G将接地用第3导体图形660G和接地用第2导体图形650G连接。信号用第3通孔导体661S将信号用第2导体图形650S和信号用第3导体图形660S连接。能够利用例如半加成法形成上述连接。
接下来，如图9P所示，在第2树脂绝缘层400b上和第3导体图形660(660P、660G、660S)上形成阻焊层700。
接下来，如图9Q所示，在阻焊层700上设置多个开口部。该开口部使第3导体图形660(660P、660G、660S)局部开口。自开口部露出的第3导体图形660(660P、660G、660S)的部分形成第2外部连接端子670(670P、670G、670S)。第2外部连接端子670形成在第2树脂绝缘层(最上层的树脂绝缘层)400b上，由电源用第2外部连接端子(第3外部端子)670P、接地用第2外部连接端子(第4外部端子)670G和信号用第2外部连接端子670P构成。
接下来，以镀镍膜912、镀钯膜914、镀金膜911的顺序在第2外部连接端子670(670P、670G、670S)上进行电镀，形成由3层构成的金属膜。金属膜既可以是1层镀金膜，也可以是镀镍膜、和镀镍膜上的镀金膜这2层。
接下来，如图9R所示，利用氯化铜蚀刻溶液蚀刻去除支承板150。此时，通过在第2外部连接端子670(670P、670G、670S)以及第1外部连接端子600(600P、600G、600S)上形成有金属膜，能够不会蚀刻去除外部连接端子地将支承板150去除。通过去除支承板150，能够使第1外部连接端子600的外部端子表面(金属膜的露出部分)露出。
之后，在第2外部连接端子670(670P、670G、670S)的外部端子表面(金属膜的露出部分)上形成第2焊锡凸块、在第1外部连接端子600(600P、600G、600S)的外部端子表面上形成第1焊锡凸块，从而获得如图8所示的布线基板900。
另外，也可以借助第1焊锡凸块搭载IC芯片等电子零件。也可以借助第2焊锡凸块与其它基板(母板)连接。另外，在图8中，在第1外部连接端子600的外部端子表面和第2外部连接端子670的外部端子表面上形成有焊锡凸块，但也可以借助焊锡凸块将导电性销搭载(安装)在第2外部连接端子670的外部端子表面上，借助焊锡将导电性销搭载在第1外部连接端子600的外部端子表面上。也可以借助焊锡凸块将导电性销搭载(安装)在第1外部连接端子600的外部端子表面上，借助焊锡将导电性销搭载在第2外部连接端子670的外部端子表面上。IC芯片既可以搭载在布线基板的上表面侧，也可以搭载在下表面侧，但是优选将IC芯片搭载在自外部端子到电容器的距离(基板的截面方向的距离)较短的一侧的电容器内置基板的表面上。
在本实施方式中，树脂绝缘层(树脂薄膜)是3层，但可以通过重复图9M～图9O的工序而形成4层以上的多层。
另外，也可以在第1下部树脂绝缘层400d的下表面上形成具有使第1外部连接端子600(600P、600G、600S)露出的开口的阻焊层。
图10所示的布线基板900与图8所示的布线基板900不同，是第1外部连接端子600和电容器层叠体450埋设在同一个树脂绝缘层中的例子。图10所示的布线基板900是第1树脂绝缘层(最上层的树脂绝缘)400a和第2树脂绝缘层(最上层的树脂绝缘)400b的双层结构；该第1树脂绝缘层400a具有第1表面和位于与第1表面相反的一侧的第2表面；该第2树脂绝缘层400b具有第1表面和位于与第1表面相反的一侧的第2表面。在第1树脂绝缘层400a的第2表面侧埋设有电容器层叠体450。电容器350a的第1电极310的表面与最下层的树脂绝缘层400a的第2表面大致齐平。另一方面，在第1树脂绝缘层400a的第1表面侧(布线基板900的第1表面)埋设有第1外部连接端子600。第1外部连接端子600的表面与最下层的树脂绝缘层400a的第1表面大致齐平。在最下层的树脂绝缘层400a的第2表面上层叠有最上层的树脂绝缘层400b的第1表面。在第2树脂绝缘层400b的第2表面上形成有由电源用第2外部连接端子(第3外部端子)670P、接地用第2外部连接端子(第4外部端子)670G和信号用第2外部连接端子670P构成的第2外部连接端子670。另外，在第2树脂绝缘层400b上形成有通孔导体。
图10所示的该布线基板900的制造方法首先进行图9A～图9E所示的工序。之后，进行图9I～图9R所示的工序，去除抗镀层160，在第1外部连接端子600(600P、600G、600S)上形成第1焊锡凸块，从而获得图10所示的布线基板900。
另外，第4实施方式的布线基板也可以与第3实施方式同样地内置有电容器层叠体，该电容器层叠体是利用粘接剂将使第1电极和第2电极在表面方向未错开的电容器层叠而成的。
本发明的一个具体实施方式中的布线基板的第5实施方式
本发明的第5实施方式的布线基板900与第1实施方式的布线基板900不同，如图11所示，在基板100上方设有树脂绝缘层200a，在基板100下方设有下部树脂绝缘层270d。并且在树脂绝缘层200a中埋设有电容器层叠体450a，在下部树脂绝缘层270d中埋设有电容器层叠体450b。
利用上述结构，不仅能够减小基板100上的噪音，也能够在基板100下方有效地谋求减轻噪音。
该布线基板900的制造方法可以如下所述：例如在图2Q之后，在基板100的下表面上设置下部树脂绝缘层270d，在该下部树脂绝缘层270d中埋设电容器层叠体450b，从而制作布线基板900。
本发明中的另一实施方式
在上述实施方式中，电容器层叠体450是通过层叠3个电容器350a、350b、350c而形成的。本发明并不特别限定于此。能够通过使粘接剂340介于例如2个或4个～30个或更多的电容器中地层叠该电容器来获得电容器层叠体450。
在上述实施方式中，电介质层330是用钛酸钡(BaTiO3)来形成的。本发明并不特别限定于此。电介质层330例如可使用钛酸锶(SiTiO3)、氧化钽(TaO3、Ta2O5)、钛酸锆酸铅(PZT)、钛酸锆酸镧铅(PLZT)、钛酸锆酸铌铅(PNZT)、钛酸锆酸钙铅(PCZT)以及钛酸锆酸锶铅(PSZT)的任一个或这些的混合物。
在上述实施方式中，作为介质性填料，使用钛酸锶(SiTiO3)。本发明并不特别限定于此。介质性填料例如可使用钛酸钙(CaTiO3)、钛酸镁(Mg2TiO3)、钛酸钕(Nd2Ti2O7)等。
另外，在上述实施方式中，作为构成树脂绝缘层(树脂薄膜)的树脂，使用环氧树脂。本发明并不特别限定于此。作为构成树脂绝缘层的树脂，例如可将聚酰亚胺、聚碳酸酯、改性聚苯醚、聚亚苯基氧化物、聚对苯二甲酸丁二酯、聚丙烯酸酯、聚砜(polysulfone)、聚苯硫醚、聚醚醚酮、聚砜(polysalfone)、聚醚砜、聚苯砜、聚邻苯二酰胺、聚酰胺酰亚胺、聚酮、聚缩醛等单独使用或与环氧树脂组合使用。
另外，在上述实施方式中，采用了铜作为形成第1电极310和第2电极32O的金属。本发明并不特别限定于此。作为形成第1电极310和第2电极320的金属，可以单独或混合采用例如铂、金、镍、锡、银等。并且，在第1电极310和第2电极320中也可以分别采用不同种类的金属。
另外，在上述实施方式中，在由铜构成的第1电极31O上印刷高电介质性材料，烧结后形成电介质层330，之后，采用溅射等的真空蒸镀装置在电介质层330上形成由铜构成的金属层，从而形成第2电极320，制作出电容器。本发明并不特别限定于此。
即、也能够利用下述工序制作电容器。首先，将二乙氧基钡和联四异丙醇钛(titanium bitetraisopropoxide)溶解在除了水的甲醇和2-甲氧基乙醇的混合溶剂中，并在室温的氮气氛围下搅拌3天来调节钡和钛的醇盐前体组合物溶液。接下来，在将该前体组合物溶液保持在0℃的同时搅拌该溶液，以0.5毫升/分的速度在氮气流中喷雾从而使预先脱碳酸的水进行加水分解。使这样做成的溶胶-凝胶溶液通过过滤器，过滤析出物等。将获得的过滤液旋涂在厚12μm的由铜构成的第1电极310上。之后插入到保持在850℃的电炉中进行烧结，从而获得电介质层330。然后采用溅射等的真空蒸镀装置在电介质层330上形成铜层，利用电解电镀等方法进一步在该铜层上使铜达到10μm左右，从而能够获得第2电极320。
本申请基于2007年10月18日提交的美国临时专利申请60/980969。本说明书是参照其说明书、权利要求书、所有附图并引用其内容而成的。
工业上可利用性
本发明能够用于所内置的电容器高容量且被确保了绝缘电阻的布线基板中。

Claims (22)

1.一种布线基板，其特征在于，
该布线基板包括：
电容器层叠体，其借助粘接剂将由电介质层、和夹着上述电介质层相对的第1电极以及第2电极形成的电容器层叠而形成；
第1树脂绝缘层，其用于内置上述电容器层叠体；
基板，其用于支承上述第1树脂绝缘层；
第1通孔导体，其将上述第1电极彼此电连接；
第2通孔导体，其将上述第2电极彼此电连接；
第1外部端子，其与上述第1通孔导体电连接；
第2外部端子，其与上述第2通孔导体电连接；
上述电容器层叠体的上表面位于上述第1树脂绝缘层的上表面上，上述电容器层叠体的上表面与上述第1树脂绝缘层的上表面齐平；
在上述基板上以及上述第1树脂绝缘层上设有导体图形；
上述通孔导体将上述基板上的导体图形和上述第1树脂绝缘层上的导体图形电连接；
使上述第1树脂绝缘层上的导体图形与位于上述电容器层叠体的最上面的电容器的第1电极形成一体而形成电极。
2.根据权利要求1所述的布线基板，其特征在于，
上述第1电极与第2电极沿电极的表面方向互相错开地配置；
上述第1通孔导体贯穿上述第1电极的端部而将第1电极彼此电连接；
上述第2通孔导体贯穿上述第2电极的端部而将第2电极彼此电连接。
3.根据权利要求1所述的布线基板，其特征在于，
在上述第1树脂绝缘层上还具有第2树脂绝缘层。
4.根据权利要求3所述的布线基板，其特征在于，
在上述基板上以及上述第2树脂绝缘层上设有导体图形；
上述通孔导体将上述基板上的导体图形和上述第2树脂绝缘层上的导体图形电连接。
5.根据权利要求3所述的布线基板，其特征在于，
在上述第2树脂绝缘层上还具有第3树脂绝缘层。
6.根据权利要求5所述的布线基板，其特征在于，
在上述第2树脂绝缘层上具有导体图形；
在上述第3树脂绝缘层上具有导体图形。
7.根据权利要求6所述的布线基板，其特征在于，
该布线基板具有将上述第2树脂绝缘层上的导体图形和上述第3树脂绝缘层上的导体图形电连接的通孔导体。
8.根据权利要求1所述的布线基板，其特征在于，
上述第1电极具有多个第1开口部；
上述第2电极具有多个第2开口部；
上述第1通孔导体以与上述第2电极未接触的方式贯穿上述第2开口部的同时，将上述第1电极彼此电连接；
上述第2通孔导体在以与上述第1电极未接触的方式贯穿上述第1开口部的同时，将上述第2电极彼此电连接。
9.根据权利要求1所述的布线基板，其特征在于，
上述粘接剂是用于形成上述第1树脂绝缘层的树脂。
10.一种布线基板，其特征在于，
该布线基板包括：
多个树脂绝缘层，其至少包括最下层的树脂绝缘层和最上层的树脂绝缘层；多个导体电路，其形成在上述树脂绝缘层之间；
电容器层叠体，其埋设在上述多个树脂绝缘层中的一个树脂绝缘层中，借助粘接剂将由电介质层、和夹着上述电介质层面对的第1电极以及第2电极形成的电容器层叠而形成；
第1通孔导体，其将上述第1电极彼此电连接；
第2通孔导体，其将上述第2电极彼此电连接；
第1外部连接端子，其形成在上述最下层的树脂绝缘层上，由与上述第1通孔导体电连接的第1外部端子和与上述第2通孔导体电连接的第2外部端子构成；
第2外部连接端子，其形成在上述最上层的树脂绝缘层上，由与上述第1通孔导体电连接的第3外部端子和与上述第2通孔导体电连接的第4外部端子构成；
上述第1外部连接端子埋设在上述最下层的树脂绝缘层中，并且上述第1外部连接端子的外部端子表面与上述最下层的树脂绝缘层的第一表面大致齐平；
上述第2外部连接端子形成在上述最上层的树脂绝缘层上；
上述电容器层叠体的上表面位于上述埋设电容器层叠体的树脂绝缘层的上表面上，上述电容器层叠体的上表面与上述埋设电容器层叠体的树脂绝缘层的上表面齐平；
使上述埋设电容器层叠体的树脂绝缘层上的导体电路与位于上述电容器层叠体的最上面的电容器的第1电极形成一体而形成电极。
11.一种布线基板的制造方法，其特征在于，
该制造方法包括如下工序：
电容器制作工序，其用于制作包括电介质层、夹着上述电介质层相对的第1电极以及第2电极的电容器；
电容器层叠体制作工序，其借助粘接剂将上述电容器层叠从而制作电容器层叠体；
层叠工序，其将第1树脂绝缘层层叠在基板上；
埋设工序，其将上述电容器层叠体埋设在上述第1树脂绝缘层中；
贯穿孔形成工序，其在上述电容器层叠体上形成将上述第1电极彼此贯穿的贯穿孔和将上述第2电极彼此贯穿的贯穿孔；
通孔导体制作工序，其通过将金属导体填充到上述贯穿孔中来制作将上述第1电极彼此电连接的第1通孔导体和将上述第2电极彼此电连接的第2通孔导体；
外部端子制作工序，其用于制作与上述第1通孔导体电连接的第1外部端子和与上述第2通孔导体电连接的第2外部端子。
12.根据权利要求11所述的布线基板的制造方法，其特征在于，
在上述电容器层叠体制作工序中，通过使上述第1电极和第2电极沿着电极的表面方向互相错开地配置来制作电容器层叠体；
在上述贯穿孔形成工序中，设置贯穿上述第1电极端部的贯穿孔，并且设置贯穿上述第2电极端部的贯穿孔。
13.根据权利要求11所述的布线基板的制造方法，其特征在于，
在上述埋设工序中，以使上述电容器层叠体的上表面与上述树脂绝缘层的上表面齐平的方式将上述电容器层叠体埋设在上述第1树脂绝缘层中。
14.根据权利要求11所述的布线基板的制造方法，其特征在于，
在上述埋设工序之后，具有还在上述第1树脂绝缘层上层叠第2树脂绝缘层的工序。
15.根据权利要求14所述的布线基板的制造方法，其特征在于，
在上述贯穿孔形成工序中，形成不仅将上述第1电极彼此贯穿或上述第2电极彼此贯穿，而且也将上述第2树脂绝缘层贯穿的贯穿孔；
上述通孔导体制作工序设置将上述基板上的导体图形和上述第2树脂绝缘层上的导体图形电连接的通孔导体。
16.根据权利要求14所述的布线基板的制造方法，其特征在于，
在上述通孔导体制作工序之后，还在上述第2树脂绝缘层上形成第3树脂绝缘层；
形成将上述第2树脂绝缘层上的导体图形和上述第3树脂绝缘层上的导体图形电连接的通孔导体。
17.根据权利要求11所述的布线基板的制造方法，其特征在于，
在上述埋设工序中，将设于上述电容器层叠体的最上层的电容器上的校准标记、或设于最下层的电容器上的校准标记、和设于上述基板上的校准标记作为上述电容器层叠体和上述第1树脂绝缘层进行位置对准的记号。
18.根据权利要求13所述的布线基板的制造方法，其特征在于，
上述通孔导体制作工序设置将上述基板上的导体图形和上述第1树脂绝缘层上的导体图形电连接的通孔导体。
19.根据权利要求18所述的布线基板的制造方法，其特征在于，
通过使上述第1树脂绝缘层上的导体图形与位于上述电容器层叠体的最上面的电容器的第1电极形成一体而形成电极。
20.根据权利要求11所述的布线基板的制造方法，其特征在于，
在上述电容器层叠体制作工序中，使上述第1电极具有多个第1开口部，使上述第2电极具有多个第2开口部；
在上述贯穿孔形成工序中，设置以与上述第2电极未接触的方式贯穿上述第2开口部的同时、并将上述第1电极彼此贯穿的贯穿孔，并且设置在以与上述第1电极未接触的方式贯穿上述第1开口部的同时、将上述第2电极彼此贯穿的贯穿孔。
21.根据权利要求11所述的布线基板的制造方法，其特征在于，
上述粘接剂是用于形成上述第1树脂绝缘层的树脂。
22.一种布线基板的制造方法，其特征在于，
该制造方法包括如下工序：
电容器制作工序，其用于制作包括电介质层、和夹着上述电介质层相对的第1电极以及第2电极的电容器；
电容器层叠体制作工序，其借助粘接剂层将上述电容器层叠，从而制作电容器层叠体；
第1外部连接端子形成工序，其用于在支承板上形成具有第1外部端子和第2外部端子的第1外部连接端子；
积层工序，其用于在上述第1外部连接端子和支承板上交替层叠多个树脂绝缘层和多个导体电路；
埋设工序，其将上述电容器层叠体埋设在上述多个树脂绝缘层中的一个树脂绝缘层中；
贯穿孔形成工序，其在上述电容器层叠体上形成将上述第1电极彼此贯穿、或将上述第2电极彼此贯穿的贯穿孔；
通孔导体制作工序，其通过将金属导体填充到上述贯穿孔中来制作将上述第1电极彼此电连接的第1通孔导体、和将上述第2电极彼此电连接的第2通孔导体；
第2外部连接端子制作工序，其在上述多个树脂绝缘层中的、位于与上述支承板相反的一侧的最上层的树脂绝缘层上形成具有第3外部端子和第4外部端子的第2外部连接端子；
支承板去除工序，其用于去除上述支承板；
上述第1外部端子和上述第3外部端子与上述第1通孔导体电连接，上述第2外部端子和上述第4外部端子与上述第2通孔导体电连接。
CN2007800300409A 2007-10-18 2007-11-02 布线基板及其制造方法 Expired - Fee Related CN101502191B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US98096907P 2007-10-18 2007-10-18
US60/980,969 2007-10-18
PCT/JP2007/071423 WO2009050829A1 (ja) 2007-10-18 2007-11-02 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101502191A CN101502191A (zh) 2009-08-05
CN101502191B true CN101502191B (zh) 2012-02-08

Family

ID=40567120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800300409A Expired - Fee Related CN101502191B (zh) 2007-10-18 2007-11-02 布线基板及其制造方法

Country Status (7)

Country Link
US (1) US8148645B2 (zh)
EP (2) EP2217045A1 (zh)
JP (1) JP4773531B2 (zh)
KR (1) KR101085322B1 (zh)
CN (1) CN101502191B (zh)
TW (1) TWI365688B (zh)
WO (1) WO2009050829A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
WO2010106839A1 (ja) * 2009-03-19 2010-09-23 株式会社村田製作所 回路基板及びマザー積層体
JP5589314B2 (ja) * 2009-06-25 2014-09-17 株式会社リコー 電子部品モジュールの製造方法
WO2011077918A1 (ja) 2009-12-24 2011-06-30 株式会社村田製作所 回路モジュール
CN103782665B (zh) * 2011-08-15 2017-04-26 艾思玛太阳能技术股份公司 在电路板的支持物中包括电容器的电子设备及其生产方法
CN103096646B (zh) * 2011-10-31 2016-01-20 健鼎（无锡）电子有限公司 内埋元件的多层基板的制造方法
US20140070404A1 (en) * 2012-09-12 2014-03-13 Shing-Ren Sheu Semiconductor package structure and interposer therefor
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
CN106031316B (zh) * 2014-02-21 2019-06-28 三井金属矿业株式会社 内置电容器层形成用覆铜层压板、多层印刷线路板以及多层印刷线路板的制造方法
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US9659850B2 (en) * 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
CN104900406B (zh) * 2015-06-01 2017-10-10 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
CN111128993A (zh) 2019-12-18 2020-05-08 台达电子企业管理（上海）有限公司 基板及其所适用的制造方法及功率模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321411A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
CN1925721A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、陶瓷电容器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818734B2 (ja) * 1981-01-19 1983-04-14 松下電子工業株式会社 カラ−受像管用シャドウマスク構体の製造方法
US4555746A (en) * 1983-01-12 1985-11-26 Matsushita Electric Industrial Co., Ltd. Organic chip capacitor
JPS59127829A (ja) * 1983-01-12 1984-07-23 松下電器産業株式会社 チツプ状フイルムコンデンサ−
JP3853565B2 (ja) 2000-04-14 2006-12-06 松下電器産業株式会社 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置
JP3775414B2 (ja) * 2001-06-08 2006-05-17 松下電器産業株式会社 積層フィルムコンデンサとその製造方法
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP3956851B2 (ja) 2003-01-21 2007-08-08 凸版印刷株式会社 受動素子内蔵基板及びその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP4700332B2 (ja) 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP2005286233A (ja) * 2004-03-30 2005-10-13 Tdk Corp 薄膜コンデンサ及びその製造方法
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP4339781B2 (ja) * 2004-12-09 2009-10-07 日本特殊陶業株式会社 配線基板
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
JP4591100B2 (ja) * 2005-02-03 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
JP4671829B2 (ja) 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
JP5089880B2 (ja) * 2005-11-30 2012-12-05 日本特殊陶業株式会社 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
JP4964481B2 (ja) * 2006-03-24 2012-06-27 日本特殊陶業株式会社 配線基板
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321411A (zh) * 1999-09-02 2001-11-07 伊比登株式会社 印刷布线板及其制造方法
CN1925721A (zh) * 2005-09-01 2007-03-07 日本特殊陶业株式会社 布线基板、陶瓷电容器

Also Published As

Publication number Publication date
TWI365688B (en) 2012-06-01
WO2009050829A1 (ja) 2009-04-23
EP2091311B1 (en) 2013-03-06
EP2091311A1 (en) 2009-08-19
JP4773531B2 (ja) 2011-09-14
EP2217045A1 (en) 2010-08-11
JPWO2009050829A1 (ja) 2011-02-24
US8148645B2 (en) 2012-04-03
TW200920196A (en) 2009-05-01
US20090266594A1 (en) 2009-10-29
KR20090086023A (ko) 2009-08-10
CN101502191A (zh) 2009-08-05
KR101085322B1 (ko) 2011-11-23
EP2091311A4 (en) 2010-01-20

Similar Documents

Publication Publication Date Title
CN101502191B (zh) 布线基板及其制造方法
US20100181285A1 (en) Method of manufacturing capacitor device
US8108990B2 (en) Method for manufacturing printed circuit board
CN102106198B (zh) 半导体装置及其制造方法
US7817440B2 (en) Multilayer printed wiring board
US7235745B2 (en) Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US7025607B1 (en) Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate
CN101827490B (zh) 多层印制线路板
US8115113B2 (en) Multilayer printed wiring board with a built-in capacitor
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
US9101070B2 (en) Method for manufacturing multilayer printed wiring board
JP2001028482A (ja) 多層配線基板およびその製造方法
JP2002151847A (ja) 配線基板およびその製造方法
JP2009004457A (ja) コンデンサ内蔵多層基板
JP2001244367A (ja) 電気素子内蔵配線基板
TW201116186A (en) Multi-layer printed circuit board
JP2001024092A (ja) パッケージ基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20161102

CF01 Termination of patent right due to non-payment of annual fee