KR101085322B1 - 배선 기판 및 그의 제조 방법 - Google Patents

배선 기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101085322B1
KR101085322B1 KR1020087028270A KR20087028270A KR101085322B1 KR 101085322 B1 KR101085322 B1 KR 101085322B1 KR 1020087028270 A KR1020087028270 A KR 1020087028270A KR 20087028270 A KR20087028270 A KR 20087028270A KR 101085322 B1 KR101085322 B1 KR 101085322B1
Authority
KR
South Korea
Prior art keywords
resin insulating
insulating layer
capacitor
electrode
via conductor
Prior art date
Application number
KR1020087028270A
Other languages
English (en)
Other versions
KR20090086023A (ko
Inventor
가즈히로 요시까와
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20090086023A publication Critical patent/KR20090086023A/ko
Application granted granted Critical
Publication of KR101085322B1 publication Critical patent/KR101085322B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

컨덴서(350)는 유전체층(330)과, 유전체층(300)을 사이에 두고 대향하는 제1 전극(310)과 제2 전극(320)으로 형성된다. 컨덴서 적층체(450)는 컨덴서(350)를 접착제(340)를 통하여 적층시킨다. 배선 기판(900)은 컨덴서 적층체(450)를 내장하는 제1 수지 절연층(200a)과, 제1 전극(310)끼리를 전기적으로 접속하는 제1 비아 도체(411)와, 제2 전극(320)끼리를 전기적으로 접속하는 제2 비아 도체(412)와, 제1 비아 도체(411)와 전기적으로 접속되어 있는 제1 외부 단자(427P)와, 제2 비아 도체(412)와 전기적으로 접속되어 있는 제2 외부 단자(427G)를 갖는다. 제1 전극(310)과 제2 전극(320)은 전극의 면 방향으로 서로 어긋나게 배치된다.
배선 기판, 컨덴서 적층체, 수지 절연층, 도체 패턴, 개구부, 비아 도체

Description

배선 기판 및 그의 제조 방법{WIRING SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 컨덴서를 내장한 배선 기판 및 그의 제조 방법에 관한 것이다.
전자 기기의 소형화의 요구에 수반하여, 전자 기기를 구성하는 전자 부품의 실장 효율을 높이는 것이 요망되고 있다. 그 때문에, 실장 효율을 높이기 위해, 컨덴서를 내장한 배선 기판이 하기 특허 문헌 1에 개시되어 있다.
그러나, 이 공보에 개시된 배선 기판에서는, 배선 기판에 내장된 컨덴서의 고용량화와 절연 저항의 확보를 양립시키는 것은 곤란하다.
왜냐하면, 컨덴서를 고용량화하고자 하면, 컨덴서의 유전체층을 얇게 하게 되는데, 유전체층을 얇게 하면, 컨덴서의 절연 저항이 저하된다. 한편, 컨덴서의 절연 저항을 확보하고자 하면, 유전체층을 두껍게 하게 되는데, 이것으로는 컨덴서의 용량을 크게 할 수 없다.
또한, 유전체층과 전극을 번갈아 적층시켜 형성된 복수의 컨덴서를 내장하는 배선 기판이 하기 특허 문헌 2에 개시되어 있다. 이 공보에 개시된 배선 기판은 유전체층의 두께를 컨덴서의 절연 저항을 얻기 위해 필요한 두께로 하고, 복수의 컨덴서를 배치함으로써, 전체로서의 용량을 크게 하고 있다.
단, 이 공보에 개시된 배선 기판에서는, 1개의 컨덴서에 결함이 있으면, 컨덴서 적층체 전체에 결함이 생긴다.
[특허 문헌 1] 일본 특허 공개 2005-191559호 공보
[특허 문헌 2] 일본 특허 공개 2004-228190호 공보
본 발명은 상기 문제점을 해결하는 것으로서, 고용량이며 절연 저항이 확보된 컨덴서를 내장한 배선 기판을 제공하는 것을 목적으로 한다. 또한, 컨덴서를 적층시킨 컨덴서 적층체를 내장하는 배선 기판의 수율을 확보하여, 고용량이며 절연 저항이 확보된 컨덴서를 내장한 배선 기판을 제공하는 것을 목적으로 한다. 또한, 본 발명은 그러한 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 따른 배선 기판은,
유전체층과, 상기 유전체층을 사이에 두고 대향하는 제1 전극 및 제2 전극으로 형성되는 컨덴서를, 접착제를 통하여 적층시켜 형성되는 컨덴서 적층체와,
상기 컨덴서 적층체를 내장하는 제1 수지 절연층과,
상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와,
상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체와,
상기 제1 비아 도체와 전기적으로 접속되어 있는 제1 외부 단자와,
상기 제2 비아 도체와 전기적으로 접속되어 있는 제2 외부 단자를 갖는 것을 특징으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제2 관점에 따른 배선 기판은,
적어도 최하층의 수지 절연층과 최상층의 수지 절연층을 갖는 복수의 수지 절연층과,
상기 수지 절연층의 사이에 형성되어 있는 복수의 도체 회로와,
상기 복수의 수지 절연층 중 1개의 수지 절연층에 매설되어 있고, 유전체층과, 상기 유전체층을 사이에 두고 대향하는 제1 전극과 제2 전극으로 형성되는 컨덴서를, 접착제를 통하여 적층시켜 형성되는 컨덴서 적층체와,
상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와,
상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체와,
상기 최하층의 수지 절연층에 형성되어 있고, 상기 제1 비아 도체와 전기적으로 접속되어 있는 제1 외부 단자와 상기 제2 비아 도체와 전기적으로 접속되어 있는 제2 외부 단자로 이루어지는 제1 외부 접속 단자와,
상기 최상층의 수지 절연층에 형성되어 있고, 상기 제1 비아 도체와 전기적으로 접속되어 있는 제3 외부 단자와 상기 제2 비아 도체와 전기적으로 접속되어 있는 제4 외부 단자로 이루어지는 제2 외부 접속 단자를 갖고,
상기 제1 외부 접속 단자는 상기 최하층의 수지 절연층에 매설됨과 함께, 상기 제1 외부 접속 단자의 외부 단자면은 상기 최하층의 수지 절연층의 제1 면과 대략 동일 평면에 위치하고 있고,
상기 제2 외부 접속 단자는 상기 최상층의 수지 절연층 위에 형성되어 있는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해, 본 발명의 제3 관점에 따른 배선 기판의 제조 방법은,
유전체층과, 상기 유전체층을 사이에 두고 대향하는 제1 전극 및 제2 전극을 갖는 컨덴서를 작성하는 컨덴서 작성 공정과,
상기 컨덴서를, 접착제를 통하여 적층시킴으로써 컨덴서 적층체를 작성하는 컨덴서 적층체 작성 공정과,
베이스 기판 위에 제1 수지 절연층을 적층시키는 적층 공정과,
상기 제1 수지 절연층에 상기 컨덴서 적층체를 매설시키는 매설 공정과,
상기 컨덴서 적층체에, 상기 제1 전극끼리를 관통하는 관통 구멍과, 상기 제2 전극끼리를 관통하는 관통 구멍을 형성하는 관통 구멍 형성 공정과,
상기 관통 구멍에 금속 도체를 충전시킴으로써, 상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와, 상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체를 작성하는 비아 도체 작성 공정과,
상기 제1 비아 도체와 전기적으로 접속되어 있는 제1 외부 단자와, 상기 제2 비아 도체와 전기적으로 접속되어 있는 제2 외부 단자를 작성하는 외부 단자 작성 공정을 갖는 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위해, 본 발명의 제4 관점에 따른 배선 기판의 제조 방법은,
유전체층과, 상기 유전체층을 사이에 두고 대향하는 제1 전극과 제2 전극을 갖는 컨덴서를 작성하는 컨덴서 작성 공정과,
상기 컨덴서를, 접착제를 통하여 적층시킴으로써 컨덴서 적층체를 작성하는 컨덴서 적층체 작성 공정과,
지지판 위에 제1 외부 단자와 제2 외부 단자를 갖는 제1 외부 접속 단자를 형성하는 제1 외부 접속 단자 형성 공정과,
상기 제1 외부 접속 단자와 지지판 위에 복수의 수지 절연층과 복수의 도체 회로를 번갈아 적층시키는 빌드업 공정과,
상기 복수의 수지 절연층 중 1개의 수지 절연층에 상기 컨덴서 적층체를 매설시키는 매설 공정과,
상기 컨덴서 적층체에, 상기 제1 전극 혹은 상기 제2 전극끼리를 관통하는 관통 구멍을 형성하는 관통 구멍 형성 공정과,
상기 관통 구멍에 금속 도체를 충전시킴으로써, 상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와, 상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체를 작성하는 비아 도체 작성 공정과,
상기 복수의 수지 절연층 중, 상기 지지판과는 반대측에 위치하는 최상층의 수지 절연층 위에 제3 외부 단자와 제4 외부 단자를 갖는 제2 외부 접속 단자를 형성하는 제2 외부 접속 단자 형성 공정과,
상기 지지판을 제거하는 지지판 제거 공정을 갖고,
상기 제1 외부 단자와 상기 제3 외부 단자는 상기 제1 비아 도체와 전기적으로 접속되어 있고, 상기 제2 외부 단자와 상기 제4 외부 단자는 상기 제2 비아 도체와 전기적으로 접속되어 있는 것을 특징으로 한다.
<발명의 효과>
본 발명에 의하면, 고용량이며 절연 저항이 확보된 컨덴서를 내장한 배선 기판을 얻을 수 있다.
도 1은 본 발명의 제1 실시 형태에 따른 배선 기판의 단면도.
도 2a는 제1 전극과 유전체층과 제2 전극을 적층시키는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2b는 제1 전극과 제2 전극의 위치를 어긋나게 하는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2c는 컨덴서를 적층시켜 컨덴서 적층체를 작성하는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2d는 접착제를 개재시켜 컨덴서를 적층시킨 컨덴서 적층체를 나타내는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2e는 베이스 기판 위에 수지 절연층을 적층시키는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2f는 수지 절연층에 컨덴서 적층체를 매설시키는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2g는 컨덴서 적층체가 매설된 수지 절연층을 나타내는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2h는 수지 절연층에 컨덴서 적층체를 적층시키는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2i는 수지 절연층에 제2 수지 절연층을 더 적층시키는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2j는 컨덴서 적층체에 비아 도체를 위한 관통 구멍을 형성하는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2k는 실시 형태 1에 따른 배선 기판의 컨덴서 적층체를 상면으로부터 설명하는 도면.
도 2l은 실시 형태 1에 따른 배선 기판의 컨덴서 적층체를 상면으로부터 설명하는 도면.
도 2m은 제2 수지 절연층에 도체 패턴을 형성하는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2n은 제3 수지 절연층을 더 적층시키는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2o는 제3 수지 절연층에 도체 패턴을 형성하는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2p는 솔더 레지스트에 복수의 개구부를 형성하는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2q는 땜납 범프를 통하여 IC 칩이 실장되는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 2r은 베이스 기판의 하면에도 수지 절연층을 형성하는, 실시 형태 1에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 3은 본 발명의 제2 실시 형태에 따른 배선 기판의 단면도.
도 4a는 컨덴서 적층체에 비아 도체를 위한 관통 구멍을 형성하는, 실시 형태 2에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 4b는 컨덴서 적층체 및 수지 절연층의 상면에 도체 패턴을 형성하는, 실시 형태 2에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 4c는 제2 수지 절연층을 더 형성하는, 실시 형태 2에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 4d는 베이스 기판의 하면에도 수지 절연층을 형성하는, 실시 형태 2에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 5는 제1 전극 및 제2 전극의 개구부에 비아 도체가 형성되어 있는 컨덴서 적층체를 나타내는, 실시 형태 3에 따른 배선 기판의 단면도.
도 6a는 실시 형태 3에 따른 배선 기판의 컨덴서 적층체를 격자 형상으로 관통하는 비아 도체를 설명하는 도면.
도 6b는 실시 형태 3에 따른 배선 기판의 컨덴서 적층체를 지그재그 형상으로 관통하는 비아 도체를 설명하는 도면.
도 7a는 제1 전극과 유전체층과 제2 전극을 적층시키는, 실시 형태 3에 따른 배선 기판의 컨덴서 단체를 설명하는 도면.
도 7b는 제1 전극 및 제2 전극이 패터닝된, 실시 형태 3에 따른 배선 기판의 컨덴서 단체를 설명하는 도면.
도 7c는 실시 형태 3에 따른 배선 기판이 패터닝된 컨덴서를 제1 전극 측으 로부터 설명하는 평면도.
도 7d는 실시 형태 3에 따른 배선 기판이 패터닝된 컨덴서를 제2 전극 측으로부터 설명하는 평면도.
도 7e는 패터닝된 컨덴서를 적층시켜 컨덴서 적층체를 작성하는, 실시 형태 3에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 7f는 패터닝된 컨덴서를, 접착제를 개재시켜 적층시키는 컨덴서 적층체를 나타내는, 실시 형태 3에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 7g는 패터닝된 컨덴서를 적층시킨 컨덴서 적층체를 수지 절연층에 매설시키는, 실시 형태 3에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 7h는 패터닝된 컨덴서를 적층시킨 컨덴서 적층체에 관통 구멍을 형성하는, 실시 형태 3에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 7i는 패터닝된 컨덴서를 적층시킨 컨덴서 적층체에 비아 도체 및 도체 패턴을 형성하는, 실시 형태 3에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 8은 본 발명의 제4 실시 형태에 따른 배선 기판의 단면도.
도 9a는 실시 형태 4에 따른 배선 기판의 제조 공정에 있어서, 수지 절연층을 지지하는 지지판을 설명하는 도면.
도 9b는 실시 형태 4에 따른 배선 기판의 제조 공정에 있어서, 지지판 위에 도금 레지스트를 형성하는 공정을 설명하는 도면.
도 9c는 실시 형태 4에 따른 배선 기판의 제조 공정에 있어서, 지지판 위에 형성된 도금 레지스트에 복수의 개구부를 형성하는 공정을 설명하는 도면.
도 9d는 도금 레지스트의 개구부에 외부 단자를 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9e는 지지판 위에 제1 수지 절연층을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9f는 지지판 위에 형성된 제1 수지 절연층에 관통 구멍을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9g는 제1 수지 절연층의 상면에 도체 패턴을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9h는 제1 수지 절연층 위에 제2 수지 절연층을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9i는 제2 수지 절연층에 컨덴서 적층체를 매설시키는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9j는 컨덴서 적층체가 매설된 제2 수지 절연층을 설명하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9k는 컨덴서 적층체가 매설된 제2 수지 절연층에 관통 구멍을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9l은 제2 수지 절연층에 비아 도체 및 도체 패턴을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9m은 제2 수지 절연층 위에 제3 수지 절연층을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9n은 제3 수지 절연층에 관통 구멍을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9o는 제3 수지 절연층에 비아 도체 및 도체 패턴을 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9p는 제3 수지 절연층 위에 솔더 레지스트를 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9q는 솔더 레지스트에 형성된 복수의 개구부에 외부 단자를 형성하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 9r은 지지판을 에칭에 의해 제거하는, 실시 형태 4에 따른 배선 기판의 제조 공정을 설명하는 도면.
도 10은 본 발명의 실시 형태 4에 따른 배선 기판의 변형예를 나타내는 도면.
도 11은 베이스 기판의 하방에 형성된 수지 절연층에도 컨덴서 적층체를 매설하는, 실시 형태 5에 따른 배선 기판의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 베이스 기판
200 : 수지 절연층
310 : 제1 전극
320 : 제2 전극
330 : 유전체층
340 : 접착제
350 : 컨덴서
411 : 비아 도체
412 : 비아 도체
413 : 비아 도체
414 : 비아 도체
421 : 도체 패턴
423 : 도체 패턴
425 : 도체 패턴
450 : 컨덴서 적층체
710 : 얼라인먼트 마크
720 : 얼라인먼트 마크
730 : 얼라인먼트 마크
900 : 본 발명에 따른 배선 기판
<발명을 실시하기 위한 최선의 형태>
<본 발명의 구체적인 일 실시 형태에서의 배선 기판의 제1 실시 형태>
이하, 도면을 참조하면서 본 발명의 실시 형태에 대해서 설명한다.
도 1에 도시한 바와 같이, 본 실시 형태에 따른 배선 기판(900)은, 제1 수지 절연층(200a)과, 제1 수지 절연층(200a)을 지지하는 베이스 기판(100)과, 제1 수지 절연층(200a)에 매설된 컨덴서 적층체(450)를 갖는다.
제1 수지 절연층(200a)의 위에는 제2 수지 절연층(200b)이 형성되어 있다. 제2 수지 절연층(200b)의 위에는 제3 수지 절연층(200c)이 형성되어 있다.
컨덴서 적층체(450)의 상면은 제1 수지 절연층(200a)의 상면에 있고, 컨덴서 적층체(450)의 상면과 제1 수지 절연층(200a)의 상면은 동일한 면으로 되어 있다.
컨덴서 적층체(450)는 컨덴서(350a, 350b, 350c)를 접착제(340)를 통하여 적층시킨 것이다. 접착제(340)는 절연성 수지이며, 예를 들면 에폭시 수지이다.
컨덴서 적층체(450)의 두께는, 예를 들면 30㎛∼100㎛이다. 100㎛보다도 두꺼우면 컨덴서 적층체(450)를 제1 수지 절연층(200a)에 매몰시키는 것이 곤란해질 우려가 있기 때문이고, 한편, 30㎛보다도 얇으면 구조가 지나치게 미세해져 배선 기판(900)의 제조 효율을 저해할 가능성이 있을 수 있기 때문이다.
컨덴서(350a, 350b, 350c)는 각각 유전체층(330)과, 평판 형상의 제1 전극(310)과, 제2 전극(320)을 갖는다. 제1 전극(310)과 제2 전극(320)은 동일 사이즈의 직방체의 평판 도체로 형성된다. 제1 전극(310)과 제2 전극(320)은 서로 전극의 평면 방향으로 소정 거리 시프트되어 있으며, 일부에 있어서 겹쳐 있다. 제1 전극(310)과 제2 전극(320)은, 예를 들면 길이 0.2㎜∼8㎜, 폭 0.1㎜∼8㎜, 두께 3㎛∼15㎛이다. 제1 전극(310)과 제2 전극(320)은 구리로 형성되어 있다.
유전체층(330)의 두께는 예를 들면 0.5㎛∼10㎛이다. 유전체층(330)의 두께를 0.5㎛보다도 작게 하면 컨덴서의 절연 저항이 나빠질 가능성이 있기 때문이고, 한편, 10㎛보다도 크게 하면 컨덴서의 고용량화를 만족할 수 있는 값으로 되지 않을 우려가 있기 때문이다.
컨덴서(350)끼리의 거리, 예를 들면 컨덴서(350a)의 제2 전극(320)과 컨덴서(350b)의 제1 전극(310)의 거리(즉, 접착제(340)가 형성하는 접착제층의 두께)는, 예를 들면 2∼12㎛이다. 2㎛보다도 작으면 컨덴서(350) 사이에 충전되는 접착제(340)의 양이 불충분해져, 컨덴서(350)끼리의 접착력이 약해질 가능성이 있기 때문이다. 또한, 접착제(340)의 두께가 얇으면, 컨덴서 사이(350a와 350b 사이나 350b와 350c 사이)에서 절연 저항이 작아질 가능성이 있기 때문이다. 한편, 12㎛보다도 커지면, 컨덴서 적층체(450)의 두께가 증대함으로써 배선 기판(900)의 미세한 배선 구조를 저해할 우려가 있기 때문이다.
유전체층(330)은 세라믹제의 유전체층이다. 유전체층(330)은, 예를 들면 티탄산 바륨(BaTiO3)으로 형성된다. 또한, 유전체층(330)에는, 열가소성 수지 혹은 열경화성 수지에 유전성 필러를 함유하는 것을 이용할 수 있다. 열가소성 수지는 예를 들면 폴리에스테르, 열경화성 수지는 예를 들면 페놀 수지를 사용할 수 있다. 유전성 필러는 예를 들면 티탄산 스트론튬(SrTiO3)으로 형성된다.
비아 도체(411)가 컨덴서(350a, 350b, 350c)의 각각의 제1 전극(310)끼리를 전기적으로 접속하고 있다. 또한, 비아 도체(412)가 컨덴서(350a, 350b, 350c)의 각각의 제2 전극(320)끼리를 전기적으로 접속하고 있다.
베이스 기판(100)의 위에는 복수의 도체 패턴(도체 회로)(421(421P, 421G, 421S))이 형성되고, 제2 수지 절연층(200b)의 위에는 복수의 도체 패턴(423(423P, 423G, 423S))이 형성되어 있다. 제3 수지 절연층(200c)의 위에는 복수의 도체 패 턴(425(425P, 425G, 425S))이 형성되어 있다.
그리고, 비아 도체(411)는 도체 패턴(421P)과 도체 패턴(423P)을 전기적으로 접속하고 있다. 비아 도체(412)는 도체 패턴(421G)과 도체 패턴(423G)을 전기적으로 접속하고 있다. 비아 도체(412)에 접속되어 있는 도체 패턴(423G)은 그라운드 라인에 접속되고, 비아 도체(411)에 접속되어 있는 도체 패턴(423P)은 전원 라인에 접속된다. 비아 도체(441P)는 도체 패턴(423P)과 도체 패턴(425P)을 전기적으로 접속하고 있다. 비아 도체(441G)는 도체 패턴(423G)과 도체 패턴(425G)을 전기적으로 접속하고 있다.
베이스 기판(100)의 두께는 200㎛∼800㎛이다. 베이스 기판(100)은, 예를 들면 글래스 에폭시 수지로 구성된다. 글래스 에폭시 수지는 글래스 필러가 첨가된 에폭시 수지를 글래스 클로스에 함침시킨 것이다(글래스 에폭시 기판).
제1 수지 절연층(200a), 제2 수지 절연층(200b), 제3 수지 절연층(200c)의 두께는, 예를 들면 40㎛∼120㎛이다. 수지 절연층(200a, 200b, 200c)은, 예를 들면 에폭시 수지 등의 열경화성 수지로 구성된다. 수지 절연층(200a, 200b, 200c)은 글래스, 알루미나, 탄산 바륨 등의 무기 입자와 열경화성 수지로 되어 있어도 된다. 글래스 에폭시 기판에서, 글래스 클로스가 2매 겹쳐진 글래스 에폭시 기판이어도 된다.
배선 기판(900)은, 예를 들면 전기 신호를 도체 패턴(421S) 등을 통하여 전달하는 등의 각종 전기 신호 처리를 행할 수 있다.
또한, 배선 기판(900)은 컨덴서 적층체(450)가 제1 수지 절연층(200a) 내에 형성되어 있기 때문에, 공간 절약화를 달성하면서, 노이즈를 디커플링할 수 있다.
또한, 배선 기판(900)에 실장되는 IC 칩의 근방에 컨덴서를 형성할 수 있기 때문에, IC에의 전원 공급의 지연을 방지할 수 있다.
또한, 제1 수지 절연층(200a)에 내장된 컨덴서 적층체(450)는 컨덴서(350)를 적층시킨 것이다. 그 때문에, 각 컨덴서(350)의 유전체층(330)의 두께를 소정의 두께로 유지함으로써, 각 컨덴서(350)의 절연 저항값을 일정 정도로 유지하면서, 또한, 복수의 컨덴서(350)를 적층시키고 있기 때문에 컨덴서 적층체(450) 전체적으로 컨덴서 용량의 증대화를 달성할 수 있다. 따라서, 컨덴서 용량의 고용량화와 컨덴서의 고절연성화를 양립시킬 수 있다.
또한, 평판 형상의 제1 전극(310)과, 제1 전극(310)으로부터 전극의 면 방향으로 시프트된 위치에 있는 제2 전극(320)과, 유전체층(330)에 의해 컨덴서(350)를 형성하고 있다. 이와 같이, 각 컨덴서(350)의 제1 전극(310)과 제2 전극(320)을 어긋나게 하여 번갈아 형성하고 있기 때문에, 각 컨덴서(350a, 350b, 350c)의 제1 전극(310)끼리를 전기적으로 접속하는 비아 도체(411)와 제2 전극(320)끼리를 전기적으로 접속하는 비아 도체(412)를 형성하는 것이 용이해진다. 따라서, 제1 전극(310)과 제2 전극(320)이 대향하고 있는 영역에 비아 도체를 형성하지 않아도 되기 때문에, 전극 면적을 크게 할 수 있어 컨덴서의 고용량화를 달성할 수 있다. 더 나아가서는, 컨덴서의 전극을 관통하는 비아 도체의 수를 적게 할 수 있기 때문에, 비아 도체의 열팽창에 기인하는 유전체층에의 크랙 발생을 최대한 억제할 수 있다.
또한, 컨덴서 적층체(450)는 컨덴서(350)를 적층시켜 형성된다. 그 때문에, 컨덴서 적층체(450)를 형성함에 있어서, 미리 각 컨덴서(350)의 절연 저항값을 검사하고, 절연 저항이 양호한 양품의 컨덴서(350)만을 선별하여 적층시킬 수 있다. 따라서, 컨덴서 적층체(450) 전체적으로도 양품의 것을 얻을 수 있어, 컨덴서 적층체(450)의 절연 신뢰성을 확보할 수 있다. 만약, 전극과 유전체층을 번갈아 적층시킴으로써 컨덴서 적층체를 형성하면, 미리 각 컨덴서부의 절연 저항이 양호한지 검사하는 것은 곤란하다. 그 때문에, 컨덴서 적층체의 절연 신뢰성을 제조 단계에서 확보하는 것은 곤란하다.
그리고, 수지 절연층(200a)에 내장된 컨덴서 적층체(450)는 컨덴서(350)를 수지 등의 접착제(340)를 개재시켜 적층시키고 있다. 접착제(340)에 사용되는 수지의 열팽창 계수와 수지 절연층(200a)의 열팽창 계수는 동일한 값의 재료를 사용하는 것도 가능하며, 그 때문에 컨덴서 적층체(450) 전체의 열팽창 계수는 수지 절연층(200a)의 열팽창 계수에 근접시킬 수 있다. 따라서, 컨덴서 적층체(450)에 열이 가해졌다고 하여도, 수지 절연층(200a)과 컨덴서 적층체(450)의 계면에서 균열이 발생할 가능성은 낮다. 그 때문에, 유전체층(330)에 크랙이 생기기 어렵다.
<본 발명의 제1 실시 형태에 따른 배선 기판의 제조 방법>
우선, 두께 5㎛의 구리로 이루어지는 제1 전극(310)에, BaTiO3으로 이루어지는 고유전체 재료를 닥터 블레이드 등의 인쇄기를 이용하여, 두께 5∼10㎛의 박막 형상으로 인쇄하여 미소성층을 형성한다. 또한, 더 얇은 유전체층(0.5∼5㎛)을 형 성하기 위해서는 후술하는 졸겔법이나 스퍼터링법 등을 이용할 수 있다.
다음으로, 미소성층을 진공 중 또는 N2 가스 등의 비산화 분위기에서 600∼950℃의 온도 범위로 소성하여 유전체층(330)으로 한다. 그 후, 스퍼터 등의 진공 증착 장치를 이용하여 유전체층(330)의 위에 구리로 이루어지는 금속층을 형성하고, 또한 이 금속층 위에 전해 도금 등에 의해 구리를 5㎛ 정도 더함으로써, 제2 전극(320)을 형성한다. 이와 같이 하여, 도 2a에 도시한 바와 같이, BaTiO3으로 형성되는 유전체층(330)을, 구리로 형성된 제1 전극(310)과 제2 전극(320)의 사이에 끼우는 컨덴서가 얻어진다.
다음으로, 도 2b에 도시한 바와 같이, 염화제2구리 에칭 용액을 이용하여 에칭 처리에 의해 제1 전극(310) 및 제2 전극(320)의 필요 부분 이외를 제거함으로써, 제1 전극(310)과 제2 전극(320)을 면 방향(즉, 수평 방향)으로 어긋난 위치로 되도록 형성하여 컨덴서(350)의 단체를 형성한다. 이러한 경우, 유전체층(330)의 상하에 있는 제1 전극(310)과 제2 전극(320)의 겹침은 0.4∼1.0㎠ 정도이도록, 제1 전극(310)과 제2 전극(320)을 수평 방향으로 어긋나게 한다. 또한, 에칭 처리에 의해, 제1 전극(310)에 얼라인먼트 마크(710)를 형성하고, 또한, 제2 전극(320)에 얼라인먼트 마크(720)를 형성한다.
다음으로, 도 2c에 도시한 바와 같이, 컨덴서(350a, 350b, 350c)를 연직 방향으로 3개 적층시킨다. 컨덴서(350a, 350b, 350c)를 적층시킬 때에는, 컨덴서(350)끼리의 사이에 접착제로서의 에폭시 수지를 개재시킨다. 단체의 컨덴 서(350a, 350b, 350c)끼리는, 각 컨덴서에 형성되어 있는 얼라인먼트 마크(710) 또는 얼라인먼트 마크(720)를 기준으로 하여 위치 맞춤이 이루어진다.
그리고, 도 2d에 도시한 바와 같이, 3개의 컨덴서(350a, 350b, 350c)를 각각의 컨덴서의 사이에 접착제(340)를 개재시킨 상태에서 컨덴서 적층체(450)를 얻는다.
다음으로, 도 2e에 도시한 바와 같이, 얼라인먼트 마크(730)가 형성되어 있는 베이스 기판(코어 기판)(100) 위에, 진공 라미네이터를 이용하여 열경화성의 수지 필름을 온도 50∼170℃, 압력 0.4∼1.5㎫이라는 라미네이트 조건으로 점착시킨다. 베이스 기판(100) 위에는 도체 패턴(421(421P, 421G, 421S))이 형성되어 있다. 베이스 기판(100)은 두께 0.6㎜의 글래스 에폭시 기판이다. 점착시킬 때의 열경화성의 수지 필름은 반경화 상태이지만, 경화시킴으로써 제1 수지 절연층(하층의 수지 절연층)(200a)으로 된다. 수지 필름으로서는 예를 들면 아지노모토사 제조의 ABF-45SH를 2매 이용할 수 있다.
다음으로, 도 2f에 도시한 바와 같이, 컨덴서 적층체(450)를 반경화 상태의 제1 수지 절연층(200a) 위에 위치 맞춤하여 적층시킨다. 양자의 위치 맞춤은, 컨덴서 적층체(450) 중 컨덴서(350a)에 있는 얼라인먼트 마크(710)와, 베이스 기판(100)의 얼라인먼트 마크(730)를 카메라로 인식하여 행한다. 혹은, 컨덴서 적층체(450) 중 컨덴서(350c)에 있는 얼라인먼트 마크(720)와, 베이스 기판(100)의 얼라인먼트 마크(730)를 카메라로 인식하여 행한다. 얼라인먼트 마크(710)와 얼라인먼트 마크(720)는 어느 한쪽만이 형성되어 있어도 되고, 또한 모두 형성되어 있어 도 된다.
그 후, 도 2g에 도시한 바와 같이, 0.4㎫, 170℃, 2시간의 프레스 조건으로 진공 프레스하여, 컨덴서 적층체(450)를 제1 수지 절연층(200a)에 매설시킴과 함께, 제1 수지 절연층(200a)을 경화시킨다. 컨덴서 적층체(450)는, 컨덴서 적층체(450)의 상면과 제1 수지 절연층(200a)의 상면이 동일한 면으로 되도록 제1 수지 절연층(200a)에 매설된다.
또한, 컨덴서 적층체는, 도 2h에 도시한 바와 같이, 컨덴서(350c)의 일부를 매설시킨 상태에서 제1 수지 절연층(200a)에 적층시키는 것도 가능하다. 이러한 경우에도, 컨덴서 적층체(450)의 컨덴서(350c)에 형성된 얼라인먼트 마크(720) 혹은 컨덴서(350a)에 형성된 얼라인먼트 마크(710)와, 베이스 기판(100) 위에 형성된 얼라인먼트 마크(730)를, 컨덴서 적층체(450)와 제1 수지 절연층(200a)의 위치 맞춤을 위한 표지로 한다.
다음으로, 도 2i에 도시한 바와 같이, 제1 수지 절연층(200a) 및 컨덴서 적층체(450) 위에 진공 라미네이터를 이용하여 수지 필름을 온도 50∼170℃, 압력 0.4∼1.5㎫이라는 라미네이트 조건으로 점착시킨다. 수지 필름은 예를 들면 아지노모토사 제조의 ABF-45SH를 이용할 수 있다. 그 후, 170℃에서 2시간 열처리함으로써 수지 필름은 경화되어 제2 수지 절연층(상층의 수지 절연층)(200b)을 형성한다.
다음으로, 도 2j에 도시한 바와 같이, 탄산 가스 레이저에 의해, 제2 수지 절연층(200b), 제1 수지 절연층(200a) 및 컨덴서 적층체(450)를 관통하고, 베이스 기판(100) 위의 도체 패턴(421)(전원용 도체 패턴(421P), 그라운드용 도체 패턴(421G), 신호용 도체 패턴(421S))에 도달하는 관통 구멍(470(470P, 470G, 470S))을 형성한다.
관통 구멍(470P)은 전원용 도체 패턴(421P)에 도달하는 전원용 관통 구멍이다. 관통 구멍(470G)은 그라운드용 도체 패턴(421G)에 도달하는 그라운드용 관통 구멍이다. 관통 구멍(470(470P, 470G, 470S))의 직경은 20∼100㎛이다. 또한, 관통 구멍(470(470P, 470G, 470S))은 탄산 가스 레이저가 아니라, 드릴로 형성하는 것도 가능하다. 여기서, 관통 구멍(470(470P, 470G, 470S))의 위치는, 베이스 기판(100)의 얼라인먼트 마크(730), 컨덴서 적층체(450)에서의 컨덴서(350a)의 얼라인먼트 마크(710), 컨덴서 적층체(450)에서의 컨덴서(350c)의 얼라인먼트 마크(720) 중 어느 하나를 카메라 또는 X선으로 인식하여 결정된다.
평면도인 도 2k 및 도 2l에 도시된 바와 같이, 제1 전극(310)과 제2 전극(320)의 겹침 부분에서 컨덴서가 형성된다. 도 2k에 도시한 바와 같이, 제1 전극(310)과 제2 전극(320)은 횡방향으로만 어긋나 있는 것도 가능하고, 또한 도 2l에 도시한 바와 같이, 제1 전극(310)과 제2 전극(320)은 횡방향 및 종방향으로 어긋나 있는 것도 가능하다. 또한, 제1 전극(310)과 제2 전극(320)이 겹쳐 있는 부분은 사선으로 나타내고 있다. 제1 전극(310)과 제2 전극(320)은 서로 면 방향으로 평행하게 어긋나 있어, 겹쳐 있지 않은 부분이 존재하고 있다. 겹치지 않은 부분에 관통 구멍(470P, 470G)이 형성되어 있다. 이와 같이, 제1 전극(310)과 제2 전극(320)이 대향하는 부분에는 관통 구멍(470P, 470G)이 형성되어 있지 않기 때문 에, 제1 전극(310)과 제2 전극(320)이 대향하는 면적을 크게 할 수 있다. 전원용 관통 구멍(470P)은 제1 전극(310)(전원용 전극)과 접하고 있지만, 제2 전극(320)(그라운드용 전극)과는 접하고 있지 않다. 그라운드용 관통 구멍(470G)은 제2 전극(320)과 접하고 있지만, 제1 전극(310)과는 접하고 있지 않다.
도 2j에 도시한 바와 같이, 관통 구멍(470P, 470G) 이외에 신호용 도체 패턴에 도달하는 신호용 관통 구멍(470S)이 형성된다. 신호용 관통 구멍(470S)은 컨덴서 적층체(450)가 존재하지 않는 영역에 형성된다.
다음으로, 제2 수지 절연층(200b)의 표면에 촉매에 의한 표면 처리를 행한다.
다음으로, 제2 수지 절연층(200b)의 표면과 관통 구멍(470P, 470G, 470S)의 내벽면에 무전해 도금막(무전해 구리 도금막)을 형성한다. 그 후, 무전해 도금막 위에 전해 도금막(전해 구리 도금막)을 형성한다. 이어서, 전해 도금막 위에 에칭 레지스트를 형성한다. 그 후, 노광ㆍ현상 공정을 거쳐 에칭 레지스트를 패턴화한다. 또한, 이와 같이 수지층 위의 패턴을 형성하는 부분 및 관통 구멍 도금을 보호하는 부분을 레지스트로 덮는 포토리소그래피 수법은 텐팅법이라 불린다. 그리고, 에칭 레지스트가 형성되어 있지 않은 부분의 전해 도금막과 무전해 도금막을 에칭 제거함으로써, 도 2m에 도시한 바와 같이, 도체 패턴(423)(전원용 도체 패턴(423P), 그라운드용 도체 패턴(423G), 신호용 도체 패턴(423S))과 비아 도체(411, 412, 413)를 형성한다.
비아 도체(411)는 전원용 비아 도체이며, 도 2m에 도시한 바와 같이, 컨덴 서(350a), 컨덴서(350b), 컨덴서(350c)의 제1 전극(310)끼리를 전기적으로 접속하고 있다. 또한, 비아 도체(412)는 그라운드용 비아 도체이며, 도 2m에 도시한 바와 같이, 컨덴서(350a), 컨덴서(350b), 컨덴서(350c)의 제2 전극(320)끼리를 전기적으로 접속하고 있다.
전원용 비아 도체(411)는, 베이스 기판(100) 위의 전원용 도체 패턴(421P)과 제2 수지 절연층(200b) 위의 전원용 도체 패턴(423P)을 접속하고 있다. 또한, 그라운드용 비아 도체(412)는, 베이스 기판(100) 위의 그라운드용 도체 패턴(421G)과 제2 수지 절연층(200b) 위의 그라운드용 도체 패턴(423G)을 접속하고 있다.
다음으로, 도 2n에 도시한 바와 같이, 제2 수지 절연층(200b)과 도체 패턴(423(423P, 423G, 423S)) 위에 제3 수지 절연층(200c)을 형성한다. 제3 수지 절연층(200c)의 재질은 제2 수지 절연층(200b) 및 제1 수지 절연층(200a)과 동일하다.
다음으로, 제3 수지 절연층(200c)에 탄산 가스 레이저에 의해 관통 구멍을 형성한다. 또한, 관통 구멍은 드릴로 형성하는 것도 가능하다.
다음으로, 제3 수지 절연층(200c)의 표면에 촉매에 의한 표면 처리를 행한다. 촉매에 의한 표면 처리 후, 기판의 표면에 무전해 도금막을 형성한다. 그 후, 무전해 도금막 위에 도금 레지스트를 형성한다. 이어서, 도금 레지스트에 노광ㆍ현상 처리를 행하여 도금 레지스트를 패터닝한다. 그리고, 도금 레지스트의 비형성 영역에 전해 도금막을 형성한다. 도금 레지스트 박리 후, 전해 도금막 사이의 무전해 도금막을 제거함으로써, 도 2o에 도시한 바와 같이, 무전해 도금막과 그 무전해 도금막 위에 형성되어 있는 전해 도금막으로 이루어지는 최외의 도체 패턴(425)(최외의 전원용 도체 패턴(425P), 최외의 그라운드용 도체 패턴(425G), 최외의 신호용 도체 패턴(425S))을 형성한다.
다음으로, 제3 수지 절연층(200c)과 최외의 도체 패턴(425(425P, 425G, 425S)) 위에 솔더 레지스트(700)를 형성한다. 그 후, 도 2p에 도시한 바와 같이, 솔더 레지스트(700)에 도체 패턴(425(425P, 425G, 425S))의 일부를 노출시키는 개구부를 형성하여 패드(427)(전원용 패드(제1 외부 단자)(427P), 그라운드용 패드(제2 외부 단자)(427G), 신호용 패드(427S))를 형성한다. 개구부에 의해 노출되어 있는 부분이 패드(427(427P, 427G, 427S))로 된다.
도 2p에 도시한 바와 같이, 제1 전극(310)과 전원용 패드(427P)는 비아 도체(411)와 도체 패턴(423P)과 비아 도체(441P)를 통하여 접속되어 있다. 또한, 제2 전극(320)과 그라운드용 패드(427G)는 비아 도체(412)와 도체 패턴(423G)과 비아 도체(441G)를 통하여 접속되어 있다.
다음으로, 패드(427(427P, 427G, 427S)) 위에 내식성 있는 금속막을 형성하였다. 금속막으로서는, 예를 들면 Ni, Au, Pd, Ag, Pt 등으로 이루어지는 막을 형성할 수 있다. 본 실시 형태에서는, Ni막, Pd막, Au막의 순서로 형성한다. 또한, 금속막은 1층이어도 되고, 복수의 금속막으로 이루어져도 된다. 예를 들면, 패드 위에 Ni막, Au막의 순서로 형성할 수 있다.
다음으로, 금속막 위에 땜납 페이스트를 인쇄한다. 그 후, 리플로우하여 땜납 범프(429)를 형성함으로써, 도 1에 도시한 배선 기판(900)을 얻을 수 있다.
그리고, IC 칩(800)을 실장하는 경우는, 도 2q에 도시한 바와 같이, 땜납 범프(429)를 통하여 IC 칩(800)의 실장을 행한다.
또한, 본 실시 형태에서는 베이스 기판(100)의 한쪽 면에만 수지 절연층, 도체 패턴 및 비아 도체를 형성하고 있지만, 도 2r에 도시한 바와 같이, 베이스 기판(100)의 양면에 수지 절연층, 도체 패턴 및 비아 도체를 형성하는 것도 가능하다.
또한, 수지 절연층(200a, 200b, 200c)의 표면, 도체 패턴(421, 423, 425)의 표면, 제1 전극(310)의 표면, 제2 전극(320)의 표면은 조면화하는 것이 바람직하다. 또한，IC 칩(800)을 배선 기판(900)의 표면에 탑재할 때는, 컨덴서 적층체(450)와 IC 칩(800) 사이의 거리를 가깝게 하는 것이 바람직하다.
<본 발명의 구체적인 일 실시 형태에서의 배선 기판의 제2 실시 형태>
제1 실시 형태에서는, 수지 절연층(200)은 제1 수지 절연층(200a)과 제2 수지 절연층(200b)과 제3 수지 절연층(200c)에 의해 형성되었다. 제2 실시 형태에 따른 배선 기판(900)은, 도 3에 도시한 바와 같이, 제1 실시 형태와 달리, 수지 절연층(200)은 제1 수지 절연층(200a)과 제2 수지 절연층(200b)에 의해 형성된다.
또한, 컨덴서 적층체(450)의 최상층에 위치하는 전극은, 컨덴서(350a)의 제1 전극(310)과 그 제1 전극(310) 위의 전원용 도체 패턴(423P)이 일체로 되어 형성되어 있다. 그 때문에, 제2 실시 형태에 따른 배선 기판(900)에서는, 컨덴서 적층체(450)의 표층에 있는 전극의 두께가 제1 실시 형태에 따른 배선 기판(900)보다도 두껍다. 그 때문에, 컨덴서 적층체(450)의 강성이 증가한다. 따라서, 컨덴서 적 층체(450)의 유전체층에 크랙이 생기기 어려워진다.
도 3에 도시한 바와 같이, 전원용 패드(제1 외부 단자)(427P)와 각 컨덴서(350a, 350b, 350c)의 제1 전극(310)은, 비아 도체(441P)와 도체 패턴(423P)과 비아 도체(411)를 통하여 전기적으로 접속되어 있다. 그라운드용 패드(제2 외부 단자)(427G)와 각 컨덴서(350a, 350b, 350c)의 제2 전극(320)은, 비아 도체(441G)와 도체 패턴(423G)과 비아 도체(412)를 통하여 전기적으로 접속되어 있다.
제2 수지 절연층(200b)의 위에는 최외의 전원용 도체 패턴(425P)과, 최외의 그라운드용 도체 패턴(425G)과, 최외의 신호용 도체 패턴(425S)이 형성되어 있다.
솔더 레지스트(700)에, 도체 패턴(425(425P, 425G, 425S))의 일부를 노출시키는 개구부를 형성하여 패드(427)(전원용 패드(제1 외부 단자)(427P), 그라운드용 패드(제2 외부 단자)(427G), 신호용 패드(427S))가 형성되어 있다.
<본 발명의 제2 실시 형태에 따른 배선 기판의 제조 방법>
다음으로, 제2 실시 형태에 따른 배선 기판의 다른 제조 방법을 나타낸다.
우선, 도 2a부터 도 2g까지는 전술한 배선 기판의 제조 방법과 마찬가지이다.
다음으로, 도 2g까지의 공정에서 제조한 기판에, 도 4a에 도시한 바와 같이, 관통 구멍(470)(코어 기판 위의 전원용 도체 패턴에 도달하고 있는 관통 구멍(470P), 코어 기판 위의 그라운드용 도체 패턴에 도달하고 있는 관통 구멍(470G), 코어 기판 위의 신호용 도체 패턴에 도달하고 있는 관통 구멍(470S))을 형성한다. 제1 실시 형태에 따른 제조 방법에서는 제2 수지 절연층(200b)에도 동 시에 관통 구멍을 형성하였지만, 본 실시 형태에 따른 제조 방법에서는 컨덴서 적층체(450)와 제1 수지 절연층(200a)을 관통하는 관통 구멍을 형성할 뿐이기 때문에, 구멍 가공이 용이해져 수율이 향상된다. 그리고, 관통 구멍(470)을 형성한 제1 수지 절연층(200a)의 표면에 촉매에 의해 표면 처리를 행한다.
다음으로, 도 4b에 도시한 바와 같이, 텐팅법에 의해 그라운드용 비아 도체(412), 전원용 비아 도체(411), 신호용 비아 도체(413)와, 도체 패턴(423)(전원용 도체 패턴(423P), 그라운드용 도체 패턴(423G), 신호용 도체 패턴(423S))을 형성한다.
도 4b에 도시한 바와 같이, 컨덴서 적층체(450)의 최상층에 위치하는 전극은, 컨덴서(350a)의 제1 전극(310)과 그 제1 전극(310) 위의 전원용 도체 패턴(423P)이 일체로 되어 형성된다. 여기서, 컨덴서 적층체(450)의 최상층에 위치하는 전극이란, 실장되는 IC 칩(800)에 가까운 측에 위치하는 컨덴서 적층체(450)의 표층의 전극이다. 또한, 제1 전극(310) 위의 전원용 도체 패턴(423P)은, 무전해 도금막과 그 무전해 도금막 위의 전해 도금막으로 형성된다.
비아 도체(412)는 컨덴서(350a), 컨덴서(350b), 컨덴서(350c)의 제2 전극(320)끼리를 접속한다. 또한, 비아 도체(412)는 베이스 기판(100) 위의 그라운드용 도체 패턴(421G)과 제1 수지 절연층(200a) 위의 그라운드용 도체 패턴(423G)을 접속하고 있다.
비아 도체(411)는 컨덴서(350a), 컨덴서(350b), 컨덴서(350c)의 제1 전극(310)끼리를 접속한다. 또한, 비아 도체(411)는, 베이스 기판(100) 위의 전원용 도체 패턴(421P)과 제1 수지 절연층(200a) 위의 전원용 도체 패턴(423P)을 접속하고 있다.
다음으로, 도 4c에 도시한 바와 같이, 제1 수지 절연층(200a), 컨덴서 적층체(450) 및 도체 패턴(423(423P, 423G, 423S)) 위에 제2 수지 절연층(200b)을 형성한다. 그리고, 제2 수지 절연층(200b)에 관통 구멍을 형성한다. 그리고, 관통 구멍을 형성한 기판의 표면에 촉매에 의해 표면 처리를 행한다.
촉매에 의한 표면 처리 후, 기판의 표면에 무전해 도금막을 형성한다. 그 후, 무전해 도금막 위에 도금 레지스트를 형성한다. 이어서, 도금 레지스트에 노광ㆍ현상 처리를 행하여 도금 레지스트를 패터닝한다. 그리고, 도금 레지스트의 비형성 영역에 전해 도금막을 형성한다. 도금 레지스트 박리 후, 전해 도금막 사이의 무전해 도금막을 제거함으로써, 무전해 도금막과 무전해 도금막 위의 전해 도금막으로 이루어지는 도체 패턴(425(425P, 425G, 425S))을 형성한다. 이어서, 제1 실시 형태와 마찬가지로, 솔더 레지스트(700), 패드(427), 땜납 범프(429)를 형성함으로써 도 3에 도시한 배선 기판(900)이 얻어진다.
본 실시 형태에 따른 배선 기판의 제조 방법에 의하면, 제1 실시 형태에 비하여 수지 절연층을 1층 적게 제조할 수 있기 때문에 저렴한 비용으로 배선 기판(900)을 제조하는 것이 가능하다.
또한, 전술한 실시 형태에서는 베이스 기판(100)의 한쪽 면에만 수지 절연층, 도체 패턴 및 비아 도체를 형성하고 있지만, 도 4d에 도시한 바와 같이, 베이스 기판(100)의 양면에 수지 절연층, 도체 패턴 및 비아 도체를 형성하는 것도 가 능하다.
<본 발명의 구체적인 일 실시 형태에서의 배선 기판의 제3 실시 형태>
도 5에 본 발명의 제3 실시 형태를 나타낸다. 제3 실시 형태에서는, 제1 실시 형태와 달리, 제1 전극(310)과 제2 전극(320)은 전극의 면 방향으로 서로 어긋나 있지 않다. 그리고, 제1 전극(310)에는 복수의 제1 개구부(311)가 형성되고, 제2 전극(320)에는 복수의 제2 개구부(322)가 형성되어 있다.
그리고, 복수의 제1 비아 도체(411)가, 제2 개구부(322)를 제2 전극(320)에 비접촉으로 관통하면서 제1 전극(310)끼리를 전기적으로 접속한다. 또한, 복수의 제2 비아 도체(412)가, 제1 개구부(311)를 제1 전극(310)에 비접촉으로 관통하면서 제2 전극(320)끼리를 전기적으로 접속한다.
이와 같이, 복수의 제1 비아 도체(411) 및 복수의 제2 비아 도체(412)가 컨덴서 적층체(450)를 관통하고 있다. 그 때문에, 제3 실시 형태에 따른 배선 기판(900)에서는, 복수의 제1 비아 도체(411) 및 복수의 제2 비아 도체(412)가 접착제(340)의 변형을 억제하는 것이 가능해져, 컨덴서 적층체(450)의 내크랙성이 향상되기 쉽다.
즉, 각 컨덴서(350a, 350b, 350c)의 유전체층(330)과, 각 컨덴서(350a, 350b, 350c)를 접착시키고 있는 접착제(340)의 열팽창 계수가 상이한 경우, 컨덴서 적층체(450)가 온도 변화를 받으면, 유전체층(330)에 휨, 뒤틀림, 구부러짐 등의 힘이 가해진다. 이러한 힘을 받으면, 세라믹제의 유전체층(330)은 얇고 또한 약하기 때문에, 크랙이 생기기 쉽다. 그러나, 본 실시 형태에서는, 복수의 제1 비아 도체(411) 및 복수의 제2 비아 도체(412)가 컨덴서 적층체(450)를 관통함으로써 각 컨덴서(350a, 350b, 350c)를 물리적으로 연결하는 것을 막고 있기 때문에, 접착제(340)의 변형을 억제하는 것이 가능해진다. 그 때문에, 유전체층(330)에 작용하는 휨, 뒤틀림, 구부러짐 등의 힘이 작아진다.
도 6a, 도 6b에 도시한 바와 같이, 전원용 비아 도체(411)와 그라운드용 비아 도체(412)는 격자 형상 또는 지그재그 형상으로 배치되어 있는 것이 바람직하다. 인접하는 전원용 비아 도체(411) 사이의 간격은 대략 동일하다. 인접하는 그라운드용 비아 도체(412) 사이의 간격은 대략 동일하다.
<본 발명의 제3 실시 형태에 따른 배선 기판의 제조 방법>
우선, 도 7a에 도시한 바와 같이, 제1 전극(310)과, 제2 전극(320)과, 제1 전극(310) 및 제2 전극(320) 사이에 끼워진 유전체층(330)으로 이루어지는 컨덴서(350)를 작성한다. 컨덴서(350)의 작성은 실시 형태 1과 마찬가지로 행한다.
다음으로, 도 7b, 제1 전극(310) 측으로부터 컨덴서(350)를 보는 평면도인 도 7c, 및 제2 전극(320) 측으로부터 컨덴서(350)를 보는 평면도인 도 7d에 도시한 바와 같이, 제1 전극(310)과 제2 전극(320)을 패터닝한다. 이 때, 동시에 얼라인먼트 마크(710, 720)도 형성한다.
제1 전극(310)에는 개구부(311)가 형성되어 있고, 그 개구부(311) 내에 그라운드용 비아 도체(412)가 형성된다. 제1 전극(310)과 그라운드용 비아 도체(412)는 비접촉이다. 제2 전극(320)에는 개구부(322)가 형성되어 있고, 그 개구부(322) 내에 전원용 비아 도체(411)가 형성된다. 제2 전극(320)과 전원용 비아 도체(411) 는 비접촉이다.
다음으로, 도 7e에 도시한 바와 같이, 앞의 공정에서 얻어진 컨덴서(350)를 3조 준비하고, 접착제(340)를 통하여 적층시킨다. 컨덴서(350a, 350b, 350c)는 각 컨덴서(350)의 얼라인먼트 마크(710, 720)에 기초하여 위치 맞춤된다.
다음으로, 도 7f에 도시한 바와 같이, 컨덴서(350a, 350b, 350c)와 각 컨덴서 사이에 배치된 접착제(340)로 이루어지는 컨덴서 적층체(450)를 작성한다. 컨덴서 적층체(450)의 작성은 진공 프레스에 의해 행한다. 진공 프레스의 조건은 온도 50∼170℃, 압력 0.4∼1.5㎫이다.
컨덴서 적층체(450)를 구성하는 각 컨덴서의 개구부(311)는, 컨덴서 적층체(450)를 관통하는 비아 도체(412)에 의해, 제1 전극(310)과 제2 전극(320)이 쇼트하지 않도록 하기 위해, 단면 방향에서 대략 동일 위치에 형성되어 있다. 즉, 도 7f에 도시한 바와 같이, 컨덴서(350a, 350b, 350c)에 형성되어 있는 개구부(311)는 단면 방향에서 겹쳐진 위치에 형성되어 있다.
컨덴서 적층체(450)를 구성하는 각 컨덴서의 개구부(322)는, 컨덴서 적층체(450)를 관통하는 비아 도체(411)에 의해, 제1 전극(310)과 제2 전극(320)이 쇼트하지 않도록 하기 위해, 단면 방향에서 대략 동일 위치에 형성되어 있다. 즉, 도 7f에서는 컨덴서(350a, 350b, 350c)에 형성되어 있는 개구부(322)는 단면 방향에서 겹쳐진 위치에 형성되어 있다.
다음으로, 도 7g에 도시한 바와 같이, 제1 수지 절연층(200a)에 컨덴서 적층체(450)를 매설한다.
다음으로, 도 7h에 도시한 바와 같이, 관통 구멍(470)(470P, 470G, 470S)을 형성한다. 관통 구멍(470(470P, 470G, 470S))은 컨덴서 적층체(450)와 제1 수지 절연층(200a)을 관통하고, 베이스 기판(100)의 도체 패턴(421(421P, 421G, 421S))에 도달하고 있다. 관통 구멍(470(470P, 470G, 470S))의 형성 위치는, 베이스 기판(100)의 얼라인먼트 마크(730), 컨덴서 적층체(450)에 형성되어 있는 얼라인먼트 마크(710, 720) 중 어느 하나에 기초하여 레이저 가공에 의해 형성한다.
전원용 관통 구멍(470P)은 제1 전극(310)과 유전체층(330)을 관통한다. 또한, 전원용 관통 구멍(470P)은 제2 전극(320)의 개구부(322) 내에 형성되어 있으며, 개구부(322)의 내벽과는 비접촉이다.
그라운드용 관통 구멍(470G)은 제2 전극(320)과 유전체층(330)을 관통한다. 또한, 그라운드용 관통 구멍(470G)은 제1 전극(310)의 개구부(311) 내에 형성되어 있으며, 개구부(311)의 내벽과는 비접촉이다.
다음으로, 도 7i에 도시한 바와 같이, 그라운드용 비아 도체(412), 전원용 비아 도체(411), 신호용 비아 도체(413)와, 도체 패턴(423)(전원용 도체 패턴(423P), 그라운드용 도체 패턴(423G), 신호용 도체 패턴(423S))을 텐팅법에 의해 형성한다. 도체 패턴(423)(전원용 도체 패턴(423P), 그라운드용 도체 패턴(423G), 신호용 도체 패턴(423S))은 무전해 도금막과 그 무전해 도금막 위의 전해 도금막으로 이루어진다.
컨덴서 적층체(450)의 최상층의 전극은, 컨덴서(350a)의 제1 전극(310)과 전원용 도체 패턴(423P)(제1 전극(310) 위의 무전해 도금막과 그 무전해 도금막 위의 전해 도금막)이 일체로 되어 형성되어 있다. 컨덴서 적층체(450)의 최상층의 전극이란, 실장되는 IC 칩에 가까운 측에 위치하는 컨덴서 적층체(450)의 표층의 전극이다.
다음으로, 비아 도체와 도체 패턴을 형성한 후, 도 4c, 도 4d에 도시한 공정을 거쳐, 도 5에 도시한 바와 같은 배선 기판(900)을 얻는다.
<본 발명의 구체적인 일 실시 형태에서의 배선 기판의 제4 실시 형태>
본 발명의 제4 실시 형태에 따른 배선 기판(900)을 도 8에 도시한다. 제4 실시 형태에 따른 배선 기판(900)은, 제1 실시 형태에 따른 배선 기판(900)과 달리, 글래스 클로스나 글래스 섬유 등의 심재를 갖고 있는 베이스 기판(코어 기판)(100)이 형성되어 있지 않다. 그 때문에, 모든 절연층을 수지 절연층(수지 필름)으로 할 수 있다. 따라서, 컨덴서 내장 기판을 얇게 할 수 있다. 제4 실시 형태에 따른 배선 기판(900)에 의하면, 외부의 전원과 배선 기판(900)에 내장되는 컨덴서 적층체(450) 사이의 거리나, 배선 기판(900)의 표면에 실장되어 있는 칩 컨덴서(도시 생략)와 컨덴서 적층체(450) 사이의 거리를 짧게 할 수 있다.
<본 발명의 제4 실시 형태에 따른 배선 기판의 제조 방법>
우선, 도 9a에 도시한 바와 같이, 지지판(150)을 준비한다. 지지판(150)은 예를 들면 구리판이다. 또한, 지지판(150)의 재질은, 구리판 이외에, 니켈판, 알루미늄판, 철판 등의 금속판을 이용하는 것도 가능하다.
다음으로, 도 9b에 도시한 바와 같이, 도금 레지스트(160)를 지지판(150) 위에 형성한다.
다음으로, 도 9c에 도시한 바와 같이, 노광ㆍ현상 공정을 행하여 도금 레지스트(160)를 패터닝함으로써, 도금 레지스트(160)에 복수의 개구부를 형성한다.
다음으로, 도 9d에 도시한 바와 같이, 형성한 도금 레지스트(160)의 개구부에 금 도금막(911), 니켈 도금막(912), 구리 도금막(913)의 순서로 전해 도금을 행하여, 제1 외부 접속 단자(600)(전원용 외부 단자(제1 외부 단자)(600P), 그라운드용 외부 단자(제2 외부 단자)(600G), 신호용 외부 단자(600S))를 형성한다. 동시에, 지지판(150) 위에 얼라인먼트 마크(제1 얼라인먼트 마크)(621)를 형성한다. 또한, 금 도금막(911)과 니켈 도금막(912) 사이에 팔라듐막을 형성하는 것도 가능하다.
다음으로, 도 9e에 도시한 바와 같이, 도금 레지스트(160)를 박리하고, 그리고, 수지 필름(제1 하부 수지 절연층)(400d)을 형성한다. 이 제1 하부 수지 절연층(최하층의 수지 절연)(400d)은, 도 8에 도시한 바와 같이, 컨덴서 적층체(450)를 내장하는 제1 수지 절연층(400a)의 하부에 있다. 도 9e에 도시한 바와 같이, 제1 외부 접속 단자(600(600P, 600G, 600S))는 제1 면과 제1 면과는 반대측의 제2 면을 갖는 최하층의 수지 절연층(제1 하부 수지 절연층)에 매설되어 있다. 또한, 제1 외부 접속 단자(600)의 표면은 최하층의 수지 절연층의 제1 면과 대략 동일 평면에 위치하고 있다.
다음으로, 도 9f에 도시한 바와 같이, 제1 외부 접속 단자(600(600P, 600G, 600S))에 도달하는 관통 구멍을 제1 하부 수지 절연층(400d)에 형성한다.
다음으로, 도 9g에 도시한 바와 같이, 세미-애디티브법에 의해, 제1 하부 수 지 절연층(400d)의 상면(외부 단자가 형성되어 있는 면과는 반대면)에 제1 도체 패턴(610)(전원용 제1 도체 패턴(610P), 그라운드용 제1 도체 패턴(610G), 신호용 제1 도체 패턴(610S))을 형성한다.
동시에, 제1 외부 접속 단자(600(600P, 600G, 600S))와 제1 도체 패턴(610(610P, 610G, 610S))을 접속하는 제1 비아 도체(611)(전원용 제1 비아 도체(611P), 그라운드용 제1 비아 도체(611G), 신호용 제1 비아 도체(611S))를 형성한다. 이 때, 제2 얼라인먼트 마크(622)도 동시에 형성한다.
전원용 제1 비아 도체(611P)는 제1 면 측의 전원용 외부 단자(600P)(전원용 제1 외부 단자)와 전원용 제1 도체 패턴(610P)을 접속하고 있다. 그라운드용 제1 비아 도체(611G)(그라운드용 제1 외부 단자)는 제1 면 측의 그라운드용 외부 단자(600G)와 그라운드용 제1 도체 패턴(610G)을 접속하고 있다. 신호용 제1 비아 도체(611S)(신호용 제1 외부 단자)는 제1 면 측의 신호용 외부 단자(600S)와 신호용 제1 도체 패턴(610S)을 접속하고 있다.
다음으로, 도 9h에 도시한 바와 같이, 제1 도체 패턴(610(610P, 610G, 610S))과 제1 하부 수지 절연층(400d) 위에 제1 면과 제1 면과는 반대측의 제2 면을 갖는 수지 필름(제1 수지 절연층(400a))을 형성한다. 제1 수지 절연층(400a)의 형성에는, 예를 들면 아지노모토사 제조의 ABF-45SH를 2매 중첩시켜 적층시킬 수 있다. 제1 수지 절연층(400a)의 제1 면이 제1 하부 수지 절연층(400d)의 제2 면 위에 적층된다.
다음으로, 도 9i에 도시한 바와 같이, 컨덴서 적층체(450)를 제1 수지 절연 층(400a) 위에 위치 맞춤하여 적층시킨다. 컨덴서 적층체(450)의 적층 위치는, 예를 들면 제1 수지 절연층(400a) 위에 형성된 제2 얼라인먼트 마크(622)와 컨덴서 적층체(450)의 얼라인먼트 마크(720)를 이용하여 결정할 수 있다. 또한, 컨덴서 적층체(450)는 제1 실시 형태와 마찬가지의 제조 방법에 의해 형성할 수 있다.
다음으로, 도 9j에 도시한 바와 같이, 컨덴서 적층체(450)를 제1 수지 절연층(400a)의 제2 면 측에 매설한다. 컨덴서(350a)의 제1 전극(310)의 표면과 제1 수지 절연층(400a)의 제2 면은 대략 동일 평면에 위치하고 있다. 컨덴서 적층체(450)의 매설 방법은 도 2g에서 설명한 방법과 마찬가지이다.
다음으로, 도 9k에 도시한 바와 같이, 관통 구멍을 형성한다.
다음으로, 도 9l에 도시한 바와 같이, 비아 도체(제2 비아 도체)(651)(전원용 제2 비아 도체(651P), 그라운드용 제2 비아 도체(651G), 신호용 제2 비아 도체(651S))를 작성한다. 또한, 제2 도체 패턴(650)(전원용 제2 도체 패턴(650P), 그라운드용 제2 도체 패턴(650G), 신호용 제2 도체 패턴(650S))을 작성한다.
전원용 제2 비아 도체(651P)는 컨덴서 적층체(450)의 각 컨덴서(350a, 350b, 350c)의 제1 전극(310)끼리를 접속하고 있다. 또한, 비아 도체(651P)는 전원용 제2 도체 패턴(650P)과 전원용 제1 도체 패턴(610P)을 접속하고 있다.
그라운드용 제2 비아 도체(651G)는 컨덴서 적층체(450)의 각 컨덴서(350a, 350b, 350c)의 제2 전극(320)끼리를 접속하고 있다. 또한, 비아 도체(651G)는 그라운드용 제2 도체 패턴(650G)과 그라운드용 제1 도체 패턴(610G)을 접속하고 있다.
신호용 제2 비아 도체(651S)는 신호용 제2 도체 패턴(650S)과 신호용 제1 도체 패턴(610S)을 접속하고 있다.
전원용 제1 비아 도체(611P)와 도체 패턴(610P)과 비아 도체(651P)를 통하여, 각 컨덴서(350a, 350b, 350c)의 제1 전극(310)과 제1 외부 단자(600P)는 전기적으로 접속되어 있다. 또한, 그라운드용 제1 비아 도체(611G)와 도체 패턴(610G)과 비아 도체(651G)를 통하여, 각 컨덴서(350a, 350b, 350c)의 제2 전극(320)과 제2 외부 단자(600G)는 전기적으로 접속되어 있다.
다음으로, 도 9m에 도시한 바와 같이, 제2 도체 패턴(650(650P, 650G, 650S))과 제1 수지 절연층(400a) 위에 수지 필름(제2 수지 절연층)(400b)을 형성한다.
다음으로, 도 9n에 도시한 바와 같이, 제2 수지 절연층(최상층의 수지 절연층)(400b)에 관통 구멍을 형성한다.
다음으로, 도 9o에 도시한 바와 같이, 제2 수지 절연층(400b) 위에 제3 도체 패턴(660)(전원용 제3 도체 패턴(660P), 그라운드용 제3 도체 패턴(660G), 신호용 제3 도체 패턴(660S))을 형성한다.
동시에, 제2 도체 패턴(650(650P, 650G, 650S))과 제3 도체 패턴(660(660P, 660G, 660S))을 접속하는 제3 비아 도체(661)(전원용 제3 비아 도체(661P), 그라운드용 제3 비아 도체(661G), 신호용 제3 비아 도체(661S))를 형성한다.
전원용 제3 비아 도체(661P)는 전원용 제3 도체 패턴(660P)과 전원용 제2 도체 패턴(650P)을 접속하고 있다. 그라운드용 제3 비아 도체(661G)는 그라운드용 제3 도체 패턴(660G)과 그라운드용 제2 도체 패턴(650G)을 접속하고 있다. 신호용 제3 비아 도체(661S)는 신호용 제2 도체 패턴(650S)과 신호용 제3 도체 패턴(660S)을 접속하고 있다. 이들의 접속은, 예를 들면 세미-애디티브법에 의해 형성할 수 있다.
다음으로, 도 9p에 도시한 바와 같이, 제2 수지 절연층(400b)과 제3 도체 패턴(660(660P, 660G, 660S)) 위에 솔더 레지스트(700)를 형성한다.
다음으로, 도 9q에 도시한 바와 같이, 솔더 레지스트(700)에 복수의 개구부를 형성한다. 그 개구부는 제3 도체 패턴(660(660P, 660G, 660S))을 부분적으로 개구하고 있다. 개구부에 의해 노출되어 있는 제3 도체 패턴(660(660P, 660G, 660S))의 부분이 제2 외부 접속 단자(670(670P, 670G, 670S))로 된다. 제2 외부 접속 단자(670)는 제2 수지 절연층(최상층의 수지 절연층)(400b) 위에 형성되어 있고, 전원용 제2 외부 접속 단자(제3 외부 단자)(670P), 그라운드용 제2 외부 접속 단자(제4 외부 단자)(670G)와 신호용 제2 외부 접속 단자(670S)로 이루어진다.
다음으로, 제2 외부 접속 단자(670(670P, 670G, 670S)) 위에 니켈 도금막(912), 팔라듐 도금막(914), 금 도금막(911)의 순서로 도금을 행하여 3층으로 이루어지는 금속막을 형성한다. 금속막은 금 도금막 1층이어도 되고, 니켈 도금막과 니켈 도금막 위의 금 도금막 2층이어도 된다.
다음으로, 도 9r에 도시한 바와 같이, 지지판(150)을 염화제2구리 에칭액에 의해 에칭 제거한다. 이 때, 제2 외부 접속 단자(670(670P, 670G, 670S)) 및 제1 외부 접속 단자(600(600P, 600G, 600S))에 금속막이 형성되어 있음으로써, 외부 접 속 단자는 에칭 제거되지 않고, 지지판(150)을 제거할 수 있다. 지지판(150)을 제거함으로써, 제1 외부 접속 단자(600)의 외부 단자면(금속막의 노출 부분)은 노출된다.
그 후, 제2 외부 접속 단자(670(670P, 670G, 670S))의 외부 단자면(금속막의 노출 부분)에 제2 땜납 범프, 제1 외부 접속 단자(600(600P, 600G, 600S))의 외부 단자면에 제1 땜납 범프를 형성함으로써, 도 8에 도시한 배선 기판(900)이 얻어진다.
또한, 제1 땜납 범프를 통하여 IC 칩 등의 전자 부품을 탑재하여도 된다. 제2 땜납 범프를 통하여 다른 기판(마더보드)과 접속하여도 된다. 또한, 도 8에서는 제1 외부 접속 단자(600)의 외부 단자면과 제2 외부 접속 단자(670)의 외부 단자면에 땜납 범프가 형성되어 있지만, 제2 외부 접속 단자(670)의 외부 단자면에 땜납 범프, 제1 외부 접속 단자(600)의 외부 단자면에 땜납을 통하여 도전성 핀을 탑재(실장)하여도 된다. 제1 외부 접속 단자(600)의 외부 단자면에 땜납 범프, 제2 외부 접속 단자(670)의 외부 단자면에 땜납을 통하여 도전성 핀을 탑재(실장)하여도 된다. IC 칩의 탑재는 배선 기판의 상면 측이어도 하면 측이어도 상관없지만, IC 칩은 외부 단자로부터 컨덴서까지의 거리(기판의 단면 방향의 거리)가 짧은 측의 컨덴서 내장 기판의 표면에 탑재하는 것이 바람직하다.
본 실시 형태에서는 수지 절연층(수지 필름)은 3층이지만, 도 9m부터 도 9o의 공정을 반복함으로써 4층 이상의 다층화는 가능하다.
또한, 제1 하부 수지 절연층(400d) 하면에, 제1 외부 접속 단자(600(600P, 600G, 600S))를 노출시키는 개구를 갖는 솔더 레지스트를 형성하는 것도 가능하다.
도 10에 도시한 배선 기판(900)은, 도 8에 도시된 배선 기판(900)과 달리, 제1 외부 접속 단자(600)와 컨덴서 적층체(450)가 동일한 수지 절연층에 매설되어 있는 예이다. 도 10에 도시한 배선 기판(900)은, 제1 면과 제1 면과는 반대측의 제2 면을 갖는 제1 수지 절연층(최하층의 수지 절연층)(400a)과 제1 면과 제1 면과는 반대측의 제2 면을 갖는 제2 수지 절연층(최상층의 수지 절연)(400b)의 2층 구조이다. 제1 수지 절연층(400a)의 제2 면 측에는 컨덴서 적층체(450)가 매설되어 있다. 컨덴서(350a)의 제1 전극(310)의 표면과 최하층의 수지 절연층(400a)의 제2 면은 대략 동일 평면에 위치하고 있다. 한편, 제1 수지 절연층(400a)의 제1 면 측(배선 기판(900)의 제1 표면)에는 제1 외부 접속 단자(600)가 매설되어 있다. 제1 외부 접속 단자(600)의 표면과 최하층의 수지 절연층(400a)의 제1 면은 대략 동일 평면에 위치하고 있다. 최하층의 수지 절연층(400a)의 제2 면 위에 최상층의 수지 절연층(400b)의 제1 면이 적층되어 있다. 제2 수지 절연층(400b)의 제2 면 위에는 전원용 제2 외부 접속 단자(제3 외부 단자)(670P), 그라운드용 제2 외부 접속 단자(제4 외부 단자)(670G)와 신호용 제2 외부 접속 단자(670S)로 이루어지는 제2 외부 접속 단자(670)가 형성되어 있다. 또한, 제2 수지 절연층(400b)에는 비아 도체가 형성되어 있다.
이 도 10에 도시한 배선 기판(900)의 제조 방법은, 우선, 도 9a 내지 도 9e에 도시한 공정을 행한다. 그 후, 도 9i 내지 도 9r에 도시한 공정을 행하여 도금 레지스트(160)를 제거하고, 제1 외부 접속 단자(600(600P, 600G, 600S))에 제1 땜 납 범프를 형성함으로써, 도 10에 도시한 배선 기판(900)이 얻어진다.
또한, 제4 실시 형태의 배선 기판은, 제3 실시 형태와 마찬가지로, 제1 전극과 제2 전극이 면 방향으로 어긋나 있지 않은 컨덴서를 접착제로 적층시킨 컨덴서 적층체를 내장하여도 된다.
<본 발명의 구체적인 일 실시 형태에서의 배선 기판의 제5 실시 형태>
본 발명의 제5 실시 형태에 따른 배선 기판(900)은, 제1 실시 형태에 따른 배선 기판(900)과 달리, 도 11에 도시한 바와 같이, 베이스 기판(100) 위에 수지 절연층(200a)이, 아래에는 하부 수지 절연층(270d)이 형성되어 있다. 그리고, 수지 절연층(200a)에는 컨덴서 적층체(450a)가 매설되어 있고, 하부 수지 절연층(270d)에는 컨덴서 적층체(450b)가 매설되어 있다.
이와 같이 구성함으로써, 베이스 기판(100) 위에서의 노이즈 경감뿐만 아니라, 베이스 기판(100) 아래에서도 노이즈의 경감을 효율적으로 도모할 수 있다.
이 배선 기판(900)의 제조 방법은, 예를 들면 도 2q 후에, 베이스 기판(100)의 하면에 하부 수지 절연층(270d)을 형성하여, 그 하부 수지 절연층(270d)에 컨덴서 적층체(450b)를 매설시킴으로써 작성하는 것이 가능하다.
<본 발명에서의 기타 실시 형태>
전술한 실시 형태에서는, 컨덴서 적층체(450)는 컨덴서(350a, 350b, 350c)를 3개 적층시켜 형성하였지만, 단 이것에 한정되지 않는다. 컨덴서 적층체(450)는, 예를 들면 2개 또는 4개∼30개 또는 그 이상의 컨덴서를 접착제(340)를 개재시켜 적층시킬 수 있다.
전술한 실시 형태에서는, 유전체층(330)은 티탄산 바륨(BaTiO3)으로 형성되었다. 단, 이것에 한정되지 않는다. 유전체층(330)은, 예를 들면 티탄산 스트론튬(SrTiO3), 산화 탄탈(TaO3, Ta2O5), 티탄산 지르콘산 납(PZT), 티탄산 지르콘산 란탄 납(PLZT), 티탄산 지르콘산 니오브 납(PNZT), 티탄산 지르콘산 칼슘 납(PCZT) 및 티탄산 지르콘산 스트론튬 납(PSZT) 중 어느 하나 또는 이들의 혼합물을 사용하는 것도 가능하다.
전술한 실시 형태에서는, 유전성 필러로서 티탄산 스트론튬(SrTiO3)을 이용하였다. 단, 이것에 한정되지 않는다. 유전성 필러는, 예를 들면 티탄산 칼슘(CaTiO3), 티탄산 마그네슘(Mg2TiO3), 티탄산 네오디뮴(Nd2Ti2O7) 등을 이용하는 것이 가능하다.
또한, 전술한 실시 형태에서는, 수지 절연층(수지 필름)을 구성하는 수지로서 에폭시 수지를 이용하였다. 단, 이것에 한정되지 않는다. 수지 절연층을 구성하는 수지로서, 예를 들면 폴리이미드, 폴리카보네이트, 변성 폴리페닐렌에테르, 폴리페닐렌옥사이드, 폴리부틸렌테레프탈레이트, 폴리아크릴레이트, 폴리술폰, 폴리페닐렌술파이드, 폴리에테르에테르케톤, 폴리술폰, 폴리에테르술폰, 폴리페닐술폰, 폴리프탈아미드, 폴리아미드이미드, 폴리케톤, 폴리아세탈 등을 단독으로 혹은 에폭시 수지와 조합하여 사용할 수 있다.
또한, 전술한 실시 형태에서는, 제1 전극(310) 및 제2 전극(320)을 형성하는 금속으로서 구리를 이용하였다. 단, 이것에 한정되지 않는다. 제1 전극(310) 및 제2 전극(320)을 형성하는 금속으로서는, 예를 들면 백금, 금, 니켈, 주석, 은 등을 단독으로 또는 혼합하여 이용하는 것이 가능하다. 더 나아가서는, 제1 전극(310)과 제2 전극(320)에서 각각 상이한 종류의 금속을 이용하는 것도 가능하다.
또한, 전술한 실시 형태에서는, 구리로 이루어지는 제1 전극(310) 위에 고유전체 재료를 인쇄하고, 소성하여 유전체층(330)을 형성하고, 그 후, 스퍼터 등의 진공 증착 장치를 이용하여 유전체층(330) 위에 구리로 이루어지는 금속층을 형성하여 제2 전극(320)을 형성하여 컨덴서를 작성하였다. 단, 이것에 한정되지 않는다.
즉, 이하의 공정에 의해, 컨덴서를 작성하는 것도 가능하다. 우선, 디에톡시바륨과 비테트라이소프로폭시드티탄을, 탈수시킨 메탄올과 2-메톡시에탄올의 혼합 용매에 용해하고, 실온의 질소 분위기 하에서 3일간 교반하여 바륨과 티탄의 알콕시드 전구체 조성물 용액을 조정한다. 이어서, 이 전구체 조성물 용액을 0℃로 유지하면서 교반하고, 미리 탈탄산한 물을 0.5㎕/분의 속도로 질소 기류 중에서 분무하여 가수분해한다. 이와 같이 하여 작성된 졸겔 용액을 필터를 통과시킴으로써 석출물 등을 여과한다. 얻어진 여과액을 두께 12㎛의 구리로 이루어지는 제1 전극(310) 위에 스핀 코팅한다. 그 후, 850℃로 유지된 전기로 내에 삽입하여 소성을 행함으로써 유전체층(330)을 얻는다. 그리고, 유전체층(330) 위에 스퍼터 등의 진공 증착 장치를 이용하여 구리층을 형성하고, 또한 이 구리층 위에 전해 도금 등에 의해 구리를 10㎛ 정도 더함으로써, 제2 전극(320)을 얻을 수 있다.
본 출원은 2007년 10월 18일 출원된 미국 가특허출원 60/980969에 기초한다. 본 명세서 중에 그 명세서, 특허 청구의 범위, 도면 전체를 참조로서 삽입하기로 한다.
본 발명은 내장되어 있는 컨덴서가 고용량이며 나아가 절연 저항도 확보되어 있는 배선 기판에 이용할 수 있다.

Claims (27)

  1. 유전체층과, 상기 유전체층을 사이에 두고 대향하는 1개의 제1 전극 및 1개의 제2 전극으로 형성되는 컨덴서를, 각각의 사이에 접착제를 개재하여 복수개의 상기 컨덴서를 적층시켜 형성되는 컨덴서 적층체와,
    상기 컨덴서 적층체를 내장하는 제1 수지 절연층과,
    상기 제1 수지 절연층을 지지하는 베이스 기판과,
    상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와,
    상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체와,
    상기 제1 비아 도체와 전기적으로 접속되어 있는 제1 외부 단자와,
    상기 제2 비아 도체와 전기적으로 접속되어 있는 제2 외부 단자
    를 갖는 것을 특징으로 하는 배선 기판.
  2. 제1항에 있어서,
    상기 제1 전극과 제2 전극은 전극의 면 방향으로 서로 어긋나게 배치되고,
    상기 제1 비아 도체는, 상기 제1 전극의 단부를 관통함으로써 제1 전극끼리를 전기적으로 접속하고,
    상기 제2 비아 도체는, 상기 제2 전극의 단부를 관통함으로써 제2 전극끼리를 전기적으로 접속하는
    것을 특징으로 하는 배선 기판.
  3. 제1항에 있어서,
    상기 컨덴서 적층체의 상면은 상기 제1 수지 절연층의 상면에 있고, 상기 컨덴서 적층체의 상면과 상기 제1 수지 절연층의 상면이 동일한 면으로 되어 있는 것을 특징으로 하는 배선 기판.
  4. 제1항에 있어서,
    상기 제1 수지 절연층 위에 제2 수지 절연층을 더 갖는 것을 특징으로 하는 배선 기판.
  5. 제4항에 있어서,
    상기 베이스 기판 위 및 상기 제2 수지 절연층 위에는 도체 패턴이 형성되고,
    상기 비아 도체는, 상기 베이스 기판 위의 도체 패턴과 상기 제2 수지 절연층 위의 도체 패턴을 전기적으로 접속하고 있는 것을 특징으로 하는 배선 기판.
  6. 제4항에 있어서,
    상기 제2 수지 절연층 위에 제3 수지 절연층을 더 갖는 것을 특징으로 하는 배선 기판.
  7. 제6항에 있어서,
    상기 제2 수지 절연층 위에 도체 패턴을 갖고,
    상기 제3 수지 절연층 위에 도체 패턴을 갖는 것을 특징으로 하는 배선 기판.
  8. 제7항에 있어서,
    상기 제2 수지 절연층 위의 도체 패턴과, 상기 제3 수지 절연층 위의 도체 패턴을 전기적으로 접속하는 비아 도체를 갖는 것을 특징으로 하는 배선 기판.
  9. 제3항에 있어서,
    상기 베이스 기판 위 및 상기 제1 수지 절연층 위에는 도체 패턴이 형성되고,
    상기 비아 도체는, 상기 베이스 기판 위의 도체 패턴과 상기 제1 수지 절연층 위의 도체 패턴을 전기적으로 접속하고 있는 것을 특징으로 하는 배선 기판.
  10. 제9항에 있어서,
    상기 제1 수지 절연층 위의 도체 패턴과, 상기 컨덴서 적층체의 최상면에 있는 컨덴서의 제1 전극이 일체로 되어 있는 것을 특징으로 하는 배선 기판.
  11. 제1항에 있어서,
    상기 제1 전극은 복수의 제1 개구부를 갖고,
    상기 제2 전극은 복수의 제2 개구부를 가지며,
    상기 제1 비아 도체는, 상기 제2 개구부를 상기 제2 전극에 비접촉으로 관통하면서 상기 제1 전극끼리를 전기적으로 접속하고,
    상기 제2 비아 도체는, 상기 제1 개구부를 상기 제1 전극에 비접촉으로 관통하면서 상기 제2 전극끼리를 전기적으로 접속하는
    것을 특징으로 하는 배선 기판.
  12. 적어도 최하층의 수지 절연층과 최상층의 수지 절연층을 갖는 복수의 수지 절연층과,
    상기 수지 절연층의 사이에 형성되어 있는 복수의 도체 회로와,
    상기 복수의 수지 절연층 중의 1개의 수지 절연층에 매설되어 있고, 유전체층과, 상기 유전체층을 사이에 두고 대향하는 1개의 제1 전극 및 1개의 제2 전극으로 형성되는 컨덴서를, 각각의 사이에 접착제를 개재하여 복수개의 상기 컨덴서를 적층시켜 형성되는 컨덴서 적층체와,
    상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와,
    상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체와,
    상기 최하층의 수지 절연층에 형성되어 있고, 상기 제1 비아 도체와 전기적으로 접속되어 있는 제1 외부 단자와 상기 제2 비아 도체와 전기적으로 접속되어 있는 제2 외부 단자로 이루어지는 제1 외부 접속 단자와,
    상기 최상층의 수지 절연층에 형성되어 있고, 상기 제1 비아 도체와 전기적으로 접속되어 있는 제3 외부 단자와 상기 제2 비아 도체와 전기적으로 접속되어 있는 제4 외부 단자로 이루어지는 제2 외부 접속 단자
    를 갖고,
    상기 제1 외부 접속 단자는 상기 최하층의 수지 절연층에 매설됨과 함께, 상기 제1 외부 접속 단자의 외부 단자면은, 상기 최하층의 수지 절연층의 제1 면과 동일 평면에 위치하고 있고,
    상기 제2 외부 접속 단자는 상기 최상층의 수지 절연층 위에 형성되어 있는 것을 특징으로 하는 배선 기판.
  13. 제1항에 있어서,
    상기 접착제는 상기 제1 수지 절연층을 형성하는 수지인 것을 특징으로 하는 배선 기판.
  14. 유전체층과, 상기 유전체층을 사이에 두고 대향하는 1개의 제1 전극 및 1개의 제2 전극을 갖는 컨덴서를 작성하는 컨덴서 작성 공정과,
    상기 컨덴서를 각각의 사이에 접착제를 개재하여 복수개의 상기 컨덴서를 적층시킴으로써 컨덴서 적층체를 작성하는 컨덴서 적층체 작성 공정과,
    베이스 기판 위에 제1 수지 절연층을 적층시키는 적층 공정과,
    상기 제1 수지 절연층에 상기 컨덴서 적층체를 매설시키는 매설 공정과,
    상기 컨덴서 적층체에, 상기 제1 전극끼리를 관통하는 관통 구멍과, 상기 제2 전극끼리를 관통하는 관통 구멍을 형성하는 관통 구멍 형성 공정과,
    상기 관통 구멍에 금속 도체를 충전시킴으로써, 상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와, 상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체를 작성하는 비아 도체 작성 공정과,
    상기 제1 비아 도체와 전기적으로 접속되어 있는 제1 외부 단자와, 상기 제2 비아 도체와 전기적으로 접속되어 있는 제2 외부 단자를 작성하는 외부 단자 작성 공정
    을 갖는 것을 특징으로 하는 배선 기판의 제조 방법.
  15. 제14항에 있어서,
    상기 컨덴서 적층체 작성 공정에서는, 상기 제1 전극과 제2 전극을 전극의 면 방향으로 서로 어긋나게 배치함으로써 컨덴서 적층체를 작성하고,
    상기 관통 구멍 형성 공정에서는, 상기 제1 전극의 단부를 관통하는 관통 구멍을 형성함과 함께, 상기 제2 전극의 단부를 관통하는 관통 구멍을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  16. 제14항에 있어서,
    상기 매설 공정에서는, 상기 컨덴서 적층체의 상면과 상기 수지 절연층의 상면이 동일한 면으로 되도록, 상기 컨덴서 적층체를 상기 제1 수지 절연층에 매설시키는 것을 특징으로 하는 배선 기판의 제조 방법.
  17. 제14항에 있어서,
    상기 매설 공정 후에, 상기 제1 수지 절연층 위에 제2 수지 절연층을 더 적층시키는 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법.
  18. 제17항에 있어서,
    상기 관통 구멍 형성 공정에서는, 상기 제1 전극 혹은 상기 제2 전극끼리를 관통할 뿐만 아니라, 상기 제2 수지 절연층도 관통하는 관통 구멍을 형성하고,
    상기 비아 도체 작성 공정은, 상기 베이스 기판 위의 도체 패턴과 상기 제2 수지 절연층 위의 도체 패턴을 전기적으로 접속하고 있는 비아 도체를 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  19. 제17항에 있어서,
    상기 비아 도체 작성 공정 후에, 상기 제2 수지 절연층 위에 제3 수지 절연층을 더 형성하고,
    상기 제2 수지 절연층 위의 도체 패턴과 상기 제3 수지 절연층 위의 도체 패턴을 전기적으로 접속하는 비아 도체를 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  20. 제14항에 있어서,
    상기 매설 공정에서는, 상기 컨덴서 적층체의 최상층의 컨덴서에 형성된 얼라인먼트 마크 혹은 최하층의 컨덴서에 형성된 얼라인먼트 마크와, 상기 베이스 기판 위에 형성된 얼라인먼트 마크를, 상기 컨덴서 적층체와 상기 제1 수지 절연층의 위치 맞춤을 위한 표지로 하는 것을 특징으로 하는 배선 기판의 제조 방법.
  21. 제16항에 있어서,
    상기 비아 도체 작성 공정은, 상기 베이스 기판 위의 도체 패턴과 상기 제1 수지 절연층 위의 도체 패턴을 전기적으로 접속하고 있는 비아 도체를 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  22. 제21항에 있어서,
    상기 제1 수지 절연층 위의 도체 패턴과, 상기 컨덴서 적층체의 최상면에 있는 컨덴서의 제1 전극이 일체로 되어 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  23. 제14항에 있어서,
    상기 컨덴서 적층체 작성 공정에서는, 상기 제1 전극은 복수의 제1 개구부를 가짐과 함께, 상기 제2 전극은 복수의 제2 개구부를 갖고,
    상기 관통 구멍 형성 공정에서는, 상기 제2 개구부를 상기 제2 전극에 비접촉으로 관통하면서 상기 제1 전극끼리를 관통하는 관통 구멍을 형성함과 함께, 상 기 제1 개구부를 상기 제1 전극과 비접촉으로 관통하면서 상기 제2 전극끼리를 관통하는 관통 구멍을 형성하는 것을 특징으로 하는 배선 기판의 제조 방법.
  24. 제14항에 있어서,
    상기 접착제는 상기 제1 수지 절연층을 형성하는 수지인 것을 특징으로 하는 배선 기판의 제조 방법.
  25. 유전체층과, 상기 유전체층을 사이에 두고 대향하는 1개의 제1 전극 및 1개의 제2 전극을 갖는 컨덴서를 작성하는 컨덴서 작성 공정과,
    상기 컨덴서를 각각의 사이에 접착제를 개재하여 복수개의 상기 컨덴서를 적층시킴으로써 컨덴서 적층체를 작성하는 컨덴서 적층체 작성 공정과,
    지지판 위에, 제1 외부 단자와 제2 외부 단자를 갖는 제1 외부 접속 단자를 형성하는 제1 외부 접속 단자 형성 공정과,
    상기 제1 외부 접속 단자와 지지판 위에 복수의 수지 절연층과 복수의 도체 회로를 번갈아 적층시키는 빌드업 공정과,
    상기 복수의 수지 절연층 중 1개의 수지 절연층에 상기 컨덴서 적층체를 매설시키는 매설 공정과,
    상기 컨덴서 적층체에, 상기 제1 전극 혹은 상기 제2 전극끼리를 관통하는 관통 구멍을 형성하는 관통 구멍 형성 공정과,
    상기 관통 구멍에 금속 도체를 충전시킴으로써, 상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와, 상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체를 작성하는 비아 도체 작성 공정과,
    상기 복수의 수지 절연층 중, 상기 지지판과는 반대측에 위치하는 최상층의 수지 절연층 위에 제3 외부 단자와 제4 외부 단자를 갖는 제2 외부 접속 단자를 형성하는 제2 외부 접속 단자 형성 공정과,
    상기 지지판을 제거하는 지지판 제거 공정
    을 갖고,
    상기 제1 외부 단자와 상기 제3 외부 단자는 상기 제1 비아 도체와 전기적으로 접속되어 있고, 상기 제2 외부 단자와 상기 제4 외부 단자는 상기 제2 비아 도체와 전기적으로 접속되어 있는 것을 특징으로 하는 배선 기판의 제조 방법.
  26. 유전체층과, 상기 유전체층을 사이에 두고 대향하는 1개의 제1 전극 및 1개의 제2 전극으로 형성되는 컨덴서를, 각각의 사이에 접착제를 개재하여 복수개의 상기 컨덴서를 적층시켜 형성되는 제1 컨덴서 적층체와,
    상기 제1 컨덴서 적층체를 내장하는 제1 수지 절연층과,
    상기 제1 수지 절연층을 지지하는 베이스 기판과,
    상기 베이스 기판을 지지하는 제2 수지 절연층과 - 상기 제2 수지 절연층에는, 유전체층과, 유전체층을 사이에 두고 대향하는 1개의 제1 전극 및 1개의 제2 전극으로 형성되는 컨덴서를, 각각의 사이에 접착제를 개재하여 복수개의 컨덴서를 적층시켜 형성되는 제2 컨덴서 적층체가 매설되어 있음 -,
    상기 제1 전극끼리를 전기적으로 접속하는 제1 비아 도체와,
    상기 제2 전극끼리를 전기적으로 접속하는 제2 비아 도체와,
    상기 제1 비아 도체와 전기적으로 접속되어 있는 제1 외부 단자와,
    상기 제2 비아 도체와 전기적으로 접속되어 있는 제2 외부 단자
    를 갖는 것을 특징으로 하는 배선 기판.
  27. 제26항에 있어서,
    상기 컨덴서의 유전체층의 두께는 0.5㎛∼10㎛인 배선 기판.
KR1020087028270A 2007-10-18 2007-11-02 배선 기판 및 그의 제조 방법 KR101085322B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US98096907P 2007-10-18 2007-10-18
US60/980,969 2007-10-18
PCT/JP2007/071423 WO2009050829A1 (ja) 2007-10-18 2007-11-02 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20090086023A KR20090086023A (ko) 2009-08-10
KR101085322B1 true KR101085322B1 (ko) 2011-11-23

Family

ID=40567120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087028270A KR101085322B1 (ko) 2007-10-18 2007-11-02 배선 기판 및 그의 제조 방법

Country Status (7)

Country Link
US (1) US8148645B2 (ko)
EP (2) EP2217045A1 (ko)
JP (1) JP4773531B2 (ko)
KR (1) KR101085322B1 (ko)
CN (1) CN101502191B (ko)
TW (1) TWI365688B (ko)
WO (1) WO2009050829A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
CN102356703B (zh) * 2009-03-19 2015-05-13 株式会社村田制作所 电路基板以及母层叠体
JP5589314B2 (ja) * 2009-06-25 2014-09-17 株式会社リコー 電子部品モジュールの製造方法
EP2519089B1 (en) * 2009-12-24 2017-09-13 Murata Manufacturing Co., Ltd. Circuit module
EP2745655B1 (en) * 2011-08-15 2015-10-07 SMA Solar Technology AG Electronic device comprising a capacitor in a holder for a circuit board and method for production thereof
CN103096646B (zh) * 2011-10-31 2016-01-20 健鼎（无锡）电子有限公司 内埋元件的多层基板的制造方法
US20140070404A1 (en) * 2012-09-12 2014-03-13 Shing-Ren Sheu Semiconductor package structure and interposer therefor
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
CN106031316B (zh) * 2014-02-21 2019-06-28 三井金属矿业株式会社 内置电容器层形成用覆铜层压板、多层印刷线路板以及多层印刷线路板的制造方法
US20190045620A1 (en) * 2014-07-09 2019-02-07 Schreiner Group Gmbh & Co. Kg Sensor device with a flexible electrical conductor structure
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
US9659850B2 (en) * 2014-12-08 2017-05-23 Qualcomm Incorporated Package substrate comprising capacitor, redistribution layer and discrete coaxial connection
CN104900406B (zh) * 2015-06-01 2017-10-10 中国科学院上海硅酸盐研究所 可键合多层陶瓷电容器及其制备方法
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法
US10373904B2 (en) 2017-08-28 2019-08-06 Micron Technology, Inc. Semiconductor devices including capacitors, related electronic systems, and related methods
CN111128993A (zh) * 2019-12-18 2020-05-08 台达电子企业管理（上海）有限公司 基板及其所适用的制造方法及功率模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297944A (ja) 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置
JP2007096232A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及び電子装置の製造方法
JP2007150123A (ja) * 2005-11-30 2007-06-14 Ngk Spark Plug Co Ltd 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5818734B2 (ja) * 1981-01-19 1983-04-14 松下電子工業株式会社 カラ−受像管用シャドウマスク構体の製造方法
US4555746A (en) * 1983-01-12 1985-11-26 Matsushita Electric Industrial Co., Ltd. Organic chip capacitor
JPS59127829A (ja) * 1983-01-12 1984-07-23 松下電器産業株式会社 チツプ状フイルムコンデンサ−
KR100890475B1 (ko) * 1999-09-02 2009-03-26 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
CN100378880C (zh) * 2001-06-08 2008-04-02 松下电器产业株式会社 层叠薄膜电容器及其制造方法
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP3956851B2 (ja) * 2003-01-21 2007-08-08 凸版印刷株式会社 受動素子内蔵基板及びその製造方法
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP4700332B2 (ja) 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP2005286233A (ja) * 2004-03-30 2005-10-13 Tdk Corp 薄膜コンデンサ及びその製造方法
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
JP4339781B2 (ja) * 2004-12-09 2009-10-07 日本特殊陶業株式会社 配線基板
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
JP4591100B2 (ja) * 2005-02-03 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
JP4964481B2 (ja) * 2006-03-24 2012-06-27 日本特殊陶業株式会社 配線基板
TWI407870B (zh) * 2006-04-25 2013-09-01 Ngk Spark Plug Co 配線基板之製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001297944A (ja) 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 薄膜積層体とコンデンサ及びこれらの製造方法と製造装置
JP2007096232A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd インターポーザ及び電子装置の製造方法
JP2007150123A (ja) * 2005-11-30 2007-06-14 Ngk Spark Plug Co Ltd 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法

Also Published As

Publication number Publication date
EP2091311A1 (en) 2009-08-19
KR20090086023A (ko) 2009-08-10
US8148645B2 (en) 2012-04-03
US20090266594A1 (en) 2009-10-29
JP4773531B2 (ja) 2011-09-14
EP2091311B1 (en) 2013-03-06
EP2217045A1 (en) 2010-08-11
JPWO2009050829A1 (ja) 2011-02-24
TWI365688B (en) 2012-06-01
CN101502191B (zh) 2012-02-08
CN101502191A (zh) 2009-08-05
WO2009050829A1 (ja) 2009-04-23
TW200920196A (en) 2009-05-01
EP2091311A4 (en) 2010-01-20

Similar Documents

Publication Publication Date Title
KR101085322B1 (ko) 배선 기판 및 그의 제조 방법
JP2010087499A (ja) コンデンサ装置の製造方法
KR101258713B1 (ko) 배선기판의 제조방법
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
US7808799B2 (en) Wiring board
US6333857B1 (en) Printing wiring board, core substrate, and method for fabricating the core substrate
JP4512497B2 (ja) コンデンサ内蔵パッケージ基板及びその製法
TWI401000B (zh) 無核心層配線基板、半導體裝置及其製造方法
US7817440B2 (en) Multilayer printed wiring board
JP4243117B2 (ja) 半導体パッケージとその製造方法および半導体装置
JP2009135492A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP5188256B2 (ja) キャパシタ部品の製造方法
JP2012033968A (ja) プリント配線板及びその製造方法
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP4704866B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5171664B2 (ja) 配線基板及び積層セラミックコンデンサ
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP4467341B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181018

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 9