JP2001028482A - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法Info
- Publication number
- JP2001028482A JP2001028482A JP11199690A JP19969099A JP2001028482A JP 2001028482 A JP2001028482 A JP 2001028482A JP 11199690 A JP11199690 A JP 11199690A JP 19969099 A JP19969099 A JP 19969099A JP 2001028482 A JP2001028482 A JP 2001028482A
- Authority
- JP
- Japan
- Prior art keywords
- double
- sided circuit
- solder
- adhesive sheet
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
- Y10T428/266—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension of base or substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
- Y10T428/31681—Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】熱膨張率が極めて小さく、しかも、接続信頼性
が高く、配線の自由度が大きい多層配線基板を提供す
る。 【解決手段】合金箔２を基体とした有機高分子樹脂から
なる絶縁層３の両面に回路４が設けられこれら両回路４
が半田製導電体５ａが充填されたビアにより電気的に接
続された複数の両面回路基板１が、接着剤層６を介して
積層一体化され、上記接着剤層６には、これを挟む２つ
の両面回路基板１の回路４に当接する部分の所定位置に
孔が穿設され、上記穿孔部に半田製導電体７が設けら
れ、上記半田製導電体７により上記２つの両面回路基板
１の回路４が電気的に接続されている。
が高く、配線の自由度が大きい多層配線基板を提供す
る。 【解決手段】合金箔２を基体とした有機高分子樹脂から
なる絶縁層３の両面に回路４が設けられこれら両回路４
が半田製導電体５ａが充填されたビアにより電気的に接
続された複数の両面回路基板１が、接着剤層６を介して
積層一体化され、上記接着剤層６には、これを挟む２つ
の両面回路基板１の回路４に当接する部分の所定位置に
孔が穿設され、上記穿孔部に半田製導電体７が設けら
れ、上記半田製導電体７により上記２つの両面回路基板
１の回路４が電気的に接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線基板およ
びその製造方法に関するものである。
びその製造方法に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化，高性能化に伴
い、電子機器を構成する半導体装置およびこれを実装す
る多層配線基板には、小型薄型化，高性能化，高信頼性
が要求されている。これらの要求を受けて、実装方法は
ピン挿入型パッケージから表面実装型パッケージへと移
行してきており、最近では半導体素子を直接プリント基
板に実装するベアチップ実装と呼ばれる実装方法が研究
されている。また、半導体素子の多ピン化に伴い、これ
を搭載する基板の多層化の必要性が増している。この多
層化の方法として、基体の片面もしくは両面に、感光性
樹脂を用いた絶縁層と、めっきや蒸着により形成した導
体層を交互に積み重ねたビルトアップ方式の多層配線基
板が提案されている。ところが、このものでは、製造工
程が複雑で工程数が多いこと、しかも歩留りが低いこと
や納期がかかること等の問題があった。また、ガラスエ
ポキシ片面銅張り積層板の片面（銅張り面）に電導性ペ
ーストをディスペンサー等により突起として形成し、接
着シートと銅箔を重ねて加圧し、それを繰り返すことに
より多層化する方法も提案されている（特開平８−２８
８６４９号公報）。しかしながら、このものでは、接続
の信頼性，接続抵抗等の面に問題があるうえ、ファイン
回路への応用が困難であり、しかも多層化するために層
数の分だけプレスを繰り返す必要があり、製造に時間が
かかる等の種々の問題があった。
い、電子機器を構成する半導体装置およびこれを実装す
る多層配線基板には、小型薄型化，高性能化，高信頼性
が要求されている。これらの要求を受けて、実装方法は
ピン挿入型パッケージから表面実装型パッケージへと移
行してきており、最近では半導体素子を直接プリント基
板に実装するベアチップ実装と呼ばれる実装方法が研究
されている。また、半導体素子の多ピン化に伴い、これ
を搭載する基板の多層化の必要性が増している。この多
層化の方法として、基体の片面もしくは両面に、感光性
樹脂を用いた絶縁層と、めっきや蒸着により形成した導
体層を交互に積み重ねたビルトアップ方式の多層配線基
板が提案されている。ところが、このものでは、製造工
程が複雑で工程数が多いこと、しかも歩留りが低いこと
や納期がかかること等の問題があった。また、ガラスエ
ポキシ片面銅張り積層板の片面（銅張り面）に電導性ペ
ーストをディスペンサー等により突起として形成し、接
着シートと銅箔を重ねて加圧し、それを繰り返すことに
より多層化する方法も提案されている（特開平８−２８
８６４９号公報）。しかしながら、このものでは、接続
の信頼性，接続抵抗等の面に問題があるうえ、ファイン
回路への応用が困難であり、しかも多層化するために層
数の分だけプレスを繰り返す必要があり、製造に時間が
かかる等の種々の問題があった。
【０００３】一方、ベアチップ実装では、熱膨張係数：
３〜４ｐｐｍ／℃のシリコンチップを熱膨張係数：１０
〜２０ｐｐｍ／℃のプリント基板上に直接接着剤を介し
て接着するため、両者の熱膨張の差により応力がかか
り、接続信頼性が低下するという問題が生じている。ま
た、上記応力は接着剤にクラックを生じさせて耐湿性を
低下させる等の問題をも引き起こしている。このような
応力を緩和するために、接着剤の弾性率を下げて応力の
拡散効果を図る方法等も実施されているが、これらの方
法によっても、接続信頼性を充分に確保することができ
ず、さらに高い接続信頼性を確保するには、基体自体の
熱膨張係数を下げることが必要不可欠となっている。
３〜４ｐｐｍ／℃のシリコンチップを熱膨張係数：１０
〜２０ｐｐｍ／℃のプリント基板上に直接接着剤を介し
て接着するため、両者の熱膨張の差により応力がかか
り、接続信頼性が低下するという問題が生じている。ま
た、上記応力は接着剤にクラックを生じさせて耐湿性を
低下させる等の問題をも引き起こしている。このような
応力を緩和するために、接着剤の弾性率を下げて応力の
拡散効果を図る方法等も実施されているが、これらの方
法によっても、接続信頼性を充分に確保することができ
ず、さらに高い接続信頼性を確保するには、基体自体の
熱膨張係数を下げることが必要不可欠となっている。
【０００４】このような背景の中、本発明らは、メタル
コアを基体とした有機高分子樹脂からなる絶縁層の両面
に配線導体を設け、これら表裏両面の配線導体をスルー
ホールにより電気的に接続してなる低熱膨張両面回路基
板を複数枚用意し、これら両面回路基板を接着剤層を介
して積層一体化した多層配線基板およびその製造方法を
提案している（特願平９−２６０２０１号公報）。
コアを基体とした有機高分子樹脂からなる絶縁層の両面
に配線導体を設け、これら表裏両面の配線導体をスルー
ホールにより電気的に接続してなる低熱膨張両面回路基
板を複数枚用意し、これら両面回路基板を接着剤層を介
して積層一体化した多層配線基板およびその製造方法を
提案している（特願平９−２６０２０１号公報）。
【０００５】
【発明が解決しようとする課題】しかしながら、上記多
層配線基板を構成する複数の両面回路基板において、そ
の表裏両面の配線導体を電気的に接続するスルーホール
は、温度サイクル試験等の環境加速試験においてスルー
ホール内部もしくはスルーホールコーナー部に亀裂が生
じる等信頼性に問題がある。このため、上記スルーホー
ルのめっき厚みを厚くすることにより信頼性を向上させ
ることが考えられるが、この場合には、エッチングによ
る回路形成工程において微細配線を設けることができな
い。一方、微細配線を形成するためには、表裏両面の導
体層の厚みを小さくする必要があるが、スルーホールの
信頼性は低下する。しかも、上記複数の両面回路基板を
接着剤層を介して積層一体化する工程において、隣り合
う（積み重なる）２つの両面回路基板の配線導体を半田
製導電体により電気的に接続することを行っているが、
上記両面回路基板のスルーホール上に半田製導電体を設
けることができないため、配線の自由度が大きく阻害さ
れている。
層配線基板を構成する複数の両面回路基板において、そ
の表裏両面の配線導体を電気的に接続するスルーホール
は、温度サイクル試験等の環境加速試験においてスルー
ホール内部もしくはスルーホールコーナー部に亀裂が生
じる等信頼性に問題がある。このため、上記スルーホー
ルのめっき厚みを厚くすることにより信頼性を向上させ
ることが考えられるが、この場合には、エッチングによ
る回路形成工程において微細配線を設けることができな
い。一方、微細配線を形成するためには、表裏両面の導
体層の厚みを小さくする必要があるが、スルーホールの
信頼性は低下する。しかも、上記複数の両面回路基板を
接着剤層を介して積層一体化する工程において、隣り合
う（積み重なる）２つの両面回路基板の配線導体を半田
製導電体により電気的に接続することを行っているが、
上記両面回路基板のスルーホール上に半田製導電体を設
けることができないため、配線の自由度が大きく阻害さ
れている。
【０００６】本発明は、このような事情に鑑みなされた
もので、熱膨張率が極めて小さく、しかも、接続信頼性
が高く、配線の自由度が大きい多層配線基板およびその
製造方法の提供をその目的とする。
もので、熱膨張率が極めて小さく、しかも、接続信頼性
が高く、配線の自由度が大きい多層配線基板およびその
製造方法の提供をその目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、メタルコアを基体とした有機高分子樹脂
からなる絶縁層の両面に配線導体が設けられこれら両配
線導体が低融点金属が充填されたビアホールにより電気
的に接続された複数の両面回路基板が、接着剤層を介し
て積層一体化され、上記接着剤層には、これを挟む２つ
の両面回路基板の配線導体に当接する部分の所定位置に
孔が穿設され、上記穿孔部に半田製導電体が設けられ、
上記半田製導電体により上記２つの両面回路基板の配線
導体が電気的に接続されている多層配線基板を第１の要
旨とし、この多層配線基板を製造する方法であって、メ
タルコアを基体とした有機高分子樹脂からなる絶縁層の
両面に配線導体が設けられこれら両配線導体が低融点金
属が充填されたビアホールにより電気的に接続された複
数の両面回路基板と、上記両面回路基板の配線導体の所
定部分に対応する位置に開孔した接着シートとを準備す
る工程と、上記両面回路基板に設けた配線導体の所定部
分に上記接着シートの開孔部を位置合わせした状態で上
記両面回路基板に接着シートを仮接着する工程と、接着
シート仮接着後に各接着シートの開孔部に印刷により半
田ペーストを充填し加熱溶融させて半田バンプを形成す
る工程と、半田バンプ形成後に上記各両面回路基板の配
線導体が所定の電気的接続を行えるよう位置合わせして
上記各両面回路基板を積み重ね加熱加圧して全体を一体
化させる工程を備えている多層配線基板の製造方法を第
２の要旨とする。
め、本発明は、メタルコアを基体とした有機高分子樹脂
からなる絶縁層の両面に配線導体が設けられこれら両配
線導体が低融点金属が充填されたビアホールにより電気
的に接続された複数の両面回路基板が、接着剤層を介し
て積層一体化され、上記接着剤層には、これを挟む２つ
の両面回路基板の配線導体に当接する部分の所定位置に
孔が穿設され、上記穿孔部に半田製導電体が設けられ、
上記半田製導電体により上記２つの両面回路基板の配線
導体が電気的に接続されている多層配線基板を第１の要
旨とし、この多層配線基板を製造する方法であって、メ
タルコアを基体とした有機高分子樹脂からなる絶縁層の
両面に配線導体が設けられこれら両配線導体が低融点金
属が充填されたビアホールにより電気的に接続された複
数の両面回路基板と、上記両面回路基板の配線導体の所
定部分に対応する位置に開孔した接着シートとを準備す
る工程と、上記両面回路基板に設けた配線導体の所定部
分に上記接着シートの開孔部を位置合わせした状態で上
記両面回路基板に接着シートを仮接着する工程と、接着
シート仮接着後に各接着シートの開孔部に印刷により半
田ペーストを充填し加熱溶融させて半田バンプを形成す
る工程と、半田バンプ形成後に上記各両面回路基板の配
線導体が所定の電気的接続を行えるよう位置合わせして
上記各両面回路基板を積み重ね加熱加圧して全体を一体
化させる工程を備えている多層配線基板の製造方法を第
２の要旨とする。
【０００８】すなわち、本発明者らは、熱膨張率が極め
て小さく、しかも、接続信頼性が高く、配線の自由度が
大きい多層配線基板を得るため、一連の研究を行った結
果、メタルコアを基体とし、かつ、表裏両面の配線導体
を低融点金属を充填したビアホールで電気的に接続する
と、熱膨張率が極めて小さく、しかも、接続信頼性が高
く、配線の自由度が大きい多層配線基板を得ることがで
きることを見出し、本発明に到達した。本発明の多層配
線基板のように、メタルコアを基体とすることにより、
低熱膨張両面回路基板を得ることができ、これらを多層
に積層一体化することにより、低熱膨張多層配線基板を
得ることができる。また、本発明の多層配線基板のよう
に、スルーホールを設ける代りに、低融点金属を充填し
たビアホールを設けると、温度サイクル試験等の環境加
速試験においても内部やコーナー部に亀裂が生じず、接
続信頼性が高い。また、低融点金属を充填したビアホー
ル上に半田製導電体を設けて、積み重なる（上下に隣り
合う）２つの両面回路基板の配線導体を電気的に接続す
ることができるため、配線の自由度が大きい。一方、本
発明の製造方法では、両面回路基板に接着シートを位置
合わせして仮接着し、この接着シートに開けた開孔部に
半田バンプを形成したのち、各両面回路基板を位置合わ
せして積重し加熱加圧して全体を一体化させているた
め、一回の加熱加圧により複数の両面回路基板を一体化
することができる。と同時に、配線導体の層数が何層で
あっても、上記一回の加熱加圧により各配線導体間の電
気的接続が行える。本発明において、「両面回路基板の
配線導体の所定部分に対応する位置に開孔した接着シー
トとを準備する」とは、接着シートを両面回路基板上に
載せたのち開孔する場合を含む意味である。
て小さく、しかも、接続信頼性が高く、配線の自由度が
大きい多層配線基板を得るため、一連の研究を行った結
果、メタルコアを基体とし、かつ、表裏両面の配線導体
を低融点金属を充填したビアホールで電気的に接続する
と、熱膨張率が極めて小さく、しかも、接続信頼性が高
く、配線の自由度が大きい多層配線基板を得ることがで
きることを見出し、本発明に到達した。本発明の多層配
線基板のように、メタルコアを基体とすることにより、
低熱膨張両面回路基板を得ることができ、これらを多層
に積層一体化することにより、低熱膨張多層配線基板を
得ることができる。また、本発明の多層配線基板のよう
に、スルーホールを設ける代りに、低融点金属を充填し
たビアホールを設けると、温度サイクル試験等の環境加
速試験においても内部やコーナー部に亀裂が生じず、接
続信頼性が高い。また、低融点金属を充填したビアホー
ル上に半田製導電体を設けて、積み重なる（上下に隣り
合う）２つの両面回路基板の配線導体を電気的に接続す
ることができるため、配線の自由度が大きい。一方、本
発明の製造方法では、両面回路基板に接着シートを位置
合わせして仮接着し、この接着シートに開けた開孔部に
半田バンプを形成したのち、各両面回路基板を位置合わ
せして積重し加熱加圧して全体を一体化させているた
め、一回の加熱加圧により複数の両面回路基板を一体化
することができる。と同時に、配線導体の層数が何層で
あっても、上記一回の加熱加圧により各配線導体間の電
気的接続が行える。本発明において、「両面回路基板の
配線導体の所定部分に対応する位置に開孔した接着シー
トとを準備する」とは、接着シートを両面回路基板上に
載せたのち開孔する場合を含む意味である。
【０００９】また、本発明において、上記両面回路基板
を製造する際に、メタルコアを基体とした有機高分子樹
脂からなる絶縁層の両面に導体層が設けられ上記メタル
コアの所定位置に孔が開けられた基材を準備する工程
と、上記孔に対応する上記基材の部分に、上記孔より小
さい貫通孔を開ける工程と、上記貫通孔に低融点金属を
充填する工程と、上記充填後に上記基材の両面にめっき
を行い低融点金属で上記基材の両面の導体層を電気的に
接続する工程と、上記めっき後に上記両面の導体層に回
路を形成する工程とを設けるようにした場合には、上記
基材の貫通孔に充填した低融点金属に直接めっきを行
い、表裏両面の導体層を電気的に接続することができ、
薄い導体層にすることができる。
を製造する際に、メタルコアを基体とした有機高分子樹
脂からなる絶縁層の両面に導体層が設けられ上記メタル
コアの所定位置に孔が開けられた基材を準備する工程
と、上記孔に対応する上記基材の部分に、上記孔より小
さい貫通孔を開ける工程と、上記貫通孔に低融点金属を
充填する工程と、上記充填後に上記基材の両面にめっき
を行い低融点金属で上記基材の両面の導体層を電気的に
接続する工程と、上記めっき後に上記両面の導体層に回
路を形成する工程とを設けるようにした場合には、上記
基材の貫通孔に充填した低融点金属に直接めっきを行
い、表裏両面の導体層を電気的に接続することができ、
薄い導体層にすることができる。
【００１０】つぎに、本発明を詳しく説明する。
【００１１】本発明の多層配線基板を構成する両面回路
基板において、絶縁層として用いられる有機高分子材料
としては、ポリイミド系樹脂が好適に用いられるが、こ
れに限定するものではなく、ポリエーテルイミド，ポリ
エーテルサルフォン，エポキシ系等が用いられる。ま
た、上記絶縁層の表裏両面の配線導体を構成する金属材
料としては、銅が好適に用いられるが、これに限定する
ものではなく、金，銀等が用いられる。
基板において、絶縁層として用いられる有機高分子材料
としては、ポリイミド系樹脂が好適に用いられるが、こ
れに限定するものではなく、ポリエーテルイミド，ポリ
エーテルサルフォン，エポキシ系等が用いられる。ま
た、上記絶縁層の表裏両面の配線導体を構成する金属材
料としては、銅が好適に用いられるが、これに限定する
ものではなく、金，銀等が用いられる。
【００１２】また、絶縁層にビアホール（貫通孔）を開
ける手段としては、孔の大きさにより適切な方法を選択
すればよいが、ドリル，パンチ，レーザー等が挙げられ
る。また、貫通孔を充填する低融点金属としては、Ｓ
ｎ，Ｐｂ，Ａｇ，Ｂｉ，Ｚｎ，Ｓｂ，Ｃｕから選ばれた
半田製導電体、例えば、Ｓｎ−Ｐｂ系，Ｓｎ−Ａｇ系，
Ｓｎ−Ｓｂ系，Ｓｎ−Ｂｉ系，Ｓｎ−Ａｇ−Ｂｉ系，Ｓ
ｎ−Ｚｎ系，Ｓｎ−Ｃｕ系等半田組成に限定されず、基
板に求められる耐熱性に応じて最適であるものを選択す
ればよい。
ける手段としては、孔の大きさにより適切な方法を選択
すればよいが、ドリル，パンチ，レーザー等が挙げられ
る。また、貫通孔を充填する低融点金属としては、Ｓ
ｎ，Ｐｂ，Ａｇ，Ｂｉ，Ｚｎ，Ｓｂ，Ｃｕから選ばれた
半田製導電体、例えば、Ｓｎ−Ｐｂ系，Ｓｎ−Ａｇ系，
Ｓｎ−Ｓｂ系，Ｓｎ−Ｂｉ系，Ｓｎ−Ａｇ−Ｂｉ系，Ｓ
ｎ−Ｚｎ系，Ｓｎ−Ｃｕ系等半田組成に限定されず、基
板に求められる耐熱性に応じて最適であるものを選択す
ればよい。
【００１３】上記貫通孔内への低融点金属の充填におい
ては、この低融点金属が上記貫通孔の全空間を満たすよ
うに充填すればよい。上記低融点金属の充填法として
は、例えば、低融点金属粉末、もしくは必要に応じて有
機剤と混合しペースト状とした低融点金属材料を両面基
板の片側からスキージにより圧入する方法、あるいは上
記貫通孔上部に過度量の低融点金属材料を印刷したのち
に上面からプレスにより圧入する方法が挙げられる。さ
らに、融点以上の温度で加熱加圧することにより充填を
確実なものとすることができる。また、必要に応じて、
上記低融点金属の過度量を上記両面基板の表裏両面を研
磨し、取り除いてもよい。
ては、この低融点金属が上記貫通孔の全空間を満たすよ
うに充填すればよい。上記低融点金属の充填法として
は、例えば、低融点金属粉末、もしくは必要に応じて有
機剤と混合しペースト状とした低融点金属材料を両面基
板の片側からスキージにより圧入する方法、あるいは上
記貫通孔上部に過度量の低融点金属材料を印刷したのち
に上面からプレスにより圧入する方法が挙げられる。さ
らに、融点以上の温度で加熱加圧することにより充填を
確実なものとすることができる。また、必要に応じて、
上記低融点金属の過度量を上記両面基板の表裏両面を研
磨し、取り除いてもよい。
【００１４】上記貫通孔内に低融点金属が充填された両
面基板における回路形成は、電解めっき，パターニング
により行う。回路層の厚みは、３６μｍ以下に設定さ
れ、好ましくは１８μｍ以下がよい。この範囲以上で
は、回路配線の微細化が難しい。また、パターニング後
に低融点金属の融点以上の温度で加熱加圧して回路層と
金属接合を図ることにより電気的接続を確実なものとす
る。また、予め接着剤層に貫通孔を設け、低融点金属を
充填したのち、この接着剤層の表裏両面に銅箔を貼り合
わせてパターニングを行ってもよい。もしくは、上記貫
通孔を設けた接着剤層に低融点金属を充填したのち、無
電解めっき，蒸着，電解めっき等を組み合わせることに
より回路形成を行ってもよい。このように、上記貫通孔
に低融点金属を充填した場合には、低融点金属に直接め
っきを施すことができるという利点がある。
面基板における回路形成は、電解めっき，パターニング
により行う。回路層の厚みは、３６μｍ以下に設定さ
れ、好ましくは１８μｍ以下がよい。この範囲以上で
は、回路配線の微細化が難しい。また、パターニング後
に低融点金属の融点以上の温度で加熱加圧して回路層と
金属接合を図ることにより電気的接続を確実なものとす
る。また、予め接着剤層に貫通孔を設け、低融点金属を
充填したのち、この接着剤層の表裏両面に銅箔を貼り合
わせてパターニングを行ってもよい。もしくは、上記貫
通孔を設けた接着剤層に低融点金属を充填したのち、無
電解めっき，蒸着，電解めっき等を組み合わせることに
より回路形成を行ってもよい。このように、上記貫通孔
に低融点金属を充填した場合には、低融点金属に直接め
っきを施すことができるという利点がある。
【００１５】基板の低熱膨張化を実現するために用いら
れる芯材としては、Ｆｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｔｉ，Ｃ
ｕ，Ｃｏあるいはこれらを含む合金箔、もしくはセラミ
ック材料が用いられる。上記金属箔もしくはセラミック
材料は、導体層および絶縁層の膨張を抑制する働きをす
るため、それ自体の熱膨張率は充分に小さい必要があ
る。芯材がＮｉ−Ｆｅ系合金箔の場合、その比率により
熱膨張率が変化するため、Ｎｉ含有率（重量％）は３１
〜５０重量％、好ましくは３１〜４５重量％の範囲が好
適に用いられる。この範囲以上もしくは以下であると、
熱膨張係数が大きく、チップと同等の熱膨張係数を得ら
れない。また、上記金属箔の厚みは、１０〜３００μ
ｍ、好ましくは、１０〜２００μｍ、さらに好ましく
は、１０〜１００μｍの範囲がよい。この厚みより小さ
いと、回路基板とシリコンチップの熱膨張差を抑えるこ
とができない。
れる芯材としては、Ｆｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｔｉ，Ｃ
ｕ，Ｃｏあるいはこれらを含む合金箔、もしくはセラミ
ック材料が用いられる。上記金属箔もしくはセラミック
材料は、導体層および絶縁層の膨張を抑制する働きをす
るため、それ自体の熱膨張率は充分に小さい必要があ
る。芯材がＮｉ−Ｆｅ系合金箔の場合、その比率により
熱膨張率が変化するため、Ｎｉ含有率（重量％）は３１
〜５０重量％、好ましくは３１〜４５重量％の範囲が好
適に用いられる。この範囲以上もしくは以下であると、
熱膨張係数が大きく、チップと同等の熱膨張係数を得ら
れない。また、上記金属箔の厚みは、１０〜３００μ
ｍ、好ましくは、１０〜２００μｍ、さらに好ましく
は、１０〜１００μｍの範囲がよい。この厚みより小さ
いと、回路基板とシリコンチップの熱膨張差を抑えるこ
とができない。
【００１６】上記両面回路基板を多層化するには、上記
両面回路基板の必要な場所に対応する位置に開孔した接
着シートを、上記両面回路基板の両面もしくは片面に位
置合わせして仮接着し、上記開孔部に印刷で半田ペース
トを入れ、加熱溶融させて半田バンプを形成した上記半
田バンプ付き両面回路基板を位置合わせして複数枚重
ね、加熱加圧し一体化させることにより実現できる。こ
こで、上記開孔部は、両面回路基材の表裏両面の配線導
体を電気的に接続しているビア上回路においても適用す
ることができる。
両面回路基板の必要な場所に対応する位置に開孔した接
着シートを、上記両面回路基板の両面もしくは片面に位
置合わせして仮接着し、上記開孔部に印刷で半田ペース
トを入れ、加熱溶融させて半田バンプを形成した上記半
田バンプ付き両面回路基板を位置合わせして複数枚重
ね、加熱加圧し一体化させることにより実現できる。こ
こで、上記開孔部は、両面回路基材の表裏両面の配線導
体を電気的に接続しているビア上回路においても適用す
ることができる。
【００１７】上記接着シートは積層一体化後に絶縁層と
なるため、これを構成する接着剤としては、耐熱性，電
気的特性等からポリイミド系，エポキシ系またはその混
合系等が好ましい。上記接着シートの厚みとしては、
０．０１ｍｍから１．０ｍｍ程度とするのがよい。この
範囲より小さいと作業性が悪い。この範囲以上であると
半田ペーストがうまく上記開孔部に充填されず信頼性を
低下させる原因となる。上記接着シートに孔を開ける手
段としては、孔の大きさにより適切な方法を選択すれば
よいが、例えば、ドリル，パンチ，レーザー等が挙げら
れる。
なるため、これを構成する接着剤としては、耐熱性，電
気的特性等からポリイミド系，エポキシ系またはその混
合系等が好ましい。上記接着シートの厚みとしては、
０．０１ｍｍから１．０ｍｍ程度とするのがよい。この
範囲より小さいと作業性が悪い。この範囲以上であると
半田ペーストがうまく上記開孔部に充填されず信頼性を
低下させる原因となる。上記接着シートに孔を開ける手
段としては、孔の大きさにより適切な方法を選択すれば
よいが、例えば、ドリル，パンチ，レーザー等が挙げら
れる。
【００１８】上記接着シートを仮固定する工程におい
て、上記低熱膨張両面回路基板の両面もしくは片面の任
意の位置に、開孔した接着シートを熱プレスを用いて仮
接着すればよい。また、予め接着シートを上記両面回路
基板の両面もしくは片面に仮接着したのち、レーザーを
用いて開孔してもよい。レーザーとしては、炭酸ガス，
エキシマ，ＹＡＧ等が好適に用いられる。
て、上記低熱膨張両面回路基板の両面もしくは片面の任
意の位置に、開孔した接着シートを熱プレスを用いて仮
接着すればよい。また、予め接着シートを上記両面回路
基板の両面もしくは片面に仮接着したのち、レーザーを
用いて開孔してもよい。レーザーとしては、炭酸ガス，
エキシマ，ＹＡＧ等が好適に用いられる。
【００１９】上記半田バンプを形成するにあたり、半田
ペーストは一般に市販されているものが用いられるが、
半田粒子の大きさは１００μｍ以下、好ましくは５０μ
ｍ以下、さらに好ましくは１０μｍ以下に設定される。
また、半田組成は特に限定されず、基板に求められる耐
熱性に応じて選択すればよい。積層後の半田バンプは対
局電極に接触して導通されるが、必要であれば、半田の
融点以上に基板を加熱して金属接合させてもよい。この
金属接合させる方法は、加熱加圧による基板の一体化と
同時に行うか、もしくは一体化したのちに再度加熱して
も良い。
ペーストは一般に市販されているものが用いられるが、
半田粒子の大きさは１００μｍ以下、好ましくは５０μ
ｍ以下、さらに好ましくは１０μｍ以下に設定される。
また、半田組成は特に限定されず、基板に求められる耐
熱性に応じて選択すればよい。積層後の半田バンプは対
局電極に接触して導通されるが、必要であれば、半田の
融点以上に基板を加熱して金属接合させてもよい。この
金属接合させる方法は、加熱加圧による基板の一体化と
同時に行うか、もしくは一体化したのちに再度加熱して
も良い。
【００２０】
【発明の実施の形態】つぎに、本発明の実施の形態を図
面にもとづいて説明する。
面にもとづいて説明する。
【００２１】図１は本発明の多層配線基板の一実施の形
態を示している。図において、１はＮｉ−Ｆｅ系合金箔
２を基体としたポリイミド樹脂からなる絶縁層３の表裏
両面に銅箔からなる回路（配線導体）４が形成された両
面回路基板である。この実施の形態では、３枚の両面回
路基板１が用いられており、これにより、多層配線基板
として６層配線基板が作製されている。５は上記各両面
回路基板１に穿設された貫通孔（ビアホール）１ａに半
田製導電体５ａを充填してなるビアであり、表裏両面の
回路４を電気的に接続している。６は上記各両面回路基
板１同士を接着するポリイミド系接着剤層である。７は
積み重なる（上下に隣り合う）２つの両面回路基板１の
回路４を電気的に接続する半田製導電体である。
態を示している。図において、１はＮｉ−Ｆｅ系合金箔
２を基体としたポリイミド樹脂からなる絶縁層３の表裏
両面に銅箔からなる回路（配線導体）４が形成された両
面回路基板である。この実施の形態では、３枚の両面回
路基板１が用いられており、これにより、多層配線基板
として６層配線基板が作製されている。５は上記各両面
回路基板１に穿設された貫通孔（ビアホール）１ａに半
田製導電体５ａを充填してなるビアであり、表裏両面の
回路４を電気的に接続している。６は上記各両面回路基
板１同士を接着するポリイミド系接着剤層である。７は
積み重なる（上下に隣り合う）２つの両面回路基板１の
回路４を電気的に接続する半田製導電体である。
【００２２】上記両面回路基板１を、つぎのようにして
製造することができる。すなわち、まず、図２に示すよ
うに、Ｎｉ−Ｆｅ系合金箔２の所定位置（半田製導電体
５ａを充填するビア５を設ける位置）に孔２ａを開け、
ついで、Ｎｉ−Ｆｅ系合金箔２の表裏両面からポリイミ
ド系接着シート１１（後述する基材８の絶縁層３とな
る）を用いて銅箔からなる導体層４ａを張り合わせ、図
３に示すような基材８を作製する（図２において、１２
は導体層４ａの片面に形成したポリイミド系樹脂層であ
る）。つぎに、図４に示すように、上記基材８のＮｉ−
Ｆｅ系合金箔２の開孔部２ａに対応する部分に、この開
孔部２ａより小さい貫通孔１ａを開ける。つぎに、図５
に示すように、この貫通孔１ａに半田製導電体５ａを充
填したのち、表裏両面の導体層４ａに電解銅めっきを行
い、表裏両面の導体層４ａを電気的に接続する（図６参
照）。このようにして得られた基材９の熱膨張率は芯材
の材料であるＮｉ−Ｆｅ系合金に支配されているため、
Ｎｉ−Ｆｅの比率や箔の厚みを変えることにより上記熱
膨張率を調節することができる。つぎに、図６に示す基
材９の表裏両面の導体層４ａに回路４を形成して両面回
路基板１（図７参照）を作製する。
製造することができる。すなわち、まず、図２に示すよ
うに、Ｎｉ−Ｆｅ系合金箔２の所定位置（半田製導電体
５ａを充填するビア５を設ける位置）に孔２ａを開け、
ついで、Ｎｉ−Ｆｅ系合金箔２の表裏両面からポリイミ
ド系接着シート１１（後述する基材８の絶縁層３とな
る）を用いて銅箔からなる導体層４ａを張り合わせ、図
３に示すような基材８を作製する（図２において、１２
は導体層４ａの片面に形成したポリイミド系樹脂層であ
る）。つぎに、図４に示すように、上記基材８のＮｉ−
Ｆｅ系合金箔２の開孔部２ａに対応する部分に、この開
孔部２ａより小さい貫通孔１ａを開ける。つぎに、図５
に示すように、この貫通孔１ａに半田製導電体５ａを充
填したのち、表裏両面の導体層４ａに電解銅めっきを行
い、表裏両面の導体層４ａを電気的に接続する（図６参
照）。このようにして得られた基材９の熱膨張率は芯材
の材料であるＮｉ−Ｆｅ系合金に支配されているため、
Ｎｉ−Ｆｅの比率や箔の厚みを変えることにより上記熱
膨張率を調節することができる。つぎに、図６に示す基
材９の表裏両面の導体層４ａに回路４を形成して両面回
路基板１（図７参照）を作製する。
【００２３】また、上記両面回路基板１を、つぎのよう
にして製造することができる。すなわち、まず、図８に
示すように、Ｎｉ−Ｆｅ系合金箔２の所定位置（半田製
導電体５ａを充填するビア５を設ける位置）に孔２ａを
開け、ついで、Ｎｉ−Ｆｅ系合金箔２の表裏両面からポ
リイミド系接着シート１１（後述する基材１８の絶縁層
３となる）を貼り合わせ、図９に示すような基材１８を
作製する。つぎに、図１０に示すように、上記基材１８
のＮｉ−Ｆｅ系合金箔２の開孔部２ａに対応する部分
に、この開孔部２ａより小さい貫通孔１ａを開ける。つ
ぎに、図１１に示すように、この貫通孔１ａに半田製導
電体５ａを充填したのち、表裏両面から、銅箔からなる
導体層４ａを貼り合わせ、表裏両面の導体層４ａを電気
的に接続する（図１２参照）。ここで、半田製導電体５
ａの融点以上で加熱加圧することにより接続を確実なも
のにする。つぎに、図１２に示す基材１９の表裏両面の
導体層４ａに回路４を形成して両面回路基板１（図１３
参照）を作製する。
にして製造することができる。すなわち、まず、図８に
示すように、Ｎｉ−Ｆｅ系合金箔２の所定位置（半田製
導電体５ａを充填するビア５を設ける位置）に孔２ａを
開け、ついで、Ｎｉ−Ｆｅ系合金箔２の表裏両面からポ
リイミド系接着シート１１（後述する基材１８の絶縁層
３となる）を貼り合わせ、図９に示すような基材１８を
作製する。つぎに、図１０に示すように、上記基材１８
のＮｉ−Ｆｅ系合金箔２の開孔部２ａに対応する部分
に、この開孔部２ａより小さい貫通孔１ａを開ける。つ
ぎに、図１１に示すように、この貫通孔１ａに半田製導
電体５ａを充填したのち、表裏両面から、銅箔からなる
導体層４ａを貼り合わせ、表裏両面の導体層４ａを電気
的に接続する（図１２参照）。ここで、半田製導電体５
ａの融点以上で加熱加圧することにより接続を確実なも
のにする。つぎに、図１２に示す基材１９の表裏両面の
導体層４ａに回路４を形成して両面回路基板１（図１３
参照）を作製する。
【００２４】上記多層配線基板を、つぎのようにして製
造することができる。すなわち、まず、ポリイミド樹脂
からなる絶縁層３の表裏両面に銅箔よりなる回路４が形
成された３枚の両面回路基板１（図７もしくは図１３参
照）と、ポリイミド系接着剤からなる２枚の接着シート
（図１４参照）１３とを準備する。ついで、図１５に示
すように、上記各接着シート１３を（３枚のうちの）２
枚の両面回路基板１の上面に、各接着シート１３の開孔
部１３ａを各両面回路基板１の回路４の所定位置（図１
の半田製導電体７を設ける位置）に位置合わせして仮接
着する。つぎに、図１６に示すように、上記各接着シー
ト１３の開孔部１３ａにスクリーン印刷により半田ペー
ストを入れ、加熱溶融させて各両面回路基板１の回路４
上に半田バンプ１４を形成する。つぎに、半田バンプ１
４を設けた２枚の両面回路基板１と、回路４を形成した
だけの１枚の両面回路基板１をそれぞれ位置合わせして
複数枚重ねたのち（図１７参照）、加熱加圧し一体化さ
せる。この状態では、各接着シート１３は接着剤層６と
なり、各半田バンプ１４は半田製導電体７となる。これ
により、３枚の両面回路基板１が積層一体化された６層
配線基板を得ることができる。
造することができる。すなわち、まず、ポリイミド樹脂
からなる絶縁層３の表裏両面に銅箔よりなる回路４が形
成された３枚の両面回路基板１（図７もしくは図１３参
照）と、ポリイミド系接着剤からなる２枚の接着シート
（図１４参照）１３とを準備する。ついで、図１５に示
すように、上記各接着シート１３を（３枚のうちの）２
枚の両面回路基板１の上面に、各接着シート１３の開孔
部１３ａを各両面回路基板１の回路４の所定位置（図１
の半田製導電体７を設ける位置）に位置合わせして仮接
着する。つぎに、図１６に示すように、上記各接着シー
ト１３の開孔部１３ａにスクリーン印刷により半田ペー
ストを入れ、加熱溶融させて各両面回路基板１の回路４
上に半田バンプ１４を形成する。つぎに、半田バンプ１
４を設けた２枚の両面回路基板１と、回路４を形成した
だけの１枚の両面回路基板１をそれぞれ位置合わせして
複数枚重ねたのち（図１７参照）、加熱加圧し一体化さ
せる。この状態では、各接着シート１３は接着剤層６と
なり、各半田バンプ１４は半田製導電体７となる。これ
により、３枚の両面回路基板１が積層一体化された６層
配線基板を得ることができる。
【００２５】上記のように、この実施の形態では、一回
の加熱加圧により３枚の両面回路基板１の一体化が行え
ると同時に、６層間の電気的接続が行える。しかも、２
層の回路４に対して、１層の割合でＮｉ−Ｆｅ系合金箔
２が配設されているため、銅箔で回路４を構成する場合
にも、６層配線基板全体の熱膨張率を低くすることがで
き、極めて高い接続信頼性を得ることができる。また、
６層の電気的接続（６層間の電気的接続）には、いずれ
も半田製導電体５ａ，７を用いているため、接続抵抗が
低く、信頼性の高い接続が行える。さらに、各半田製導
電体７の接合部の位置は、ビア５の半田製導電体５ａの
影響を受けず、任意の位置に配置できるため、設計の自
由度が上がり、高密度配線が実現できる。
の加熱加圧により３枚の両面回路基板１の一体化が行え
ると同時に、６層間の電気的接続が行える。しかも、２
層の回路４に対して、１層の割合でＮｉ−Ｆｅ系合金箔
２が配設されているため、銅箔で回路４を構成する場合
にも、６層配線基板全体の熱膨張率を低くすることがで
き、極めて高い接続信頼性を得ることができる。また、
６層の電気的接続（６層間の電気的接続）には、いずれ
も半田製導電体５ａ，７を用いているため、接続抵抗が
低く、信頼性の高い接続が行える。さらに、各半田製導
電体７の接合部の位置は、ビア５の半田製導電体５ａの
影響を受けず、任意の位置に配置できるため、設計の自
由度が上がり、高密度配線が実現できる。
【００２６】以下、実施例により、本発明の効果を示
す。
す。
【００２７】
【実施例１】所定位置に直径１５０μｍのパンチで３０
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％、熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み１８μｍ
の銅箔４ａを厚み３５μｍのポリイミド系接着シート１
１（新日鐡化学社製：ＳＰＢ−０３５Ａ）を用いて加圧
加熱接着（４０ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）
し、低熱膨張両面基板８を作製した（図３参照）。つぎ
に、３６アロイ箔２の孔２ａと同じ位置に直径１００μ
ｍのパンチを用いて貫通孔１ａを開けた（図４参照）。
上記貫通孔１ａ上部にメタルマスク（直径２００μｍ，
厚み１００μｍ）を用いて、半田粉末（平均粒径１０μ
ｍ）をスクリーン印刷したのち、プレス（１００ｋｇ／
ｃｍ2 、３０℃、５ｍｉｎ）により圧入し、過度量の半
田をバフ研磨により取り除くことにより半田製ビア５を
設けた（図５参照）。そののち、めっきの厚み１０μｍ
の電解銅めっきを行い（図６参照）、従来のエッチング
法により表裏両面の銅箔４ａに回路４を形成して両面回
路基板１を作製した（図７参照）。
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％、熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み１８μｍ
の銅箔４ａを厚み３５μｍのポリイミド系接着シート１
１（新日鐡化学社製：ＳＰＢ−０３５Ａ）を用いて加圧
加熱接着（４０ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）
し、低熱膨張両面基板８を作製した（図３参照）。つぎ
に、３６アロイ箔２の孔２ａと同じ位置に直径１００μ
ｍのパンチを用いて貫通孔１ａを開けた（図４参照）。
上記貫通孔１ａ上部にメタルマスク（直径２００μｍ，
厚み１００μｍ）を用いて、半田粉末（平均粒径１０μ
ｍ）をスクリーン印刷したのち、プレス（１００ｋｇ／
ｃｍ2 、３０℃、５ｍｉｎ）により圧入し、過度量の半
田をバフ研磨により取り除くことにより半田製ビア５を
設けた（図５参照）。そののち、めっきの厚み１０μｍ
の電解銅めっきを行い（図６参照）、従来のエッチング
法により表裏両面の銅箔４ａに回路４を形成して両面回
路基板１を作製した（図７参照）。
【００２８】上記方法により製造した低熱膨張両面回路
基板１に対して、直径１５０μｍのパンチで孔１３ａを
開けたポリイミド系接着シート１３（新日鐡化学社製：
ＳＰＢ−０３５Ａ）（図１４参照）を所定の位置に合わ
せて載せ、その状態で加熱加圧接着（２０ｋｇ／ｃ
ｍ2 、１７５℃、３０ｍｉｎ）した（図１５参照）。つ
ぎに、接着シート１３の開孔部１３ａに半田ペースト
（タムラ化研社製：ＳＱ１０−１１）をスクリーン印刷
で充填し、２２０℃でリフローしたのち、フラックスを
洗浄除去し半田バンプ１４を形成した（図１６参照）。
同様の方法により、もう一枚の半田バンプ１４付き両面
回路基板１と、回路４形成まで行った両面回路基板１を
製造し、これら３枚を位置合わせして重ね、加熱加圧
（５０ｋｇ／ｃｍ 2 、１７５℃、６０ｍｉｎ）により一
体化し（図１７参照）、６層構造の低熱膨張多層配線基
板を作製した（図１参照）。
基板１に対して、直径１５０μｍのパンチで孔１３ａを
開けたポリイミド系接着シート１３（新日鐡化学社製：
ＳＰＢ−０３５Ａ）（図１４参照）を所定の位置に合わ
せて載せ、その状態で加熱加圧接着（２０ｋｇ／ｃ
ｍ2 、１７５℃、３０ｍｉｎ）した（図１５参照）。つ
ぎに、接着シート１３の開孔部１３ａに半田ペースト
（タムラ化研社製：ＳＱ１０−１１）をスクリーン印刷
で充填し、２２０℃でリフローしたのち、フラックスを
洗浄除去し半田バンプ１４を形成した（図１６参照）。
同様の方法により、もう一枚の半田バンプ１４付き両面
回路基板１と、回路４形成まで行った両面回路基板１を
製造し、これら３枚を位置合わせして重ね、加熱加圧
（５０ｋｇ／ｃｍ 2 、１７５℃、６０ｍｉｎ）により一
体化し（図１７参照）、６層構造の低熱膨張多層配線基
板を作製した（図１参照）。
【００２９】
【実施例２】所定位置に直径１５０μｍのパンチで３０
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％、熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み３５μｍ
のポリイミド系接着シート１１（新日鐡化学社製：ＳＰ
Ｂ−０３５Ａ）を用いて、加圧加熱接着（４０ｋｇ／ｃ
ｍ2 、２００℃、５ｍｉｎ）を行い（図８参照）、低熱
膨張基板１８を作製した（図９参照）。つぎに、３６ア
ロイ箔２の孔２ａと同じ位置に直径１００μｍのパンチ
を用いて貫通孔１ａを開けた（図１０参照）。上記貫通
孔１ａ上部にメタルマスク（直径２００μｍ，厚み１０
０μｍ）を用いて、半田粉末（平均粒径１０μｍ）をス
クリーン印刷したのち、プレス（１００ｋｇ／ｃｍ2 、
３０℃、５ｍｉｎ）により圧入し、過度量の半田をバフ
研磨により取り除くことにより半田製ビア５を設けた
（図１１参照）。つぎに、上記低熱膨張基板１８の表裏
両面に、厚み１８μｍの銅箔４ａを加圧加熱接着（４０
ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）を行い（図１２
参照）、従来のエッチング法により表裏両面の銅箔４ａ
に回路４を形成して両面回路基板１を作製した（図１３
参照）。
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％、熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み３５μｍ
のポリイミド系接着シート１１（新日鐡化学社製：ＳＰ
Ｂ−０３５Ａ）を用いて、加圧加熱接着（４０ｋｇ／ｃ
ｍ2 、２００℃、５ｍｉｎ）を行い（図８参照）、低熱
膨張基板１８を作製した（図９参照）。つぎに、３６ア
ロイ箔２の孔２ａと同じ位置に直径１００μｍのパンチ
を用いて貫通孔１ａを開けた（図１０参照）。上記貫通
孔１ａ上部にメタルマスク（直径２００μｍ，厚み１０
０μｍ）を用いて、半田粉末（平均粒径１０μｍ）をス
クリーン印刷したのち、プレス（１００ｋｇ／ｃｍ2 、
３０℃、５ｍｉｎ）により圧入し、過度量の半田をバフ
研磨により取り除くことにより半田製ビア５を設けた
（図１１参照）。つぎに、上記低熱膨張基板１８の表裏
両面に、厚み１８μｍの銅箔４ａを加圧加熱接着（４０
ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）を行い（図１２
参照）、従来のエッチング法により表裏両面の銅箔４ａ
に回路４を形成して両面回路基板１を作製した（図１３
参照）。
【００３０】そののち、上記実施例１と同様にして、接
着シート１３を仮接着し、半田バンプ１４を形成し、加
熱加圧して全体を一体化し、層間の電気的接続を行い、
６層構造の低熱膨張多層配線基板を作製した。
着シート１３を仮接着し、半田バンプ１４を形成し、加
熱加圧して全体を一体化し、層間の電気的接続を行い、
６層構造の低熱膨張多層配線基板を作製した。
【００３１】
【比較例１】所定位置に直径１５０μｍのパンチで３０
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％、熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み３５μｍ
のポリイミド系接着シート１１（新日鐡化学社製：ＳＰ
Ｂ−０３５Ａ）を加圧加熱接着（４０ｋｇ／ｃｍ2 、２
００℃、５ｍｉｎ）し、低熱膨張両面基板１８を作製し
た（図９参照）。つぎに、３６アロイ箔２の孔２ａと同
じ位置に直径１００μｍのパンチを用いて貫通孔１ａを
開けた。上記貫通孔１ａ上部に導電性ペーストをスクリ
ーン印刷により充填したのち、硬化（１７５℃、６０ｍ
ｉｎ）を行い、導電性ビア１５を設けた（図１８参
照）。このとき、導電性ペーストは、導電性のフィラー
として平均粒径５μｍの球状銅粉末を、樹脂として熱硬
化エポキシ樹脂を、硬化剤として酸無水物系の硬化剤を
それぞれ８５重量％、１２．５重量％、２．５重量％の
割合で混合したものを使用した。つぎに、上記低熱膨張
基板の表裏両面に、厚み１８μｍの銅箔４ａを加熱加圧
接着（４０ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）を行
い、従来のエッチング法により表裏両面の銅箔４ａに回
路４を形成して両面回路基板１を作製した。
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％、熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み３５μｍ
のポリイミド系接着シート１１（新日鐡化学社製：ＳＰ
Ｂ−０３５Ａ）を加圧加熱接着（４０ｋｇ／ｃｍ2 、２
００℃、５ｍｉｎ）し、低熱膨張両面基板１８を作製し
た（図９参照）。つぎに、３６アロイ箔２の孔２ａと同
じ位置に直径１００μｍのパンチを用いて貫通孔１ａを
開けた。上記貫通孔１ａ上部に導電性ペーストをスクリ
ーン印刷により充填したのち、硬化（１７５℃、６０ｍ
ｉｎ）を行い、導電性ビア１５を設けた（図１８参
照）。このとき、導電性ペーストは、導電性のフィラー
として平均粒径５μｍの球状銅粉末を、樹脂として熱硬
化エポキシ樹脂を、硬化剤として酸無水物系の硬化剤を
それぞれ８５重量％、１２．５重量％、２．５重量％の
割合で混合したものを使用した。つぎに、上記低熱膨張
基板の表裏両面に、厚み１８μｍの銅箔４ａを加熱加圧
接着（４０ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）を行
い、従来のエッチング法により表裏両面の銅箔４ａに回
路４を形成して両面回路基板１を作製した。
【００３２】そののち、上記実施例と同様にして、接着
シート１３を仮接着し、半田バンプ１４を形成し、加熱
加圧して全体を一体化し、層間の電気的接続を行い、６
層構造の低熱膨張多層配線基板を作製した。
シート１３を仮接着し、半田バンプ１４を形成し、加熱
加圧して全体を一体化し、層間の電気的接続を行い、６
層構造の低熱膨張多層配線基板を作製した。
【００３３】
【比較例２】所定位置に直径１５０μｍのパンチで３０
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％，熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み１８μｍ
の銅箔４ａを厚み３５μｍのポリイミド系接着シート１
１（新日鐡化学社製：ＳＰＢ−０３５Ａ）を用いて加圧
加熱接着（４０ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）
し、低熱膨張両面基板８を作製した（図１９参照）。さ
らに、３６アロイ箔２の孔２ａと同じ位置に直径１００
μｍのパンチを用いて貫通孔１ａを開けた（図２０参
照）。つぎに、図２１に示すように、めっきの厚み１０
μｍの銅のスルーホールめっきを行い（スルーホールめ
っき部１６を形成し）、従来のエッチング法により表裏
両面の銅箔４ａに回路４を形成して両面回路基板１を作
製した（図２２参照）。
０μｍピッチにて孔２ａを開けた厚み５０μｍの３６ア
ロイ箔２（Ｎｉ：３６重量％，Ｆｅ：６４重量％，熱膨
張係数１．５ｐｐｍ／℃）の表裏両面に、厚み１８μｍ
の銅箔４ａを厚み３５μｍのポリイミド系接着シート１
１（新日鐡化学社製：ＳＰＢ−０３５Ａ）を用いて加圧
加熱接着（４０ｋｇ／ｃｍ2 、２００℃、６０ｍｉｎ）
し、低熱膨張両面基板８を作製した（図１９参照）。さ
らに、３６アロイ箔２の孔２ａと同じ位置に直径１００
μｍのパンチを用いて貫通孔１ａを開けた（図２０参
照）。つぎに、図２１に示すように、めっきの厚み１０
μｍの銅のスルーホールめっきを行い（スルーホールめ
っき部１６を形成し）、従来のエッチング法により表裏
両面の銅箔４ａに回路４を形成して両面回路基板１を作
製した（図２２参照）。
【００３４】そののち、上記実施例と同様にして、接着
シート１３を仮接着し、半田バンプ１４を形成し、加熱
加圧して全体を一体化し、層間の電気的接続を行い、６
層構造の低熱膨張多層配線基板を作製した。
シート１３を仮接着し、半田バンプ１４を形成し、加熱
加圧して全体を一体化し、層間の電気的接続を行い、６
層構造の低熱膨張多層配線基板を作製した。
【００３５】
【比較例３】ポリイミド樹脂からなる絶縁層２１（厚み
５０μｍ）の表裏両面に銅箔層２２（厚み１８μｍ）を
設けてなる両面銅張ポリイミド基材２３（三井東圧社
製：ＮＥＯＦＬＥＸ−２３１Ｒ）の所定の位置に直径１
００μｍのパンチで貫通孔２３ａを開けた（図２３参
照）。つぎに、上記実施例と同様にして、半田製ビア２
４を設けたのち（図２４参照）、めっき、回路２５形成
を行い、両面回路基板２６を作製した（図２５参照）。
そののち、上記実施例と同様にして、接着シート１３を
仮接着し、半田バンプ１４を形成し、加熱加圧して全体
を一体化し、層間の電気的接続を行い、６層構造の多層
配線基板を作製した。
５０μｍ）の表裏両面に銅箔層２２（厚み１８μｍ）を
設けてなる両面銅張ポリイミド基材２３（三井東圧社
製：ＮＥＯＦＬＥＸ−２３１Ｒ）の所定の位置に直径１
００μｍのパンチで貫通孔２３ａを開けた（図２３参
照）。つぎに、上記実施例と同様にして、半田製ビア２
４を設けたのち（図２４参照）、めっき、回路２５形成
を行い、両面回路基板２６を作製した（図２５参照）。
そののち、上記実施例と同様にして、接着シート１３を
仮接着し、半田バンプ１４を形成し、加熱加圧して全体
を一体化し、層間の電気的接続を行い、６層構造の多層
配線基板を作製した。
【００３６】
【比較例４】比較例３で使用した半田製ビア２４の代わ
りに、上記比較例１の導電性ビア１５を用いた以外は、
比較例３と同様にして、６層配線基板を作製した。
りに、上記比較例１の導電性ビア１５を用いた以外は、
比較例３と同様にして、６層配線基板を作製した。
【００３７】上記のようにして作製した実施例１，２、
比較例１〜４に記載した６層配線基板における各ビア
５，１５，２４の電気的接続信頼性を熱衝撃試験（液
層：−６５℃⇔１５０℃、各５ｍｉｎ）を用いて評価し
た。下記の表１には、各ビア５，１５，２４において導
通不良が発生したサイクル数を示した。ここでは、抵抗
値変化で±１０％以上の場合を導通不良と見なした。
比較例１〜４に記載した６層配線基板における各ビア
５，１５，２４の電気的接続信頼性を熱衝撃試験（液
層：−６５℃⇔１５０℃、各５ｍｉｎ）を用いて評価し
た。下記の表１には、各ビア５，１５，２４において導
通不良が発生したサイクル数を示した。ここでは、抵抗
値変化で±１０％以上の場合を導通不良と見なした。
【００３８】
【表１】
【００３９】上記の表１から明らかなように、比較例２
（従来のスルーホール構造を有した６層配線基板）にお
いては、１００サイクル以下で導通不良が生じる。これ
に対して、実施例１，２、比較例３に示した６層配線基
板は、１０００サイクルまで各ビア５の抵抗値変化は±
１０％以内を維持しており、各回路４間の電気的接続が
半田製導体５ａが充填されたビア５，２４により行われ
ている６層配線基板の接続信頼性が高いことが明白であ
る。また、各回路４間の電気的接続が導電性ビア１５に
より行われている比較例１と比較例４を比較したとこ
ろ、芯材として、Ｎｉ−Ｆｅ系合金箔２を使用すること
により信頼性が大幅に向上している。Ｎｉ−Ｆｅ系合金
箔２により、ビア１５周辺のＺ軸方向の変形量が抑制さ
れたために比較例１の信頼性が向上したと考えられる。
（従来のスルーホール構造を有した６層配線基板）にお
いては、１００サイクル以下で導通不良が生じる。これ
に対して、実施例１，２、比較例３に示した６層配線基
板は、１０００サイクルまで各ビア５の抵抗値変化は±
１０％以内を維持しており、各回路４間の電気的接続が
半田製導体５ａが充填されたビア５，２４により行われ
ている６層配線基板の接続信頼性が高いことが明白であ
る。また、各回路４間の電気的接続が導電性ビア１５に
より行われている比較例１と比較例４を比較したとこ
ろ、芯材として、Ｎｉ−Ｆｅ系合金箔２を使用すること
により信頼性が大幅に向上している。Ｎｉ−Ｆｅ系合金
箔２により、ビア１５周辺のＺ軸方向の変形量が抑制さ
れたために比較例１の信頼性が向上したと考えられる。
【００４０】また、実施例１，２、比較例１、比較例３
〜４に関しては、任意の層間を微細なビア５，１５，２
４で自由に接続できるため、設計の自由度が上がり、高
密度配線を容易に実現できることは明白である。
〜４に関しては、任意の層間を微細なビア５，１５，２
４で自由に接続できるため、設計の自由度が上がり、高
密度配線を容易に実現できることは明白である。
【００４１】さらに、上記両面回路基板１の絶縁層に
は、導体層４ａに対して１層の割合でＮｉ−Ｆｅ系合金
箔２からなる低熱膨張の芯材が含まれている。実施例
１，２および比較例１〜４に記載した６層配線基板の熱
膨張率を室温（２５℃）から２００℃の範囲で測定した
ところ、下記の表２のようになった。
は、導体層４ａに対して１層の割合でＮｉ−Ｆｅ系合金
箔２からなる低熱膨張の芯材が含まれている。実施例
１，２および比較例１〜４に記載した６層配線基板の熱
膨張率を室温（２５℃）から２００℃の範囲で測定した
ところ、下記の表２のようになった。
【００４２】
【表２】
【００４３】上記の表２に示すように、芯材として、Ｎ
ｉ−Ｆｅ系合金箔２を使用した実施例１，２および比較
例１，２の６層配線基板の熱膨張率は極めて小さく、ベ
アチップ実装に適した基板であることが明白である。こ
のように、実施例の低熱膨張多層配線基板は、ベアチッ
プ実装に適した極めて電気的接続信頼性の高い基板であ
ることは言うまでもない。
ｉ−Ｆｅ系合金箔２を使用した実施例１，２および比較
例１，２の６層配線基板の熱膨張率は極めて小さく、ベ
アチップ実装に適した基板であることが明白である。こ
のように、実施例の低熱膨張多層配線基板は、ベアチッ
プ実装に適した極めて電気的接続信頼性の高い基板であ
ることは言うまでもない。
【００４４】
【発明の効果】以上のように、本発明の多層配線基板に
よれば、スルーホールを設ける代りに、低融点金属を充
填したビアホールを設けているため、温度サイクル試験
等の環境加速試験においても内部やコーナー部に亀裂が
生じず、接続信頼性が高い。また、低融点金属を充填し
たビアホール上に半田製導電体を設けて、積み重なる
（上下に隣り合う）２つの両面回路基板の配線導体を電
気的に接続することができるため、配線の自由度が大き
い。一方、本発明の製造方法では、両面回路基板に接着
シートを位置合わせして仮接着し、この接着シートに開
けた開孔部に半田バンプを形成したのち、各両面回路基
板を位置合わせして積重し加熱加圧して全体を一体化さ
せているため、一回の加熱加圧により複数の両面回路基
板を一体化することができる。と同時に、配線導体の層
数が何層であっても、上記一回の加熱加圧により各配線
導体間の電気的接続が行える。
よれば、スルーホールを設ける代りに、低融点金属を充
填したビアホールを設けているため、温度サイクル試験
等の環境加速試験においても内部やコーナー部に亀裂が
生じず、接続信頼性が高い。また、低融点金属を充填し
たビアホール上に半田製導電体を設けて、積み重なる
（上下に隣り合う）２つの両面回路基板の配線導体を電
気的に接続することができるため、配線の自由度が大き
い。一方、本発明の製造方法では、両面回路基板に接着
シートを位置合わせして仮接着し、この接着シートに開
けた開孔部に半田バンプを形成したのち、各両面回路基
板を位置合わせして積重し加熱加圧して全体を一体化さ
せているため、一回の加熱加圧により複数の両面回路基
板を一体化することができる。と同時に、配線導体の層
数が何層であっても、上記一回の加熱加圧により各配線
導体間の電気的接続が行える。
【図１】本発明の多層配線基板の一実施の形態を示す断
面図である。
面図である。
【図２】両面回路基板の製造工程を示す断面図である。
【図３】上記両面回路基板の製造工程を示す断面図であ
る。
る。
【図４】上記両面回路基板の製造工程を示す断面図であ
る。
る。
【図５】上記両面回路基板の製造工程を示す断面図であ
る。
る。
【図６】上記両面回路基板の製造工程を示す断面図であ
る。
る。
【図７】上記両面回路基板の断面図である。
【図８】両面回路基板の変形例の製造工程を示す断面図
である。
である。
【図９】上記変形例の製造工程を示す断面図である。
【図１０】上記変形例の製造工程を示す断面図である。
【図１１】上記変形例の製造工程を示す断面図である。
【図１２】上記変形例の製造工程を示す断面図である。
【図１３】上記変形例の断面図である。
【図１４】接着シートを示す断面図である。
【図１５】両面回路基板に接着シートを仮接着した状態
を示す断面図である。
を示す断面図である。
【図１６】接着シートに半田バンプを形成した状態を示
す断面図である。
す断面図である。
【図１７】各両面回路基板を積層する状態を示す断面図
である。
である。
【図１８】比較例１の製造工程を示す断面図である。
【図１９】比較例２の製造工程を示す断面図である。
【図２０】比較例２の製造工程を示す断面図である。
【図２１】比較例２の製造工程を示す断面図である。
【図２２】比較例２の製造工程を示す断面図である。
【図２３】比較例３の製造工程を示す断面図である。
【図２４】比較例３の製造工程を示す断面図である。
【図２５】比較例３の製造工程を示す断面図である。
１ 両面回路基板 ２ 合金箔 ３ 絶縁層 ４ 回路 ５ａ，７ 半田製導電体 ６ 接着剤層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 泰史 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 長沢 徳 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 (72)発明者 桶結 卓司 大阪府茨木市下穂積１丁目１番２号 日東 電工株式会社内 Ｆターム(参考） 5E346 AA03 AA06 AA15 AA16 AA22 AA25 AA45 BB01 CC10 CC31 CC32 CC33 CC40 CC41 DD02 DD24 EE02 EE06 EE12 FF19 FF35 GG15 GG17 GG25 GG28 HH07 HH11 HH21
Claims (5)
- 【請求項１】 メタルコアを基体とした有機高分子樹脂
からなる絶縁層の両面に配線導体が設けられこれら両配
線導体が低融点金属が充填されたビアホールにより電気
的に接続された複数の両面回路基板が、接着剤層を介し
て積層一体化され、上記接着剤層には、これを挟む２つ
の両面回路基板の配線導体に当接する部分の所定位置に
孔が穿設され、上記穿孔部に半田製導電体が設けられ、
上記半田製導電体により上記２つの両面回路基板の配線
導体が電気的に接続されていること特徴とする多層配線
基板。 - 【請求項２】 上記低融点金属が、Ｓｎ，Ｐｂ，Ａｇ，
Ｂｉ，Ｚｎ，Ｓｂ，Ｃｕから選ばれた少なくとも１種類
からなる半田製導電体である請求項１記載の多層配線基
板。 - 【請求項３】 上記メタルコアが、Ｆｅ，Ｎｉ，Ａｌ，
Ｔｉ，Ｃｕ，Ｃｏあるいはこれらを含む合金からなる金
属箔である請求項１記載の多層配線基板。 - 【請求項４】 上記メタルコアが、Ｎｉ−Ｆｅ系合金箔
であり、Ｎｉ含有量が３１〜５０重量％で、かつ、その
厚みが１０μｍ〜１００μｍの範囲である請求項１記載
の多層配線基板。 - 【請求項５】 請求項１記載の多層配線基板を製造する
方法であって、メタルコアを基体とした有機高分子樹脂
からなる絶縁層の両面に配線導体が設けられこれら両配
線導体が低融点金属が充填されたビアホールにより電気
的に接続された複数の両面回路基板と、上記両面回路基
板の配線導体の所定部分に対応する位置に開孔した接着
シートとを準備する工程と、上記両面回路基板に設けた
配線導体の所定部分に上記接着シートの開孔部を位置合
わせした状態で上記両面回路基板に接着シートを仮接着
する工程と、接着シート仮接着後に各接着シートの開孔
部に印刷により半田ペーストを充填し加熱溶融させて半
田バンプを形成する工程と、半田バンプ形成後に上記各
両面回路基板の配線導体が所定の電気的接続を行えるよ
う位置合わせして上記各両面回路基板を積み重ね加熱加
圧して全体を一体化させる工程を備えていること特徴と
する多層配線基板の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19969099A JP4201436B2 (ja) | 1999-07-14 | 1999-07-14 | 多層配線基板の製造方法 |
| EP00115237A EP1069811B1 (en) | 1999-07-14 | 2000-07-13 | Multi-layer wiring board and method for manufacturing the same |
| DE60032067T DE60032067T2 (de) | 1999-07-14 | 2000-07-13 | Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung |
| US09/615,761 US6335076B1 (en) | 1999-07-14 | 2000-07-13 | Multi-layer wiring board and method for manufacturing the same |
| TW089114072A TW493367B (en) | 1999-07-14 | 2000-07-14 | Multi-layer wiring board and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19969099A JP4201436B2 (ja) | 1999-07-14 | 1999-07-14 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028482A true JP2001028482A (ja) | 2001-01-30 |
| JP4201436B2 JP4201436B2 (ja) | 2008-12-24 |
Family
ID=16412001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19969099A Expired - Fee Related JP4201436B2 (ja) | 1999-07-14 | 1999-07-14 | 多層配線基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6335076B1 (ja) |
| EP (1) | EP1069811B1 (ja) |
| JP (1) | JP4201436B2 (ja) |
| DE (1) | DE60032067T2 (ja) |
| TW (1) | TW493367B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6328201B1 (en) * | 1997-09-25 | 2001-12-11 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
| JP2003023248A (ja) * | 2001-07-05 | 2003-01-24 | Nitto Denko Corp | 多層フレキシブル配線回路基板およびその製造方法 |
| US6851599B2 (en) | 2001-07-05 | 2005-02-08 | Nitto Denko Corporation | Method for producing multilayer wiring circuit board |
| JP2008519468A (ja) * | 2004-11-11 | 2008-06-05 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | 改良されたバイアデザインを有する単層または多層プリント回路基板 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1374138A2 (de) * | 2001-03-26 | 2004-01-02 | Siemens Aktiengesellschaft | Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu |
| US6459047B1 (en) * | 2001-09-05 | 2002-10-01 | International Business Machines Corporation | Laminate circuit structure and method of fabricating |
| US6899815B2 (en) * | 2002-03-29 | 2005-05-31 | Intel Corporation | Multi-layer integrated circuit package |
| US20050233161A1 (en) * | 2002-04-02 | 2005-10-20 | Masaaki Takeda | Thermosetting adhesive sheet with electroconductive and thermoconductive properties |
| JP2003332752A (ja) * | 2002-05-14 | 2003-11-21 | Shinko Electric Ind Co Ltd | メタルコア基板およびその製造方法 |
| US7358289B2 (en) * | 2002-10-22 | 2008-04-15 | 3M Innovative Properties Company | Heat-curable adhesive composition |
| JP2006024751A (ja) * | 2004-07-08 | 2006-01-26 | Three M Innovative Properties Co | 平面多導体の接続方法及び該接続方法で接続される部分を含む電気電子部品 |
| KR100632560B1 (ko) * | 2004-08-05 | 2006-10-09 | 삼성전기주식회사 | 병렬적 인쇄회로기판 제조 방법 |
| JP4287458B2 (ja) * | 2005-11-16 | 2009-07-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | ペーストバンプを用いた印刷回路基板およびその製造方法 |
| JP4905550B2 (ja) * | 2007-03-01 | 2012-03-28 | 株式会社村田製作所 | 多層配線基板 |
| CN101470298B (zh) | 2007-12-29 | 2012-01-11 | 富士迈半导体精密工业（上海）有限公司 | 背光模组 |
| CN101937852B (zh) * | 2010-08-19 | 2012-07-04 | 日月光半导体制造股份有限公司 | 线路基板制造方法 |
| US8921703B2 (en) * | 2012-02-17 | 2014-12-30 | Htc Corporation | Circuit board, structural unit thereof and manufacturing method thereof |
| KR101438915B1 (ko) | 2012-11-02 | 2014-09-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| US20150122532A1 (en) * | 2013-11-04 | 2015-05-07 | Teledyne Technologies Incorporated | High temperature multilayer flexible printed wiring board |
| US9832866B2 (en) * | 2015-06-29 | 2017-11-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayered substrate and method of manufacturing the same |
| US10455708B2 (en) | 2015-06-29 | 2019-10-22 | Samsung Electro-Mechanics Co., Ltd. | Multilayered substrate and method for manufacturing the same |
| JP7381323B2 (ja) * | 2019-12-17 | 2023-11-15 | 日東電工株式会社 | 両面配線回路基板の製造方法および両面配線回路基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1310880A (en) * | 1969-06-13 | 1973-03-21 | Microponent Dev Ltd | Multi-layer printed circuit board assemblies |
| JPS61212096A (ja) | 1985-03-18 | 1986-09-20 | 株式会社日立製作所 | 多層配線板 |
| JPS62251136A (ja) * | 1986-04-25 | 1987-10-31 | 三菱樹脂株式会社 | 金属複合積層板 |
| US4942076A (en) * | 1988-11-03 | 1990-07-17 | Micro Substrates, Inc. | Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same |
| JPH05259600A (ja) | 1992-03-11 | 1993-10-08 | Hitachi Chem Co Ltd | 配線板およびその製造法 |
| JPH0697665A (ja) | 1992-09-14 | 1994-04-08 | Toshiba Corp | 多層印刷配線基板の製造方法 |
| JPH06268381A (ja) | 1993-03-11 | 1994-09-22 | Hitachi Ltd | 多層配線構造体及びその製造方法 |
| US6159586A (en) * | 1997-09-25 | 2000-12-12 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
-
1999
- 1999-07-14 JP JP19969099A patent/JP4201436B2/ja not_active Expired - Fee Related
-
2000
- 2000-07-13 US US09/615,761 patent/US6335076B1/en not_active Expired - Lifetime
- 2000-07-13 EP EP00115237A patent/EP1069811B1/en not_active Expired - Lifetime
- 2000-07-13 DE DE60032067T patent/DE60032067T2/de not_active Expired - Lifetime
- 2000-07-14 TW TW089114072A patent/TW493367B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6328201B1 (en) * | 1997-09-25 | 2001-12-11 | Nitto Denko Corporation | Multilayer wiring substrate and method for producing the same |
| JP2003023248A (ja) * | 2001-07-05 | 2003-01-24 | Nitto Denko Corp | 多層フレキシブル配線回路基板およびその製造方法 |
| US6851599B2 (en) | 2001-07-05 | 2005-02-08 | Nitto Denko Corporation | Method for producing multilayer wiring circuit board |
| US6887560B2 (en) | 2001-07-05 | 2005-05-03 | Nitto Denko Corporation | Multilayer flexible wiring circuit board and its manufacturing method |
| JP2008519468A (ja) * | 2004-11-11 | 2008-06-05 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | 改良されたバイアデザインを有する単層または多層プリント回路基板 |
| JP4739348B2 (ja) * | 2004-11-11 | 2011-08-03 | ピーピージー インダストリーズ オハイオ， インコーポレイテッド | 改良されたスルーホールデザインを有する単層または多層プリント回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1069811A3 (en) | 2003-05-07 |
| DE60032067D1 (de) | 2007-01-11 |
| US6335076B1 (en) | 2002-01-01 |
| TW493367B (en) | 2002-07-01 |
| JP4201436B2 (ja) | 2008-12-24 |
| DE60032067T2 (de) | 2007-03-08 |
| EP1069811B1 (en) | 2006-11-29 |
| EP1069811A2 (en) | 2001-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6373000B2 (en) | Double-sided circuit board and multilayer wiring board comprising the same and process for producing double-sided circuit board | |
| JP4201436B2 (ja) | 多層配線基板の製造方法 | |
| US9363891B2 (en) | Printed wiring board and method for manufacturing the same | |
| JP3429734B2 (ja) | 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法 | |
| KR100517009B1 (ko) | 다층배선기판및이의제조방법 | |
| KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
| TW200938020A (en) | Part built-in wiring board, and manufacturing method for the part built-in wiring board | |
| JP2002026171A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP2001332828A (ja) | 両面回路基板およびそれを用いた多層配線基板 | |
| JP2002076637A (ja) | チップ部品内蔵基板及びその製造方法 | |
| JP4694007B2 (ja) | 三次元実装パッケージの製造方法 | |
| JP2002111205A (ja) | 多層配線板の製造方法および多層配線板 | |
| JP2002290031A (ja) | 配線基板およびその製造方法 | |
| JP2002151853A (ja) | 多層配線基板とその製造方法 | |
| JP2010258019A (ja) | 樹脂多層モジュール及び樹脂多層モジュールの製造方法 | |
| JPH11163522A (ja) | 多層配線基板およびその製造方法 | |
| JP4718890B2 (ja) | 多層配線基板及びその製造方法、多層配線基板構造体 | |
| JP4786914B2 (ja) | 複合配線基板構造体 | |
| JP2002190549A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP4814129B2 (ja) | 部品内蔵配線基板、配線基板内蔵用部品 | |
| JP2001028481A (ja) | 多層配線基板およびその製造方法 | |
| JP2008098202A (ja) | 多層配線基板、多層配線基板構造体 | |
| JP2004228521A (ja) | 配線基板およびその製造方法 | |
| JP5067107B2 (ja) | 回路基板および半導体装置 | |
| JP2002076557A (ja) | 回路配線基板およびそれを用いた多層回路配線基板ならびにその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141017 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |