JP4739348B2 - 改良されたスルーホールデザインを有する単層または多層プリント回路基板 - Google Patents
改良されたスルーホールデザインを有する単層または多層プリント回路基板 Download PDFInfo
- Publication number
- JP4739348B2 JP4739348B2 JP2007540420A JP2007540420A JP4739348B2 JP 4739348 B2 JP4739348 B2 JP 4739348B2 JP 2007540420 A JP2007540420 A JP 2007540420A JP 2007540420 A JP2007540420 A JP 2007540420A JP 4739348 B2 JP4739348 B2 JP 4739348B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- hole
- layer
- conductor
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4641—Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0166—Polymeric layer used for special processing, e.g. resist for etching insulating material or photoresist used as a mask during plasma etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0397—Tab
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09545—Plated through-holes or blind vias without lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09554—Via connected to metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/135—Electrophoretic deposition of insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
本出願は「Single Or Multi−Layer Printed Circuit Board With Recessed Or Extended Breakaway Tabs And Method Of Manufacture Thereof]と題する2002年8月26日付出願の米国特許出願第10/227,768号の一部継続(CIP)であり、この米国特許出願第10/227,768号は、参照によって本明細書に援用され、かつ「Process For Creating Vias For Circuit Assemblies」と題する2002年6月27日付出願の米国特許出願第10/184,387号のCIPであり、これも参照により本明細書に援用されている。
本発明は、ともに積層された複数のプリント回路基板(PCB)から形成される多層プリント回路基板である。各PCBは、導電性シートの1つの表面を覆う絶縁性トップ層で、導電性シートのもう1つ別の表面を覆う絶縁性ボトム層で、導電性シートのエッジを覆う絶縁性エッジ層で被覆された導電性シートと、トップ層とボトム層のうち少なくとも1つの外側に面している表面に規定された回路パターンとを含む。絶縁性中間層は、複数のPCBのうち第1PCBのトップ層と複数のPCBのうち第2PCBのボトム層との間に挟まれている。
Claims (11)
- 多層回路基板であって、
該多層回路基板は、
複数の回路基板であって、該複数の回路基板の各々は、導電性シートと、回路パターンとを含み、該導電性シートは、該導電性シートの1つの表面を覆う絶縁性トップ層と、該導電性シートのもう1つ別の表面を覆う絶縁性ボトム層と、該導電性シートのエッジを覆う絶縁性エッジ層とにより被覆されており、該回路パターンは、該トップ層と該ボトム層とのうちの少なくとも1つの層の外側に面している表面上に規定されている、複数の回路基板と、
該複数の回路基板のうちの第1回路基板のトップ層と、該複数の回路基板のうちの第2回路基板のボトム層との間に挟まれた絶縁性中間層であって、該複数の回路基板のうちの1つの回路基板の該回路パターンは、該1つの回路基板の該トップ層の上の少なくとも1つの導電体と、該1つの回路基板の該ボトム層の上の少なくとも1つの導電体とを含む、絶縁性中間層と、
該1つの回路基板を貫通して延びるランドレススルーホールであって、該スルーホール内の電着された絶縁層は、溶解され、冷却されることにより内面を形成し、該内面は、該1つの回路基板の該トップ層に隣接する位置から該1つの回路基板の該トップ層と該ボトム層の中間位置へ集中し、該1つの回路基板の該トップ層と該ボトム層の中間位置から該1つの回路基板の該ボトム層に隣接する位置へ発散し、該スルーホールは、該内面上のスルーホール導電体を有し、該スルーホール導電体は、該スルーホールを貫通して延びて該1つの回路基板の該トップ層の上の該1つの導電体と、該1つの回路基板の該ボトム層の上の該1つの導電体とを電気的に接続し、該スルーホール導電体は、該導電性シートから該スルーホール内の該絶縁層によって電気的に分離されている、ランドレススルーホールと
を含む、多層回路基板。 - 断面において、前記スルーホールの前記絶縁層の前記内面の相対する側は、概ね双曲線の形のアウトラインを有する、請求項1に記載の多層回路基板。
- 前記複数の回路基板のうちの1つの回路基板の前記回路パターンは、該1つの回路基板の前記トップ層上の複数の導電体と、該1つの回路基板の前記ボトム層上の複数の導電体とを含み、
前記スルーホールは、該スルーホールを貫通して延びる複数のスルーホール導電体を有し、該複数のスルーホール導電体の各々は、互いに電気的に分離された該複数のスルーホール導電体をパターン化し、エッチングするためにフォトレジストの使用を可能にするように構成され、該複数のスルーホール導電体の各々は、該1つの回路基板の該トップ層または該ボトム層上の少なくとも1つの導電体に電気的に接続されている、請求項1に記載の多層回路基板。 - 回路基板であって、
該回路基板は、
導電性シートであって、該導電性シートの1つの表面を覆う電着された絶縁性トップ層と、該導電性シートのもう1つ別の表面を覆う電着された絶縁性ボトム層と、該導電性シートのエッジを覆う電着された絶縁性エッジ層とにより被覆された導電性シートと、
該回路基板のトップ層上の導電体および該回路基板のボトム層上の導電体であって、該導電体の両方が、絶縁性中間層を用いて他のプリント回路基板の回路パターンに電気的に接続されている、該回路基板のトップ層上の導電体および該回路基板のボトム層上の導電体と、
該回路基板を貫通するスルーホールであって、該スルーホールは、スルーホール導電体を有し、該スルーホール導電体は、該スルーホールを貫通して延び、該トップ層上の該導電体と、該ボトム層上の該導電体とを電気的に接続し、該スルーホール導電体は、電着された絶縁性スルーホール層によって該導電性シートから電気的に分離されており、該電着された絶縁性スルーホール層は、溶解され、冷却されることにより内面を形成し、該内面は、該回路基板の該トップ層に隣接する位置から該回路基板の該トップ層と該ボトム層の中間位置へ集中し、該回路基板の該トップ層と該ボトム層の中間位置から該回路基板の該ボトム層に隣接する位置へ発散する、スルーホールと
を含む、回路基板。 - 断面において、前記絶縁性スルーホール層の前記内面の1つの側は、前記トップ層と前記ボトム層の中間位置から、該トップ層と隣接する位置、または該ボトム層と隣接する位置のいずれかへのアーチ形のアウトラインを有する、請求項4に記載の回路基板。
- 断面において、前記絶縁性スルーホール層の前記内面の相対する側は、概ね双曲線の形のアウトラインを有する、請求項5に記載の回路基板。
- 前記回路基板の前記トップ層上の複数の導電体と、該回路基板の前記ボトム層上の複数の導電体とをさらに含み、
前記スルーホールは、該スルーホールを貫通して延びる複数のスルーホール導電体を含み、
該複数のスルーホール導電体の各々は、互いに電気的に分離され、
該複数のスルーホール導電体の各々は、該トップ層上の少なくとも1つの導電体と、該ボトム層上の少なくとも1つの導電体とに電気的に接続されている、請求項4に記載の回路基板。 - 回路基板を形成する方法であって、
該方法は、
(a)スルーホールを有する回路基板を提供することであって、該スルーホールは、該回路基板を貫通する、ことと、
(b)導電性シートを、該スルーホールの内面を含んで、電着された絶縁性材料で適合するように被覆し、該絶縁性材料を溶解させ、該絶縁性材料を冷却することにより、該スルーホール内に該電着された絶縁性材料の内面を形成することであって、該内面は、該回路基板の第1側に隣接する位置から該回路基板の該第1側と第2側の中間位置へ集中し、該回路基板の該第1側と該第2側の中間位置から該回路基板の該第2側に隣接する位置へ発散する、ことと、
(c)該適合するように被覆された導電性シートの1つの側に導電体を形成することと、
(d)該適合するように被覆された導電性シートの他方側にもう1つの導電体を形成することであって、該導電体の両方が、絶縁性中間層を用いて他のプリント回路基板の回路パターンに電気的に接続されている、ことと、
(e)該スルーホール内の該電着された絶縁性材料上にスルーホール導電体を形成することであって、該スルーホール導電体は、該適合するように被覆された導電性シートの1つの側の導電体と、該適合するように被覆された導電性シートの他方側の導電体とを電気的に接続する、ことと
を含む、方法。 - 前記ステップ(c)は、前記適合するように被覆された導電性シートの前記1つの側に複数の導電体を形成することを含み、
前記ステップ(d)は、該適合するように被覆された導電性シートの前記他方側に複数の導電体を形成することを含み、
前記ステップ(e)は、前記スルーホール内の前記絶縁性材料上に、複数のスルーホール導電体を形成することを含み、
該複数のスルーホール導電体の各々は、互いに電気的に分離されており、
該複数のスルーホール導電体の各々は、該適合するように被覆された導電性シートの該1つの側の少なくとも1つの導電体と、該適合するように被覆された導電性シートの該他方側の少なくとも1つの導電体とに電気的に接続されている、請求項8に記載の方法。 - 断面において、前記スルーホールの前記内面の1つの側は、前記1つの側と前記他方側との中間位置から、該1つの側と隣接する位置、または該他方側と隣接する位置のいずれかへのアーチ形のアウトラインを有する、請求項8に記載の方法。
- 前記スルーホールの前記内面の前記1つの側の断面は、概ね双曲線の1つの側の形のアウトラインを有する、請求項10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/987,480 | 2004-11-11 | ||
US10/987,480 US7485812B2 (en) | 2002-06-27 | 2004-11-11 | Single or multi-layer printed circuit board with improved via design |
PCT/US2005/040907 WO2006053206A1 (en) | 2004-11-11 | 2005-11-10 | Single or multi-layer printed circuit board with improved via design |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008519468A JP2008519468A (ja) | 2008-06-05 |
JP4739348B2 true JP4739348B2 (ja) | 2011-08-03 |
Family
ID=35911131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007540420A Expired - Fee Related JP4739348B2 (ja) | 2004-11-11 | 2005-11-10 | 改良されたスルーホールデザインを有する単層または多層プリント回路基板 |
Country Status (11)
Country | Link |
---|---|
US (1) | US7485812B2 (ja) |
EP (1) | EP1817947A1 (ja) |
JP (1) | JP4739348B2 (ja) |
KR (1) | KR100996781B1 (ja) |
CN (1) | CN100571491C (ja) |
CA (1) | CA2586290C (ja) |
HK (1) | HK1109988A1 (ja) |
MX (1) | MX2007005637A (ja) |
MY (1) | MY149115A (ja) |
TW (1) | TWI318550B (ja) |
WO (1) | WO2006053206A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060213685A1 (en) * | 2002-06-27 | 2006-09-28 | Wang Alan E | Single or multi-layer printed circuit board with improved edge via design |
KR100722625B1 (ko) * | 2005-12-12 | 2007-05-28 | 삼성전기주식회사 | 미소 홀랜드를 갖는 비아홀 및 그 형성 방법 |
US8008188B2 (en) * | 2007-06-11 | 2011-08-30 | Ppg Industries Ohio, Inc. | Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials |
JP2009088390A (ja) * | 2007-10-02 | 2009-04-23 | Denso Corp | プリント基板、プリント基板の製造方法、及び電子装置 |
US7743494B2 (en) * | 2008-01-11 | 2010-06-29 | Ppg Industries Ohio, Inc. | Process of fabricating a circuit board |
KR101609597B1 (ko) * | 2009-02-16 | 2016-04-07 | 삼성디스플레이 주식회사 | 회로기판 및 이를 갖는 표시패널 어셈블리 |
JP5763962B2 (ja) * | 2011-04-19 | 2015-08-12 | 日本特殊陶業株式会社 | セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法 |
CN102869188B (zh) * | 2012-09-18 | 2015-04-29 | 武汉芯宝科技有限公司 | 一种具有全方位抗静电功能的印刷电路板及其制造方法 |
JP6601814B2 (ja) * | 2014-05-21 | 2019-11-06 | 住友電工プリントサーキット株式会社 | プリント配線板及びプリント配線板の製造方法 |
CN106132080A (zh) * | 2016-08-30 | 2016-11-16 | 江门全合精密电子有限公司 | 一种具有边绝缘结构的电银板及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012723A (ja) * | 1998-06-23 | 2000-01-14 | Nitto Denko Corp | 回路基板の実装構造体およびそれに用いる多層回路基板 |
JP2001028482A (ja) * | 1999-07-14 | 2001-01-30 | Nitto Denko Corp | 多層配線基板およびその製造方法 |
JP2001111237A (ja) * | 1999-10-04 | 2001-04-20 | Mitsubishi Electric Corp | 多層プリント基板及び電子機器 |
US20040001325A1 (en) * | 2002-06-27 | 2004-01-01 | Wang Alan E. | Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2515875A1 (de) * | 1974-04-15 | 1975-10-23 | Texas Instruments Inc | Gedruckte schaltung und verfahren zu ihrer herstellung |
US4303715A (en) * | 1977-04-07 | 1981-12-01 | Western Electric Company, Incorporated | Printed wiring board |
JPS5527647A (en) * | 1978-08-17 | 1980-02-27 | Nippon Telegraph & Telephone | Paint for forming insulating film of conductive printed circuit board and method of forming insulating film |
US4221925A (en) * | 1978-09-18 | 1980-09-09 | Western Electric Company, Incorporated | Printed circuit board |
JPS60158764U (ja) * | 1984-03-31 | 1985-10-22 | 日本メクトロン株式会社 | フレキシブル金属ベ−ス回路基板 |
JPH0680894B2 (ja) * | 1984-07-17 | 1994-10-12 | 三菱電機株式会社 | 金属コアプリント基板の製造方法 |
US4712161A (en) * | 1985-03-25 | 1987-12-08 | Olin Corporation | Hybrid and multi-layer circuitry |
JPS63100798A (ja) * | 1986-10-17 | 1988-05-02 | 株式会社日立製作所 | 多層プリント基板の製造方法 |
EP0264105A3 (en) * | 1986-10-17 | 1988-07-27 | Hitachi, Ltd. | Method of producing multilayer printed-wiring board containing metal core |
JPH01225197A (ja) * | 1988-03-04 | 1989-09-08 | Canon Inc | プリント回路基板の製造方法 |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
JPH06244511A (ja) * | 1993-02-18 | 1994-09-02 | O K Print:Kk | プリント配線基板 |
JPH08307053A (ja) * | 1995-04-28 | 1996-11-22 | Matsushita Electric Works Ltd | 金属コアプリント配線板の製造方法 |
JPH11233904A (ja) * | 1998-02-18 | 1999-08-27 | Nec Corp | 放熱構造プリント基板 |
US6388208B1 (en) * | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
JP3765970B2 (ja) * | 2000-07-12 | 2006-04-12 | ソニーケミカル株式会社 | エッチング液及びフレキシブル配線板の製造方法 |
CN1672475B (zh) * | 2002-06-27 | 2011-11-23 | Ppg工业俄亥俄公司 | 有凹入或伸长分离接头片的单层或多层印刷电路板及其制造方法 |
-
2004
- 2004-11-11 US US10/987,480 patent/US7485812B2/en not_active Expired - Fee Related
-
2005
- 2005-11-10 CN CNB2005800386186A patent/CN100571491C/zh not_active Expired - Fee Related
- 2005-11-10 CA CA2586290A patent/CA2586290C/en not_active Expired - Fee Related
- 2005-11-10 KR KR1020077010789A patent/KR100996781B1/ko not_active IP Right Cessation
- 2005-11-10 WO PCT/US2005/040907 patent/WO2006053206A1/en active Application Filing
- 2005-11-10 MY MYPI20055274A patent/MY149115A/en unknown
- 2005-11-10 JP JP2007540420A patent/JP4739348B2/ja not_active Expired - Fee Related
- 2005-11-10 MX MX2007005637A patent/MX2007005637A/es active IP Right Grant
- 2005-11-10 EP EP05851537A patent/EP1817947A1/en not_active Withdrawn
- 2005-11-11 TW TW094139748A patent/TWI318550B/zh not_active IP Right Cessation
-
2008
- 2008-01-09 HK HK08100257.0A patent/HK1109988A1/xx not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012723A (ja) * | 1998-06-23 | 2000-01-14 | Nitto Denko Corp | 回路基板の実装構造体およびそれに用いる多層回路基板 |
JP2001028482A (ja) * | 1999-07-14 | 2001-01-30 | Nitto Denko Corp | 多層配線基板およびその製造方法 |
JP2001111237A (ja) * | 1999-10-04 | 2001-04-20 | Mitsubishi Electric Corp | 多層プリント基板及び電子機器 |
US20040001325A1 (en) * | 2002-06-27 | 2004-01-01 | Wang Alan E. | Single or multi-layer printed circuit board with recessed or extended breakaway tabs and method of manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
CA2586290A1 (en) | 2006-05-18 |
CN100571491C (zh) | 2009-12-16 |
US20050124196A1 (en) | 2005-06-09 |
WO2006053206A9 (en) | 2006-08-24 |
HK1109988A1 (en) | 2008-06-27 |
US7485812B2 (en) | 2009-02-03 |
WO2006053206A1 (en) | 2006-05-18 |
TWI318550B (en) | 2009-12-11 |
TW200635467A (en) | 2006-10-01 |
CN101057531A (zh) | 2007-10-17 |
JP2008519468A (ja) | 2008-06-05 |
KR100996781B1 (ko) | 2010-11-25 |
KR20070058707A (ko) | 2007-06-08 |
MY149115A (en) | 2013-07-15 |
EP1817947A1 (en) | 2007-08-15 |
MX2007005637A (es) | 2007-06-05 |
CA2586290C (en) | 2012-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8141245B2 (en) | Method of forming a circuit board with improved via design | |
JP4739348B2 (ja) | 改良されたスルーホールデザインを有する単層または多層プリント回路基板 | |
US7690103B2 (en) | Method of forming a printed circuit board with improved via design | |
JP4943236B2 (ja) | パネルを含む回路基板およびその製造方法 | |
US7797826B2 (en) | Method of power-ground plane partitioning to utilize channel/trenches | |
CN116266972A (zh) | 具有改善垂直电和/或热连接的电镀盲槽的印制电路板 | |
JP2003031918A (ja) | 電子部品構成体 | |
JPH05259592A (ja) | プリント配線基板 | |
JP2004296718A (ja) | プリント配線板、及び駆動回路基板の製造方法 | |
JPH03241888A (ja) | プリント配線板 | |
JP2004311604A (ja) | 多層基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |