JP2016012698A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2016012698A
JP2016012698A JP2014134791A JP2014134791A JP2016012698A JP 2016012698 A JP2016012698 A JP 2016012698A JP 2014134791 A JP2014134791 A JP 2014134791A JP 2014134791 A JP2014134791 A JP 2014134791A JP 2016012698 A JP2016012698 A JP 2016012698A
Authority
JP
Japan
Prior art keywords
cavity
insulating substrate
insulating layer
forming region
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014134791A
Other languages
English (en)
Other versions
JP6219787B2 (ja
Inventor
義徳 中臣
Yoshinori Nakaomi
義徳 中臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014134791A priority Critical patent/JP6219787B2/ja
Publication of JP2016012698A publication Critical patent/JP2016012698A/ja
Application granted granted Critical
Publication of JP6219787B2 publication Critical patent/JP6219787B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】生産効率の高い配線基板の製造方法を提供することを課題とする。【解決手段】キャビティ形成領域Xおよびキャビティ形成領域Xを囲繞するキャビティ周辺領域Yを有する絶縁基板1を準備する工程と、絶縁基板1の下面にキャビティ形成領域Xおよびキャビティ周辺領域Yの境界の一部を横切る導体パターンPを形成する工程と、絶縁基板1を境界に沿って上面から下面に向けてレーザー加工することでキャビティ形成領域Xを導体パターンPにより係止した状態でキャビティ周辺領域Yと分断する工程と、導体パターンPをキャビティ形成領域Xとキャビティ周辺領域Yの間で分断し、キャビティ形成領域Xを絶縁基板1から分離除去する工程とを含む。【選択図】図4

Description

本発明は、絶縁層に設けられたキャビティ内に電子部品が収容されて成る電子部品内蔵型の配線基板の製造方法に関するものである。
まず、図6を基に、従来の製造方法により製造される配線基板Bの一例を説明する。
配線基板Bは、絶縁基板21と、第1絶縁層22と、第2絶縁層23と、配線導体24と、ソルダーレジスト層25と、電子部品Dとを具備する。
絶縁基板21には、電子部品Dを収容するキャビティ26が形成されている。キャビティ26内には、電子部品Dが第1絶縁層22および第2絶縁層23により固着された状態で収容されている。
さらに絶縁基板21には、複数のスルーホール27が形成されている。絶縁基板21の表面およびスルーホール27内には、配線導体24が被着されている。絶縁基板21上下の配線導体24同士は、スルーホール27を介して電気的に接続される。
第1絶縁層22は、絶縁基板21の上面に被着されている。第2絶縁層23は、絶縁基板21の下面に被着されている。第1および第2絶縁層22,23には、複数のビアホール28が形成されている。第1および第2絶縁層22,23の表面およびビアホール28内には、配線導体24が被着されている。第1絶縁層22上面の配線導体24の一部は、絶縁基板21上面の配線導体24にビアホール28を介して電気的に接続されている。また、第1絶縁層22表面の配線導体24の別の一部は、電子部品Dの電極Tにビアホール28を介して電気的に接続されている。
さらに第1絶縁層22の表面に形成された配線導体24の一部は、ソルダーレジスト層25に形成された第1開口部25a内に露出して、半導体素子接続パッド29を形成している。そして、この半導体素子接続パッド29に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Bの上面に半導体素子Sが搭載される。
第2絶縁層23下面の配線導体24の一部は、絶縁基板21下面の配線導体24にビアホール28を介して電気的に接続されている。また、第2絶縁層23下面の配線導体24の別の一部は、電子部品Dの電極Tにビアホール28を介して電気的に接続されている。
第2絶縁層23の下面に形成された配線導体24の一部は、ソルダーレジスト層25に形成された第2開口部25b内に露出して、外部の電気回路基板と接続するための外部接続パッド30を形成している。そして、外部接続パッド30と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体24および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
次に、図7および図8を基に、従来の配線基板Bの製造方法の一例を説明する。なお、図7および図8においては、製造工程毎の要部を概略断面図で示す。なお、図6と同一の個所については同じ符号を付して詳細な説明は省略する。
まず、図7(a)に示すように、スルーホール27内および上下面に配線導体24が形成された絶縁基板21を準備する。絶縁基板21は、キャビティ形成領域Xおよびキャビティ形成領域Xを囲繞するキャビティ周辺領域Yを有している。
次に、図7(b)に示すように、絶縁基板21の下面にレーザー加工用のフィルムFを貼り付ける。このフィルムFは、絶縁基板21をフィルムF上に止着しておくことで、レーザー加工により分断された部分が飛散することを防止するためのものである。
次に、図7(c)に示すように、キャビティ形成領域Xとキャビティ周辺領域Yとの境界に沿ってレーザー加工することで、キャビティ形成領域Xをキャビティ形成領域Yと分断する。このとき、分断されたキャビティ形成領域Xは、フィルムFに止着されているので飛散することはない。
次に、図7(d)に示すように、分断されたキャビティ形成領域Xが止着されたフィルムFを剥離除去することで、キャビティ26を形成する。
次に、図7(e)に示すように、絶縁基板21を粘着シートN上に載置する。
次に、図7(f)に示すように、キャビティ26内に電子部品Dを挿入して、キャビティ26内に露出する粘着シートN上に電子部品Dを載置する。
次に、図7(g)に示すように、絶縁基板21の上側に第1絶縁層22を形成する。第1絶縁層22の一部は、キャビティ26内に侵入するとともに電子部品Dに接着する。これにより電子部品Dがキャビティ26内の所定の位置に固定される。第1絶縁層22を形成するには、絶縁基板21の上面に、第1絶縁層22用の未硬化の樹脂シートを積層するとともに、上方からプレスしながら加熱処理する方法が採用される。
次に、図8(h)に示すように、粘着シートNを剥離する。
次に、図8(i)に示すように、絶縁基板21の下側に第2絶縁層23を形成する。第2絶縁層23の一部は、キャビティ26内に侵入するとともに電子部品Dに接着する。これにより電子部品Dがキャビティ26内に封止される。
次に、図8(j)に示すように、第1および第2絶縁層22、23に複数のビアホール28を形成する。一部のビアホール28は、電子部品Dの電極Tを底面としている。また、別のビアホール28は、絶縁基板21上下面の配線導体24を底面としている。
次に、図8(k)に示すように、第1および第2絶縁層22、23の表面およびビアホール28内に配線導体24を被着させる。
最後に、図8(l)に示すように、第1および第2絶縁層22、23の表面に形成された配線導体24の一部を露出させる第1開口部25aおよび第2開口部25bを有するソルダーレジスト層25を、第1絶縁層22の上面および第2絶縁層23の下面に被着することで配線基板Bが形成される。
ところで、このような方法で配線基板Bを形成する場合には、キャビティ26を形成するためのレーザー加工前に、レーザー加工用のフィルムFを絶縁基板21に貼り付けておく必要がある。フィルムFを絶縁基板21に貼り付けておかないと、例えばレーザー加工により分断されたキャビティ形成領域Xが飛散して、絶縁基板21表面のレーザー加工が必要な個所に付着することがある。その結果、キャビティ形成領域Xが付着した絶縁基板21表面にレーザーを照射することが阻害され、精度の良いレーザー加工ができない場合がある。
このように、キャビティ26を形成するためのレーザー加工前に、フィルムFを絶縁基板21に貼り付ける工程が必要なため、キャビティ26の形成に時間を要し、配線基板を効率よく生産することができないという問題がある。
特許第4117390号公報
本発明は、キャビティ形成に要する時間を短縮して生産効率の高い配線基板の製造方法を提供することを課題とする。
本発明の配線基板の製造方法は、キャビティ形成領域およびキャビティ形成領域を囲繞するキャビティ周辺領域を有する絶縁基板を準備する工程と、絶縁基板の下面にキャビティ形成領域およびキャビティ周辺領域の境界の一部を横切る導体パターンを形成する工程と、絶縁基板を境界に沿って上面から下面に向けてレーザー加工することでキャビティ形成領域を導体パターンにより係止した状態でキャビティ周辺領域と分断する工程と、導体パターンをキャビティ形成領域とキャビティ周辺領域の間で分断し、キャビティ形成領域を絶縁基板から分離除去する工程とを行うことを特徴とするものである。
本発明の配線基板の製造方法によれば、絶縁基板の下面にキャビティ形成領域およびキャビティ周辺領域の境界の一部を横切る導体パターンが形成されている。そして、絶縁基板を境界に沿って上面から下面に向けてレーザー加工することで、キャビティ形成領域を導体パターンにより係止した状態でキャビティ周辺領域と分断できる。
これにより、キャビティ形成領域が飛散して絶縁基板表面のレーザー加工が必要な個所に付着することがなく、精度の良いレーザー加工ができる。
その結果、レーザー加工前にレーザー加工用のフィルムを絶縁基板に貼り付ける必要がなくなり、キャビティ形成に要する時間を短縮して生産効率の高い配線基板の製造方法を提供することができる。
図1は、本発明の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 図2(a)〜(f)は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図3(g)〜(k)は、本発明の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図4は、本発明の製造方法により製造される配線基板の実施形態の一例を示す要部拡大平面図である。 図5は、本発明の製造方法により製造される配線基板の実施形態の別の一例を示す要部拡大平面図である。 図6は、従来の製造方法により製造される配線基板の実施形態の一例を示す概略断面図である。 図7(a)〜(g)は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図8(h)〜(l)は、従来の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。
まず、図1を基に、本発明の製造方法により製造される配線基板Aの一例を説明する。
配線基板Aは、絶縁基板1と、第1絶縁層2と、第2絶縁層3と、配線導体4と、ソルダーレジスト層5と、電子部品Dとを具備する。
絶縁基板1には、電子部品Dを収容するキャビティ6が形成されている。そして、キャビティ6内に、電子部品Dが第1絶縁層2および第2絶縁層3により固着された状態で収容されている。
また、絶縁基板1には、複数のスルーホール7が形成されている。そして、絶縁基板1の表面およびスルーホール7内に配線導体4が被着されており、絶縁基板1上下の配線導体4同士がスルーホール7を介して電気的に接続される。
第1絶縁層2は、絶縁基板1の上面に被着されている。第2絶縁層3は、絶縁基板1の下面に被着されている。これらの第1および第2絶縁層2、3には、複数のビアホール8が形成されている。そして、第1および第2の絶縁層2、3の表面およびビアホール8内には、配線導体4が被着されている。
第1絶縁層2上面の配線導体4の一部は、絶縁基板1上面の配線導体4にビアホール8を介して電気的に接続されている。また、第1絶縁層2表面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。
さらに第1絶縁層2の表面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第1開口部5a内に露出して、半導体素子接続パッド9を形成している。そして、この半導体素子接続パッド9に、半導体素子Sの電極を半田バンプを介して接続することにより、配線基板Aの上面に半導体素子Sが搭載される。
第2絶縁層3下面の配線導体4の一部は、絶縁基板1下面の配線導体4にビアホール8を介して電気的に接続されている。また、第2絶縁層3下面の配線導体4の別の一部は、電子部品Dの電極Tにビアホール8を介して電気的に接続されている。
また、第2絶縁層3の下面に形成された配線導体4の一部は、ソルダーレジスト層5に形成された第2開口部5b内に露出して、外部の電気回路基板と接続するための外部接続パッド10を形成している。そして、外部接続パッド10と電気回路基板の電極とを接続することにより、半導体素子Sが外部の電気回路基板に電気的に接続され、半導体素子Sと外部の電気回路基板との間で配線導体4および電子部品Dを介して信号を伝送することにより半導体素子Sが作動する。
電子部品Dとしては、例えば半導体素子Sへの電力の供給を安定化させるチップコンデンサー等が挙げられる。
次に、図2〜図4を基に、本発明の配線基板の製造方法を説明する。なお、図2および図3は製造工程毎の要部を概略断面図で示している。また、図4は本発明の製造方法により形成される配線基板の要部を拡大平面図で示している。なお、図1を基に説明した配線基板Aと同一の箇所には同一の符号を付し、その詳細な説明は省略する。
まず、図2(a)に示すように、スルーホール7および上下面に配線導体4が形成された絶縁基板1を準備する。絶縁基板1は、キャビティ形成領域Xおよびキャビティ形成領域Xを囲繞するキャビティ周辺領域Yを有している。また、図4に示すように、絶縁基板1の下面に形成された配線導体4の一部は、キャビティ形成領域Xとキャビティ周辺領域Yとの境界の一部を横切る導体パターンPを形成している。
絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁基板1の厚みは、およそ40〜600μm程度である。
配線導体4は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
スルーホール7の直径は、例えば50〜300μm程度であり、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
次に、図2(b)に示すように、キャビティ形成領域Xとキャビティ周辺領域Yとの境界に沿ってレーザー加工することで、キャビティ形成領域Xをキャビティ周辺領域Yと分断する。このとき、分断されたキャビティ形成領域Xは、導体パターンPにより係止されているので飛散することはない。
次に、図2(c)に示すように、導体パターンPをキャビティ形成領域Xとキャビティ周辺領域Yとの間で分断して、キャビティ形成領域Xを絶縁基板1から分離除去する。これにより、キャビティ6が形成される。
なお、キャビティ形成領域Xを絶縁基板1から分離除去するには、例えば吸引口を備えたテーブル上に、絶縁基板1をキャビティ形成領域Xが吸引口上になるように載置して吸引することで、導体パターンPがキャビティ形成領域Xとキャビティ周辺領域Yとの間で分断されて分離除去される。
次に、図2(d)に示すように、絶縁基板1を粘着シートN上に載置する。
次に、図2(e)に示すように、キャビティ6内に電子部品Dを挿入して、キャビティ6内に露出する粘着シートN上に電子部品Dを載置する。
次に、図2(f)に示すように、絶縁基板1の上側に第1絶縁層2を形成する。第1絶縁層2の一部は、キャビティ6内に侵入するとともに電子部品Dに接着する。これにより電子部品Dがキャビティ6内の所定の位置に固定される。第1絶縁層2を形成するには、絶縁基板1の上面に、第1絶縁層2用の未硬化の樹脂シートを積層するとともに、上方からプレスしながら加熱処理する方法が採用される。第1絶縁層2は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ15〜70μm程度である。
次に、図3(g)に示すように、粘着シートNを剥離する。
次に、図3(h)に示すように、絶縁基板1の下側に第2絶縁層3を形成する。第2絶縁層3の一部は、キャビティ6内に侵入するとともに電子部品Dに接着する。これにより電子部品Dがキャビティ6内に封止される。第2絶縁層3は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成り、厚みはおよそ15〜70μm程度である。
次に、図3(i)に示すように、第1絶縁層2および第2絶縁層3に複数のビアホール8を形成する。一部のビアホール8は、電子部品Dの電極Tを底面としている。また、別のビアホール8は、絶縁基板1表面の配線導体4を底面としている。
なお、ビアホール8の直径は、20〜100μm程度であり、例えばレーザー加工により形成される。
次に、図3(j)に示すように、第1絶縁層2および第2絶縁層3の表面およびビアホール8内に配線導体4を被着させる。配線導体4は、例えば周知のセミアディティブ法により、銅等の良導電性金属で形成される。
最後に、図3(k)に示すように、第1および第2絶縁層2、3表面に形成された配線導体4の一部を露出させる第1開口部5aおよび第2開口部5bを有するソルダーレジスト層5を、第1絶縁層2の上面および第2絶縁層3の下面に被着することで配線基板Aが形成される。
ソルダーレジスト層5は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを、第1および第2絶縁層2、3および配線導体4の上に塗布または貼着して熱硬化させることにより形成される。
ところで、本発明の配線基板の製造方法によると、絶縁基板1の下面にキャビティ形成領域Xおよびキャビティ周辺領域Yの境界の一部を横切る導体パターンPが形成されている。そして、絶縁基板1を境界に沿って上面から下面に向けてレーザー加工することで、キャビティ形成領域Xを導体パターンPにより係止した状態でキャビティ周辺領域Yと分断できる。
これにより、キャビティ形成領域Xが飛散して絶縁基板1表面のレーザー加工が必要な個所に付着することがなく、精度の良いレーザー加工ができる。
その結果、レーザー加工前にレーザー加工用のフィルムを絶縁基板1に貼り付ける必要がなくなり、キャビティ形成に要する時間を短縮して生産効率の高い配線基板の製造方法を提供することができる。
なお、本発明は上述の実施形態の一例に特定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば上述した一例では、導体パターンPを絶縁基板1の下面に形成された配線導体4と接続した状態に形成されているが、図5に示すように、導体パターンP2を配線導体14と非接続の状態に形成しても良い。この場合も、配線導体14は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅等の良導電性金属で形成される。
1 絶縁基板
A 配線基板
P 導体パターン
X キャビティ形成領域
Y キャビティ周辺領域

Claims (1)

  1. キャビティ形成領域および該キャビティ形成領域を囲繞するキャビティ周辺領域を有する絶縁基板を準備する工程と、前記絶縁基板の下面に前記キャビティ形成領域および前記キャビティ周辺領域の境界の一部を横切る導体パターンを形成する工程と、前記絶縁基板を前記境界に沿って上面から下面に向けてレーザー加工することで前記キャビティ形成領域を前記導体パターンにより係止した状態で前記キャビティ周辺領域と分断する工程と、前記導体パターンを前記キャビティ形成領域と前記キャビティ周辺領域の間で分断し、前記キャビティ形成領域を前記絶縁基板から分離除去する工程と、を行うことを特徴とする配線基板の製造方法。
JP2014134791A 2014-06-30 2014-06-30 配線基板の製造方法 Active JP6219787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014134791A JP6219787B2 (ja) 2014-06-30 2014-06-30 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014134791A JP6219787B2 (ja) 2014-06-30 2014-06-30 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016012698A true JP2016012698A (ja) 2016-01-21
JP6219787B2 JP6219787B2 (ja) 2017-10-25

Family

ID=55229212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014134791A Active JP6219787B2 (ja) 2014-06-30 2014-06-30 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6219787B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137253A (ja) * 2017-02-20 2018-08-30 京セラ株式会社 配線基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006175509A (ja) * 2004-12-24 2006-07-06 Nitto Denko Corp レーザー加工用保護シート
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2011083788A (ja) * 2009-10-14 2011-04-28 Mitsubishi Electric Corp レーザ加工装置、レーザ加工方法、板金部材
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006175509A (ja) * 2004-12-24 2006-07-06 Nitto Denko Corp レーザー加工用保護シート
JP2009295949A (ja) * 2008-06-04 2009-12-17 Samsung Electro Mech Co Ltd 電子部品内装型プリント基板及びその製造方法
JP2011083788A (ja) * 2009-10-14 2011-04-28 Mitsubishi Electric Corp レーザ加工装置、レーザ加工方法、板金部材
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP2014107553A (ja) * 2012-11-29 2014-06-09 Samsung Electro-Mechanics Co Ltd 電子部品組込み基板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137253A (ja) * 2017-02-20 2018-08-30 京セラ株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP6219787B2 (ja) 2017-10-25

Similar Documents

Publication Publication Date Title
TWI534916B (zh) 晶片封裝基板和結構及其製作方法
TW201225770A (en) Printed circuit board and method for manufacturing the same
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2015146346A (ja) 多層配線板
JP2016100603A (ja) 素子内蔵型印刷回路基板及びその製造方法
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
JPWO2011030542A1 (ja) 電子部品モジュールおよびその製造方法
CN103489796B (zh) 元件内埋式半导体封装件的制作方法
US9655248B2 (en) Method of manufacturing a wiring board
US20160189979A1 (en) Method for producing wiring board
CN103974522A (zh) 布线基板及其制造方法
TWI531291B (zh) 承載板及其製作方法
JP6219787B2 (ja) 配線基板の製造方法
JP2015109346A (ja) 部品内蔵配線基板及びその製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
KR101580472B1 (ko) 회로기판 제조방법
JP2017069446A (ja) プリント配線板およびその製造方法
JP2015204379A (ja) プリント配線板
JP2015220354A (ja) 配線基板の製造方法
JP2011044523A (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
KR101420088B1 (ko) 회로기판 제조방법
JPWO2011024469A1 (ja) 基板製造方法および樹脂基板
JP2015144152A (ja) 配線基板の製造方法
JP2015070105A (ja) 配線基板の製造方法
JP6096641B2 (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170928

R150 Certificate of patent or registration of utility model

Ref document number: 6219787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150