JP2018137253A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2018137253A
JP2018137253A JP2017028574A JP2017028574A JP2018137253A JP 2018137253 A JP2018137253 A JP 2018137253A JP 2017028574 A JP2017028574 A JP 2017028574A JP 2017028574 A JP2017028574 A JP 2017028574A JP 2018137253 A JP2018137253 A JP 2018137253A
Authority
JP
Japan
Prior art keywords
cavity
region
insulating substrate
metal layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017028574A
Other languages
English (en)
Other versions
JP6892281B2 (ja
Inventor
光司 水口
Koji Mizuguchi
光司 水口
川名 潤
Jun Kawana
潤 川名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2017028574A priority Critical patent/JP6892281B2/ja
Publication of JP2018137253A publication Critical patent/JP2018137253A/ja
Application granted granted Critical
Publication of JP6892281B2 publication Critical patent/JP6892281B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】電子部品をキャビティ内に安定的に収容することが可能な配線基板およびその製造方法を提供することを課題とする。【解決手段】上面および下面に、キャビティ領域Xおよびキャビティ領域Xを囲繞するキャビティ周辺領域Yを有する絶縁基板1を準備する工程と、上面および下面のキャビティ周辺領域Yに、キャビティ領域Xとキャビティ周辺領域Yとの境界に沿って金属層4を形成する工程と、キャビティ領域Xに上方および下方からレーザー光を照射し、キャビティ領域Xを除去することで絶縁基板1にキャビティ8を形成する工程とを含む。【選択図】図2

Description

本発明は、絶縁基板に設けられたキャビティ内に電子部品が収容されて成る電子部品内蔵型の配線基板およびその製造方法に関するものである。
近年、携帯型の通信機器やゲーム機等に代表される電子機器は、小型化が進んでいる。このような電子機器に対応して、電子部品を内蔵する小型の配線基板の開発が行われている(特許文献1を参照)。
特許第4117390号公報
絶縁基板に形成するキャビティの内径寸法は、配線基板の小型化に伴い小径化が進んでいる。これにより、キャビティの内面と電子部品との間隔が小さくなってきている。そのため、キャビティの内面に穿孔加工しきれなかった絶縁基板の切り残しや変形等があると、電子部品をキャビティ内に安定的に収容することができない虞がある。
本開示の配線基板の製造方法は、上面および下面に、キャビティ領域およびキャビティ領域を囲繞するキャビティ周辺領域を有する絶縁基板を準備する工程と、上面および下面のキャビティ周辺領域に、キャビティ領域とキャビティ周辺領域との境界に沿って金属層を形成する工程と、キャビティ領域に上方および下方からレーザー光を照射し、キャビティ領域を除去することで絶縁基板にキャビティを形成する工程と、を含むことを特徴とするものである。
本開示の配線基板は、上面および下面に貫通口を有し、電子部品が封止されるキャビティを備えた絶縁基板と、上面および下面に、貫通口に沿って位置する金属層と、を具備することを特徴とするものである。
本開示の配線基板の製造方法によれば、電子部品がキャビティ内に安定的に収容されて成る配線基板の製造方法を提供することができる。
本開示の配線基板によれば、電子部品がキャビティ内に安定的に収容されて成る配線基板を提供することができる。
図1は、本開示の配線基板の実施形態の一例を示す概略断面図である。 図2(a)〜(g)は、本開示の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図3(h)〜(m)は、本開示の製造方法における実施形態の一例を説明するための工程毎の要部概略断面図である。 図4(a)および(b)は、本開示の製造方法における実施形態の要部を説明するための要部拡大平面図である。
図1に、本開示の配線基板Aの一例を示す。配線基板Aは、絶縁基板1と、第1絶縁層2と、第2絶縁層3と、金属層4と、配線導体5と、ソルダーレジスト層6と、電子部品7とを具備する。
このような配線基板Aを製造するための本開示の配線基板Aの製造方法を、図2〜4を基にして説明する。図2および図3は製造工程毎の要部を概略断面図で示している。図2および図3に示す要部は、1組の電子部品7およびキャビティ8を含む1つの領域(符号なし)を拡大した部分である。
まず、図2(a)に示すように、上面および下面に、キャビティ領域Xおよびキャビティ周辺領域Yを有する絶縁基板1を準備する。絶縁基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料を、加熱しながら平板にてプレス加工することにより形成される。絶縁基板1の厚みは、例えば200〜600μmであっても構わない。
キャビティ領域Xは、上面視において長方形状を有している。キャビティ周辺領域Yは、キャビティ領域Xを囲繞している。キャビティ領域Xの外形寸法は、例えば縦方向(短手方向)が200〜500μm、横方向(長手方向)が400〜1000μmであっても構わない。キャビティ周辺領域Yは、例えば内周がキャビティ領域Xの外径寸法と同じであり、外周が、例えば8〜50mmの矩形状である。
次に、図2(b)に示すように、絶縁基板1にスルーホール9を形成する。スルーホール9の直径は、例えば50〜300μmであっても構わない。スルーホール9は、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成される。
次に、図2(c)に示すように、絶縁基板1の上面および下面のキャビティ周辺領域Yに、キャビティ領域Xとキャビティ周辺領域Yとの境界に沿って金属層4を形成する。平面視におけるキャビティ領域Xの形状および寸法は、例えば、収容しようとする電子部品7の平面視における形状および寸法に応じて適宜設定する。このキャビティ領域Xの外周が、キャビティ領域Xとキャビティ周辺領域Yとの境界に相当する。
金属層4は、図4(a)に示すように、絶縁基板1の上面においては、キャビティ領域Xを囲繞するように一体的に形成する。また、金属層4は、図4(b)に示すように、絶縁基板1の下面においては、キャビティ領域Xの長手方向の外周に沿った領域の途中に非形成部(符号なし)を有するように分割的に形成しても構わない。これにより、電子部品7の外部電極7a、7bが絶縁基板1の下面において金属層4と接触したとしても、互いに独立した外部電極7a、7b同士の間で短絡することを回避できる。この場合、非形成部は、後の工程で電子部品7が収容されるときの外部電極7a、7bの間に隣接するように位置する。
また、金属層4の形成と同時に、絶縁基板1の上面、下面およびスルーホール9内に配線導体5を形成する。金属層4および配線導体5は、例えばセミアディティブ法やサブトラクティブ法により、銅等の金属材料で形成される。この場合には、生産性の向上等について有効である。金属層4および配線導体5は、例えば、導通抵抗の特性または加工工程等の都合に応じて、互いに異なる金属材料で形成してもよい。また、金属層4および配線導体5は、互いに異なる工程で形成してもよい。さらに、金属層4の厚みは、例えば10〜50μmであっても構わない。配線導体5の厚みは、例えば10〜20μmであっても構わない。
金属層4の表面および配線導体5の表面は、粗化処理を施しても構わない。粗化処理を施すことで、第1絶縁層2および第2絶縁層3と、金属層4および配線導体5との密着強度が向上する。これにより、第1絶縁層2および第2絶縁層3の剥離防止や、電子部品7の封止性の向上等の効果があり配線基板Aの信頼性が向上する。金属層4の表面および配線導体5の表面の粗化処理の程度は、配線導体5の電気特性や第1絶縁層2および第2絶縁層3の密着性等の都合に応じて、互いに異なる大きさに処理しても構わない。表面粗化処理は、例えば過酸化水素/硫酸系のエッチング液により行えばよい。
次に、図2(d)に示すように、金属層4をマスクとしてキャビティ領域Xに上方からレーザー光を照射することで、キャビティ領域Xをキャビティ周辺領域Yと分断する。このとき、上面視において上記の境界からキャビティ領域Xの中心方向に近付くにつれて段階的にレーザー光の照射強度を増やしても構わない。除去深さは、レーザー光の照射強度に応じて深くなる。この深さの差に応じて、除去跡の面(キャビティ8の側面)が上部から下部に向かって内側に傾斜する。
レーザー光の照射条件は、同一の部位に例えば出力を33(w)として、境界ではパルス幅0.015(ms)、照射1回で行い、境界からキャビティ領域Xの中心に近づくにつれて、パルス幅0.025(ms)、照射2回からパルス幅0.015(ms)、照射2回へと段階的に照射強度を増加させても構わない。
これに合わせて、キャビティ領域Xとキャビティ周辺領域Yとの境界を、絶縁基板1の上面側で下面側よりも外側(キャビティ領域Xから離れる方向)に位置させておいても構わない。これにより、キャビティ8の側面が、上面側から下面側にかけてキャビティ8の内側に向けて傾斜を持つように形成される。
キャビティ領域Xとキャビティ周辺領域Yとの境界は、例えば、絶縁基板1の上面側において下面側よりも15%〜25%程度、外側に位置させればよい。この程度であれば、後述する電子部品7のキャビティ8への挿入時等に有利である。このときには、キャビティ8の側面の傾斜の角度(図1においてキャビティ8の側面と絶縁基板1の下面との交わる角度)が70〜80度になる。なお、キャビティ領域Xとキャビティ周辺領域Yとの境界は、例えばレーザー光の照射に用いる機器の特性等に応じて、絶縁基板1の上面側と下面側とで平面視において同じ位置であってもよい。
次に、図2(e)に示すように、キャビティ領域Xとキャビティ周辺領域Yとの境界付近に、絶縁基板1の下方からレーザー光を照射して、絶縁基板1の切り残しを除去する。これにより、キャビティ8が形成される。電子部品7とキャビティ8との間隔は、30〜50μmであっても構わない。電子部品7とキャビティ8との間隔が30〜50μmであるときには、電子部品7の収容および固定の点で有利である。
なお、キャビティ8は、絶縁基板1の上面および下面の金属層4を基準にして上下からレーザー光を照射して形成されているため、キャビティ8の上部および下部の開口サイズを精度よく形成することができる。また、キャビティ8の形成後は、高圧洗浄、超音波洗浄、あるいは過マンガン酸ナトリウム液等の処理液によりキャビティ8の壁面を洗浄してスミア除去を行っても構わない。
絶縁基板1の切り残しは、例えば絶縁基板1の上面側からのレーザー光照射で除去しきれなかった絶縁基板1の残存部分である。この切り残しは、キャビティ8の下部に生じやすい。切り残しを除去した後のキャビティ8の側面の下部は、例えば、垂直面になる。絶縁基板1の下面側からの照射条件は、例えば出力を33(w)として、パルス幅0.025(ms)、照射1回である。
なお、絶縁基板1の切り残しを除去する場合は、絶縁基板1を上下ひっくり返してから、絶縁基板1の下面側に(つまり上方から)レーザー光を照射しても構わない。この場合には、レーザー光の照射位置の確認がしやすいとともに、切り残しの除去を容易に行うことができる。
次に、図2(f)に示すように、絶縁基板1を粘着シートN上に載置する。
次に、図2(g)に示すように、キャビティ8内に電子部品7を挿入して、キャビティ8内に露出する粘着シートN上に電子部品7を載置する。このとき、キャビティ8の側面が、上面側から下面側にかけてキャビティ8の内側に向けて傾斜を持つように形成されているため、電子部品7とキャビティ8との間隔が狭い場合でも電子部品7の挿入が容易に行える。
また、キャビティ8の内側は、切り残しを除去しているため、電子部品7を粘着シートN上に安定的に載置することができる。切り残しを除去した跡のキャビティ8の側面が上記のように垂直な面であれば、直方体状の電子部品7を位置決めすることが容易である。
次に、図3(h)に示すように、絶縁基板1の上側に第1絶縁層2を形成する。第1絶縁層2の一部は、キャビティ8内に侵入して電子部品7に接着する。これにより電子部品7がキャビティ8内の所定の位置に固定される。第1絶縁層2は、例えば絶縁基板1の上面に、真空下で第1絶縁層2用の未硬化の樹脂シートを積層するとともに、上方からプレスしながら加熱処理することで形成される。
このとき、キャビティ8の側面が、上面側から下面側にかけてキャビティ7の内側に向けて傾斜を持つように形成されているため、電子部品7とキャビティ8との間隔が狭い場合でも、第1絶縁層2が電子部品7とキャビティ8との間隙に入り易くなる。第1絶縁層2は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る。第1絶縁層2の厚みは、例えば15〜70μmであっても構わない。
次に、図3(i)に示すように、絶縁基板1から粘着シートNを分離する。
次に、図3(j)に示すように、絶縁基板1の下側に第2絶縁層3を形成する。第2絶縁層3の一部は、キャビティ8内に侵入して電子部品7に接着する。これにより電子部品7がキャビティ8内に封止される。第2絶縁層3は、上述した第1絶縁層2と同じ方法で形成される。第2絶縁層3は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る。第2絶縁層3の厚みは、例えば15〜70μmであっても構わない。
次に、図3(k)に示すように、第1絶縁層2および第2絶縁層3に複数のビアホール10を形成する。一部のビアホール10は、電子部品7の外部電極7a、7bを底面としている。また、別のビアホール10は、絶縁基板1表面の配線導体5を底面としている。ビアホール10は、例えばレーザー加工により形成される。ビアホール10の直径は、例えば20〜100μmであっても構わない。
次に、図3(l)に示すように、第1絶縁層2および第2絶縁層3の表面およびビアホール10内に配線導体5を形成する。配線導体5は、例えばセミアディティブ法により、銅等の良導電性金属で形成する。
最後に、図3(m)に示すように、第1絶縁層2および第2絶縁層3の表面に、ソルダーレジスト層6を形成する。ソルダーレジスト層6は、配線導体5の一部を露出させる第1開口部6aおよび第2開口部6bが形成されている。ソルダーレジスト層6は、例えば感光性を有する熱硬化性樹脂のフィルムを絶縁基板1の上下面に貼着して、所定のパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。
このように、本開示に係る配線基板Aの製造方法によると、キャビティ領域Xに絶縁基板1の上方からレーザー光を照射した後に、さらにキャビティ領域Xに絶縁基板1の下方からレーザー光を照射する。これにより、キャビティ8内の下方における絶縁基板1の切り残しを除去できる。このため、電子部品7とキャビティ8との間隔が狭い場合であっても電子部品7をキャビティ8内に安定的に載置することが可能な配線基板Aの製造方法を提供することができる。
次に、図1を基にして本開示の配線基板の一例を詳細に説明する。なお、配線基板の製造方法において説明した部材と同一の部材については、その詳細な説明は省略する。
絶縁基板1は、電子部品7を収容するキャビティ8を有している。キャビティ8は、絶縁基板1の上面から下面にかけて貫通している。そして、電子部品7が、第1絶縁層2および第2絶縁層3により固着された状態でキャビティ8内に収容されている。絶縁基板1は、複数のスルーホール9を有している。
第1絶縁層2は、絶縁基板1の上面に位置している。第2絶縁層3は、絶縁基板1の下面に位置している。第1絶縁層2および第2絶縁層3は、複数のビアホール10を有している。絶縁基板1、第1絶縁層2および第2絶縁層3は、配線基板Aを構成する絶縁体部分(符号なし)である。絶縁体部分に配線導体5等の導体部分(符号なし)が配置されている。絶縁体部分に収容されて固定された電子部品7は、導体部分を介して外部(後述)と電気的に接続される。
金属層4は、キャビティ8の貫通口に沿って絶縁基板1の上下面に位置している。これにより、絶縁基板1における貫通口に沿った領域では、金属層4の剛性が付与される。金属層4の厚みは、例えば15〜50μmであっても構わない。
配線導体5は、絶縁基板1の上下面およびスルーホール9内に位置しており、絶縁基板1上下の配線導体5同士がスルーホール9(スルーホール9内の配線導体5であり、以下も同様に配線導体5を省略する)を介して電気的に接続される。また、配線導体5は、第1絶縁層2および第2絶縁層3の表面およびビアホール10内に位置している。図1に示す例では、第1絶縁層2の表面のうち上面および第2絶縁層の表面のうち下面に配線導体5が位置している。
第1絶縁層2上面の配線導体5の一部は、絶縁基板1上面の配線導体5にビアホール10(ビアホール10内の配線導体5であり、以下も同様に配線導体5を省略する)を介して電気的に接続されている。また、第1絶縁層2表面の配線導体5の別の一部は、電子部品7の外部電極7a、7bにビアホール10を介して電気的に接続されている。第2絶縁層3下面の配線導体5の一部は、絶縁基板1下面の配線導体5にビアホール10を介して電気的に接続されている。また、第2絶縁層3下面の配線導体5の別の一部は、電子部品7の外部電極7a、7bにビアホール10を介して電気的に接続されている。電子部品7の詳細については後述する。
ソルダーレジスト層6は、第1絶縁層2の上面および第2絶縁層3の下面に位置している。つまり、配線基板Aとしての最上面および最下面にソルダーレジスト層6が位置している。ソルダーレジスト層6は、第1絶縁層2の表面に形成された配線導体5の一部を第1電極11として露出する第1開口部6aを有している。また、ソルダーレジスト層6は、第2絶縁層3の表面に形成された配線導体5の一部を第2電極12として露出する第2開口部6bを有している。互いに電気的に接続された、第1電極11(配線導体5)、第1絶縁層2のビアホール10、電子部品の外部電極7a、7b、第2絶縁層3のビアホール10および第2電極12(配線導体5)は、配線基板Aを上下に導通する導電路(符号なし)として機能する。
第1電極11は、半導体素子Sの電極Tと例えば半田(不図示)を介して接続される。また、第2電極12は、外部基板(不図示)の電極と例えば半田(不図示)を介して接続される。これにより、半導体素子Sが、外部基板と電気的に接続される。そして、半導体素子Sと外部基板との間で、配線導体5および電子部品7(つまり、電子部品7の外部電極7a、7bを含む上記の導電路)を介して信号を伝送することにより、半導体素子Sが作動する。
電子部品7は、例えば半導体素子Sへの電荷の供給を安定化させるチップタイプ積層セラミックコンデンサ等が挙げられる。電子部品7は、例えば直方体形状をしている。そして、長手方向における両端に、互いに電気的に独立した外部電極7a、7bを有している。この場合、半導体素子Sを含む電子回路に対して、電荷の供給源になる静電容量が配置される。これにより、半導体素子Sに電荷が安定して供給される。すなわち、本開示の配線基板Aは、半導体素子S等の安定した作動に有効な構成を有している。
このように、本開示に係る配線基板Aによると、金属層4が、キャビティ8の貫通口に沿って位置しており、絶縁基板1における貫通口に沿った領域には、金属層4の剛性が付与される。このため、例えば半導体素子Sの実装時に、配線基板Aが外圧や熱応力を受けた場合でもキャビティ8の変形を抑制できる。これにより、電子部品7とキャビティ8との間隔が狭い場合であっても、キャビティ8の変形を抑制して電子部品7をキャビティ8内に安定的に載置することが可能な配線基板Aを提供することができる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内において種々の変更は可能である。例えば、絶縁基板1の下面側の金属層4を、電子部品7の平面形状と相似状に形成しても構わない。これにより、キャビティ8の下部において、貫通口の平面形状が電子部品の平面形状と相似状になり、電子部品7とキャビティ8の内面との間隔が一定になるため電子部品7の位置決め精度の向上を図ることが容易になる。
また、レーザー光は、絶縁基板1の上方からキャビティ領域Xの全面に照射せず、キャビティ領域Xの外周に沿って一巡するように照射しても構わない。これにより、照射時間を短縮して生産性の向上を図ることができる。さらに、レーザー光は、絶縁基板1の下方から切り残しの除去程度に応じて同一部位に複数回照射しても構わない。
さらに、金属層4の表面粗さは、配線導体5の表面粗さより大きくてもよい。金属層4は、電気特性を考慮する必要がないため、金属層4の表面粗さを配線導体5の表面粗さに比べて大きくすることができる。これにより、金属層4と第1絶縁層2および第2絶縁層3とが、より強固に接続される。その結果、第1絶縁層2および第2絶縁層3の剥離を抑制することができ、電子部品7の封止性が向上する。金属層4の表面粗さは、配線導体5の表面粗さに比べて、算術平均粗さにおいて2〜10倍であっても構わない。金属層4の表面粗さは、例えば算術平均粗さRa=100〜500nmであっても構わない。
1 絶縁基板
4 金属層
8 キャビティ
A 配線基板
X キャビティ領域
Y キャビティ周辺領域

Claims (5)

  1. 上面および下面に、キャビティ領域および該キャビティ領域を囲繞するキャビティ周辺領域を有する絶縁基板を準備する工程と、
    前記上面および前記下面の前記キャビティ周辺領域に、前記キャビティ領域と前記キャビティ周辺領域との境界に沿って金属層を形成する工程と、
    前記キャビティ領域に上方および下方からレーザー光を照射し、前記キャビティ領域を除去することで前記絶縁基板にキャビティを形成する工程と、
    を含むことを特徴とする配線基板の製造方法。
  2. 前記キャビティ領域が長方形状であって、前記上面側の前記金属層を、前記キャビティ領域を囲繞するように一体的に形成するとともに、前記下面側の前記金属層を、前記キャビティ領域のそれぞれの長辺に隣接する領域に非形成部を有するように分割的に形成することを特徴とする請求項1に記載の配線基板の製造方法。
  3. 上面視において、前記境界の位置を、前記絶縁基板の上面側で下面側よりも外側に位置させることを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記金属層を形成する工程において、銅を含む金属材料を用いて前記金属層を形成し、さらに該金属層と同じ種類の金属材料で配線導体を形成することを特徴とする請求項1乃至3のいずれかに記載の配線基板の製造方法。
  5. 上面および下面に貫通口を有し、電子部品が封止されるキャビティを備えた絶縁基板と、前記上面および前記下面に、前記貫通口に沿って位置する金属層と、を具備することを特徴とする配線基板。
JP2017028574A 2017-02-20 2017-02-20 配線基板およびその製造方法 Active JP6892281B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017028574A JP6892281B2 (ja) 2017-02-20 2017-02-20 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017028574A JP6892281B2 (ja) 2017-02-20 2017-02-20 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018137253A true JP2018137253A (ja) 2018-08-30
JP6892281B2 JP6892281B2 (ja) 2021-06-23

Family

ID=63367042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017028574A Active JP6892281B2 (ja) 2017-02-20 2017-02-20 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP6892281B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014584A (ja) * 2009-06-30 2011-01-20 Sony Chemical & Information Device Corp プリント配線板とその製造方法
JP2016012698A (ja) * 2014-06-30 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2016127148A (ja) * 2014-12-27 2016-07-11 京セラ株式会社 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014584A (ja) * 2009-06-30 2011-01-20 Sony Chemical & Information Device Corp プリント配線板とその製造方法
JP2016012698A (ja) * 2014-06-30 2016-01-21 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2016127148A (ja) * 2014-12-27 2016-07-11 京セラ株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP6892281B2 (ja) 2021-06-23

Similar Documents

Publication Publication Date Title
JP6626697B2 (ja) 配線基板およびその製造方法
TWI658761B (zh) 電路板及其製作方法
JP2001251056A (ja) プリント配線基板の製造方法
TW201414371A (zh) 電路板及其製作方法
JP4123206B2 (ja) 多層配線板及び多層配線板の製造方法
TWI403244B (zh) 多層電路板之製作方法
TW201444440A (zh) 配線基板及其製造方法
KR100648971B1 (ko) 임베디드 인쇄회로기판의 제조방법
KR101847163B1 (ko) 인쇄회로기판 및 그 제조방법
US20160189979A1 (en) Method for producing wiring board
JP6892281B2 (ja) 配線基板およびその製造方法
JP2013055109A (ja) 部品内蔵基板およびその製造方法
KR101504011B1 (ko) 복합 직접회로소자 패키지 제조방법
JP2016076509A (ja) 回路モジュール
TWI599283B (zh) 印刷電路板及其製作方法
CN111385971B (zh) 电路基板及其制造方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法
JP2006339276A (ja) 接続用基板及びその製造方法
TW201714504A (zh) 晶片封裝基板及其製作方法
JP2020107877A (ja) 回路基板及びその製造方法
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
JP2018117082A (ja) 配線基板およびその製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210527

R150 Certificate of patent or registration of utility model

Ref document number: 6892281

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150