TW201414371A - 電路板及其製作方法 - Google Patents

電路板及其製作方法 Download PDF

Info

Publication number
TW201414371A
TW201414371A TW101137858A TW101137858A TW201414371A TW 201414371 A TW201414371 A TW 201414371A TW 101137858 A TW101137858 A TW 101137858A TW 101137858 A TW101137858 A TW 101137858A TW 201414371 A TW201414371 A TW 201414371A
Authority
TW
Taiwan
Prior art keywords
layer
conductive
dielectric layer
conductive circuit
dielectric
Prior art date
Application number
TW101137858A
Other languages
English (en)
Other versions
TWI465162B (zh
Inventor
Wen-Hung Hu
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201414371A publication Critical patent/TW201414371A/zh
Application granted granted Critical
Publication of TWI465162B publication Critical patent/TWI465162B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一種電路板，包括依次設置的第五導電線路層、第四介電層、第三導電線路層、第二介電層、第一導電線路層、第一介電層及第二導電線路層，所述電路板內形成有凹槽，凹槽自第二導電線路層一側向第二介電層開設，第二介電層從凹槽內露出，所述第一導電線路層與第二介電層相結合的表面及第三導電線路層與第四介電層相結合的表面為經過粗化處理的粗糙表面。本發明還提供一種所述電路板的製作方法。

Description

電路板及其製作方法
本發明涉及電路板製作領域，尤其涉及一種具有凹槽結構的電路板製作方法。
印刷電路板因具有裝配密度高等優點而得到了廣泛的應用。關於電路板的應用請參見文獻Takahashi, A. Ooki, N. Nagai, A. Akahoshi, H. Mukoh, A. Wajima, M. Res. Lab, High density multilayer printed circuit board for HITAC M-880，IEEE Trans. on Components, Packaging, and Manufacturing Technology, 1992, 15(4): 418-425。
由於電子設備小型化的需求，通常在電路板中設置有凹槽結構，該封裝凹槽用於與其他封裝或者插接的電子元件相互配合，從而減小整個電路板封裝所佔據的空間。然而，現有技術中，在凹槽結構底部的內層導電線路表面形成可剝離層，可以有效避免後續進行壓合過程中膠層與上述的內層導電線路接觸，從而可以避免凹槽結構的底部的導電線路在形成凹槽結構的過程中受到損壞。但是，內層導電線路表面形成的可剝離層增加了電路板製作的成本。
有鑑於此，提供一種電路板的製作及其方法，能夠降低電路板的製作成本實屬必要。
以下將以實施例說明一種電路板及其製作方法。
一種電路板的製作方法，包括步驟：提供芯層基板，所述芯層基板包括去除區域及環繞連接所述去除區域的線路區域，所述芯層基板包括第一介電層，第一介電層具有相對的第一表面和第二表面；在位於線路區域所述第一表面形成第一導電線路層，在位於線路區域的所述第二表面形成第二導電線路層，在位於去除區域的所述第一表面形成離型金屬層，所述離型金屬層具有遠離第一表面的光滑表面；在所述光滑表面形成蝕刻阻擋層；對第一導電線路層的表面及離型金屬層未被蝕刻阻擋層覆蓋的表面進行粗化處理；從所述光滑表面去除所述蝕刻阻擋層；在第一導電線路層及離型金屬層一側壓合第二介電層；在第二介電層遠離第一介電層的表面形成第三導電線路層；對所述第三導電線路層的表面進行粗化處理；在第三導電線路層一側壓合第四介電層；在第四介電層遠離第二介電層的表面形成第五導電線路層；以及沿著所述去除區域與線路區域的交界線，自所述第一介電層向第二介電層形成環形的切口，使用外力使得所述光滑表面與第二介電層相互分離，並將被所述切口環繞的第一介電層及離型金屬層去除形成凹槽，所述第二介電層從所述凹槽內露出。
一種電路板，包括依次設置的第五導電線路層、第四介電層、第三導電線路層、第二介電層、第一導電線路層、第一介電層及第二導電線路層，所述電路板內形成有凹槽，凹槽自第二導電線路層一側向第二介電層開設，第二介電層從凹槽內露出，所述第一導電線路層與第二介電層相結合的表面及第三導電線路層與第四介電層相結合的表面為經過粗化處理的粗糙表面。
本實施例提供的電路板製作方法，在製作第一導電線路層時製作了離型金屬層，離型金屬層具有光滑表面，並對第一導電線路層表面、第二導電線路層表面、第三導電線路層表面及第四導電線路層表面進行了粗化處理，而離型金屬層的光滑表面相對光滑，第二介電層與第一導電線路層表面的結合力和第三介電層與第二導電線路層之間的結合力均大於第二介電層與光滑表面之間的結合力，這樣，在形成凹槽過程中，離型金屬層與第二介電層容易相互分離而形成凹槽。因此，本技術方案提供的電路板製作方法，無需另外在製作凹槽時設置可剝離層，從而可以降低電路板製作的成本。
下面結合附圖及實施例對本技術方案提供的電路板製作方法作進一步說明。
本技術方案提供的電路板製作方法包括如下步驟：
第一步，請參閱圖1，提供核心基板110。
本實施例中，核心基板110為雙面覆銅基板，其包括第一銅箔層111、第一介電層112及第二銅箔層113。第一介電層112具有相對的第一表面1121及第二表面1122。第一銅箔層111位於第一介電層112的第一表面1121，第二銅箔層113位於第一介電層112的第二表面1122。核心基板110包括去除區域1101及環繞去除區域1101的線路區域1102。
第二步，請一併參閱圖2至圖4，在核心基板110內形成第一導電孔1103，並在第一介電層112的第一表面1121形成第一導電線路層120，在第一介電層112的第二表面1122形成第二導電線路層130。
本步驟具體可以採用如下方法實現：
首先，在核心基板110內形成第一通孔1104，並在第一通孔1104的內壁形成金屬導電層1105，從而得到第一導電孔1103，第一銅箔層111與第二銅箔層113通過第一導電孔1103相互電導通。
具體地，通過雷射燒蝕或者機械鑽孔的方式形成貫穿核心基板110的第一通孔1104。接著，採用先化學鍍銅再電鍍銅的方式在第一通孔1104的內壁形成金屬導電層1105，再在第一通孔1104內填充塞孔材料1106，使得第一通孔1104被完全填充。
本實施例中，金屬導電層1105還形成在第一銅箔層111遠離第一介電層112的表面及第二銅箔層113遠離第一介電層112的表面。
然後，將位於線路區域1102內第一銅箔層111及形成於第一銅箔層111表面的金屬導電層1105製作形成第一導電線路層120，將位於線路區域1102內第二銅箔層113及形成於第二銅箔層113表面的金屬導電層1105製作形成第二導電線路層130，並將位於去除區域1101的第二銅箔層113及形成於第二銅箔層113表面的金屬導電層1105去除，位於去除區域1101的第一銅箔層111及形成於第一銅箔層111表面的金屬導電層1105留在第一介電層112表面，形成離型金屬層121。
本步驟可以採用影像轉移工藝及蝕刻工藝，選擇性去除部分位於線路區域1102內第一銅箔層111及形成於第一銅箔層111表面的金屬導電層1105，從而形成第一導電線路層120，選擇性去除位於線路區域1102內第二銅箔層113及形成於第二銅箔層113表面的金屬導電層1105製作形成第二導電線路層130，並將位於去除區域1101的第二銅箔層113及形成於第二銅箔層113表面的金屬導電層1105去除。
本實施例中，離型金屬層121的面積略大於去除區域1101的面積。離型金屬層121還覆蓋在環繞去除區域1101的部分第一介電層112的表面。離型金屬層121具有遠離第一介電層112的光滑表面122。
第三步，請參閱圖5，在離型金屬層121遠離第一介電層112的表面形成蝕刻阻擋層1010。
本步驟可以採用貼合幹膜，然後曝光及顯影的方式形成蝕刻阻擋層1010。也可以直接在離型金屬層121遠離第一介電層112的表面直接印刷的方式形成蝕刻阻擋層1010。蝕刻阻擋層1010用於保護離型金屬層121的光滑表面122不被蝕刻。
第四步，請參閱圖6，對第一導電線路層120的表面、第二導電線路層130以及離型金屬層121未被蝕刻阻擋層1010覆蓋的表面進行粗化處理。
本步驟中，可以採用蝕刻的方式將第一導電線路層120的表面、第二導電線路層130以及離型金屬層121未被蝕刻阻擋層1010覆蓋的表面粗化。具體地，可以通過控制蝕刻的持續時間及蝕刻藥水的濃度等，控制第一導電線路層120的表面、第二導電線路層130以及離型金屬層121未被蝕刻阻擋層1010覆蓋的表面的粗化程度。
本實施例中，離型金屬層121具有連接於光滑表面122與第一介電層112之間的側面123，在此步驟中，側面123也被粗化處理。
第五步，請一併參閱圖7，去除離型金屬層121的光滑表面122覆蓋的蝕刻阻擋層1010。
蝕刻阻擋層1010可以通過剝膜的方式去除。即使得蝕刻阻擋層1010與對應的試劑發生反應，使得蝕刻阻擋層1010破碎並從光滑表面122脫離。或者直接採用人工剝離的方式，將蝕刻阻擋層1010從光滑表面122去除。
第六步，請參閱圖8，在第一導電線路層120及離型金屬層121的一側壓合第二介電層140，在第二導電線路層130的一側壓合第三介電層150。
本步驟中，採用熱壓合的方式將第二介電層140壓合於第一導電線路層120及離型金屬層121的一側，將第三介電層150壓合於第二導電線路層130的一側。第二介電層140及第三介電層150的材料可以為聚醯亞胺（Polyimide, PI）、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)或聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN) 、PP (Prepreg)或ABF (Ajinomoto Build-up film)等，優選為PP或ABF。
第一介電層112的材料與第二介電層140的材料相近，第一介電層112與第二介電層140之間的結合力較大，第二介電層140與金屬之間的結合力小。由於第一導電線路層120及第二導電線路層130的表面進行了粗化處理，而光滑表面122表面相對光滑，第二介電層140與第一導電線路層120表面的結合力和第三介電層150與第二導電線路層130之間的結合力均大於第二介電層140與光滑表面122之間的結合力。
第七步，請參閱圖9，在第二介電層140表面形成第三導電線路層161，並形成多個第二導電孔162，第一導電線路層120與第三導電線路層161通過第二導電孔162相互電導通。在第三介電層150表面形成第四導電線路層163，並形成多個第三導電孔164，第二導電線路層130與第四導電線路層163通過第三導電孔164相互電導通。
本步驟具體可以包括如下步驟：
首先，在第二介電層140內形成第一微孔141，在第三介電層150內形成第二微孔151，部分第一導電線路層120從第一微孔141露出，部分第二導電線路層130從第二微孔151露出。第一微孔141和第二微孔151可以採用雷射燒蝕的方式形成。
然後，在第二介電層140的表面、第三介電層150的表面、第一微孔141的內壁及第二微孔151的內壁形成化學鍍銅層。然後，在第二介電層140的表面形成與第三導電線路層161形狀互補的光致抗蝕劑圖形，在第三介電層150的表面形成與第四導電線路層163形狀互補的光致抗蝕劑圖形。採用電鍍的方式在從光致抗蝕劑圖形露出的化學鍍銅層的表面進行電鍍銅，從而得到第二導電孔162、第三導電孔164、第三導電線路層161及第四導電線路層163。最後，採用剝膜的方式去除光致抗蝕劑圖形，並採用微蝕的方式去除原被光致抗蝕劑圖形覆蓋的化學鍍銅層。
本實施例中，在第三導電線路層161與去除區域1101相對應的位置，具有多個第一電性連接墊1611。第一電性連接墊1611用於與後續形成的凹槽內收容的元件進行電連接。第四導電線路層163形成於線路區域1102，去除區域1101並未形成有導電線路。
第八步，請參閱圖10，對第三導電線路層161的表面及第四導電線路層163的表面進行粗化處理。
可以採用與第四步中相同的方法，對對第三導電線路層161的表面及第四導電線路層163的表面進行粗化處理。
第九步，請參閱圖11，在第三導電線路層161的一側壓合第四介電層171，在第四導電線路層163的一側壓合第五介電層172。
本步驟中，採用熱壓合的方式將第四介電層171壓合於第三導電線路層161一側，將第五介電層172壓合於第四導電線路層163的一側。第四介電層171及第五介電層172的材料可以為聚醯亞胺（Polyimide, PI）、聚乙烯對苯二甲酸乙二醇酯(Polyethylene Terephthalate, PET)、聚萘二甲酸乙二醇酯(Polyethylene naphthalate，PEN)、PP (Prepreg)或ABF (Ajinomoto Build-up film)等，優選為PP或ABF。
由於第三導電線路層161及第四導電線路層163的表面進行了粗化處理，第四介電層171與第三導電線路層161之間的結合力增強，第五介電層172與第四導電線路層163之間的結合力增強。
第十步，請參閱圖12，在第四介電層171表面形成第五導電線路層181，並形成多個第四導電孔182，第三導電線路層161與第五導電線路層181通過第四導電孔182相互電導通。在第五介電層172表面形成第六導電線路層183，並形成多個第五導電孔184，第四導電線路層163與第六導電線路層183通過第五導電孔184相互電導通。
可以採用與第七步中形成第三導電線路層161、第二導電孔162、第四導電線路層163及第三導電孔164對應相同的方法形成第五導電線路層181、第四導電孔182、第六導電線路層183及第五導電孔184。
本實施例中，第五導電線路層181包括多個第二電性連接墊1811，用於在其上形成焊錫，以與其他元件進行電連接。第六導電線路層183形成於線路區域1102，去除區域1101並未設置有導電線路。
第十一步，請參閱圖13，在第五導電線路層181一側形成第一防焊層191，第一防焊層191中具有多個第一開口1911，部分第五導電線路層181從第一開口1911露出。在第六導電線路層183一側形成第二防焊層192，第二防焊層192內具有第二開口1921，與去除區域1101對應的第五介電層172及部分第六導電線路層183從第二開口1921露出。
本實施例中，多個第一開口1911與多個第二電性連接墊1811一一對應，每個第二電性連接墊1811從對應的第一開口1911露出。
第十二步，請一併參閱圖14及圖15，沿著去除區域1101與線路區域1102的交界線，在第五介電層172、第三介電層150、第一介電層112、離型金屬層121及第二介電層140中形成環形的切口102，並去除被切口102環繞的第五介電層172、第三介電層150、第一介電層112及離型金屬層121，形成凹槽103。
本步驟中，可以採用雷射切割的方式沿著去除區域1101與線路區域1102的交界線，在第五介電層172、第三介電層150、第一介電層112、離型金屬層121及第二介電層140中形成環形的切口102。由於離型金屬層121的光滑表面122與第二介電層140的結合力較小，可以採用真空吸附的方式或者物理移除的方式，使得離型金屬層121與第二介電層140相互分離，將被切口102環繞的第五介電層172、第三介電層150、第一介電層112及離型金屬層121去除，形成凹槽103。
第十三步，請參閱圖16，在從凹槽103露出的第二介電層140中形成多個與第一電性連接墊1611一一對應的多個第一開孔142，使得每個第一電性連接墊1611從對應的第一開孔142露出。
本步驟中，可以採用雷射燒蝕的方式在第二介電層140中形成多個第一開孔142。
第十四步，在從第一防焊層191露出的第二電性連接墊1811表面、從第二防焊層192露出的第六導電線路層183表面及從第一開孔142露出的第一電性連接墊1611表面均形成保護層104，得到電路板100。
保護層104可以為錫、鉛、銀、金、鎳、鈀等金屬或其合金的單層結構，也可以為上述金屬中兩種或者兩種以上的多層結構。保護層104也可以為有機保焊層（OSP）。當保護層104採用金屬製成時，可以採用化學鍍的方式形成。保護層104為有機保焊層時，可以採用化學方法形成。
可以理解的是，本實施例提供的電路板可以為更多層的電路板，即在第十步之後，重複第八至第十步，得到更多層的電路板。
另外，本技術方案提供的電路板製作方法，可以僅在第一導電線路層120的一側形成第二介電層140、第三導電線路層161、第四介電層171及第五導電線路層181，而並不在第二導電線路層130一側形成第三介電層150、第四導電線路層163、第五介電層172及第六導電線路層183，此時，第二導電線路層130表面則無須進行粗化處理。凹槽103僅貫穿第一介電層112及離型金屬層121。或者僅在第二導電線路層130一側形成第三介電層150及第四導電線路層163，而不形成第五介電層172及第六導電線路層183。凹槽103僅貫穿第三介電層150、第一介電層112及離型金屬層121。
另外，離型金屬層121設置的位置不限於第一導電線路層120內，也可以根據需要，設置於其他導電線路層內，以對應形成具有不同深度的凹槽的電路板。
請參閱圖16，本技術方案還提供一種採用上述方法制得的電路板100，電路板100包括依次設置的第五導電線路層181、第四介電層171、第三導電線路層161、第二介電層140、第一導電線路層120、第一介電層112、第二導電線路層130、第三介電層150、第四導電線路層163、第五介電層172及第六導電線路層183。電路板100內形成有凹槽103，凹槽103自第六導電線路層183向第二介電層140開設。第三導電線路層161包括多個第一電性連接墊1611，在凹槽103內露出的第二介電層140內形成有多個第一開孔142，每個第一電性連接墊1611從對應的第一開孔142露出。第一導電線路層120與第二介電層140相結合的表面、第三導電線路層161與第四介電層171相結合的表面、第二導電線路層130與第三介電層150相結合的表面以及第四導電線路層163與第五介電層172相結合的表面均為經過粗化處理的粗糙表面。
第五導電線路層181包括多個第二電性連接墊1811。在第五導電線路層181上還形成有第一防焊層191。第一防焊層191中具有多個第一開口1911，每個第二電性連接墊1811從對應的第一開口1911露出。在第六導電線路層183上還形成有第二防焊層192。第二防焊層192中具有第二開口1921，部分第六導電線路層183從第二開口1921露出。
從第一防焊層191露出的第二電性連接墊1811表面、從第二防焊層192露出的第六導電線路層183表面及從第一開孔142露出的第一電性連接墊1611表面均形成保護層104。
可以理解的是，電路板100也可以不包括第三介電層150、第四導電線路層163、第五介電層172及第六導電線路層183，凹槽103僅自第二導電線路層130向第二介電層140開設。電路板100也可以不包括第五介電層172及第六導電線路層183。凹槽103僅自第四導電線路層163向第二介電層140開設。
本實施例提供的電路板製作方法，在製作第一導電線路層時製作了離型金屬層，離型金屬層具有光滑表面，並對第一導電線路層表面、第二導電線路層表面、第三導電線路層表面及第四導電線路層表面進行了粗化處理，而離型金屬層的光滑表面相對光滑，第二介電層與第一導電線路層表面的結合力和第三介電層與第二導電線路層之間的結合力均大於第二介電層與光滑表面之間的結合力，這樣，在形成凹槽過程中，離型金屬層與第二介電層容易相互分離而形成凹槽。因此，本技術方案提供的電路板製作方法，無需另外在製作凹槽時設置可剝離層，從而可以降低電路板製作的成本。
惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100．．．電路板
104．．．保護層
102．．．切口
103．．．凹槽
1010．．．蝕刻阻擋層
110．．．核心基板
1101．．．去除區域
1102．．．線路區域
1103．．．第一導電孔
1104．．．第一通孔
1105．．．金屬導電層
1106．．．塞孔材料
112．．．第一介電層
111．．．第一銅箔層
113．．．第二銅箔層
120．．．第一導電線路層
121．．．離型金屬層
122．．．光滑表面
130．．．第二導電線路層
140．．．第二介電層
141．．．第一微孔
142．．．第一開孔
150．．．第三介電層
151．．．第二微孔
161．．．第三導電線路層
1611．．．第一電性連接墊
162．．．第二導電孔
163．．．第四導電線路層
164．．．第三導電孔
171．．．第四介電層
172．．．第五介電層
181．．．第五導電線路層
1811．．．第二電性連接墊
182．．．第四導電孔
183．．．第六導電線路層
184．．．第五導電孔
191．．．第一防焊層
1911．．．第一開口
192．．．第二防焊層
1921．．．第二開口
圖1為本技術方案實施例提供的芯層基板的剖面示意圖。
圖2為圖1的芯層基板中形成第一通孔後的剖面示意圖。
圖3至圖4為圖2中的第一通孔中形成第一導電金屬材料並在第一介電層的第一表面形成第一導電線路層和離型金屬層，在第一介電層的第二表面形成第二導電線路層後的剖面示意圖。
圖5為圖4的離型金屬層表面形成蝕刻阻擋層後的剖面示意圖。
圖6為對圖5中的第一導電線路層表面及第二導電線路層表面進行粗化處理後的剖面示意圖。
圖7為去除圖6中的蝕刻阻擋層後的剖面示意圖。
圖8為在圖7的第一導電線路層一側形成第三介電層並在第二導電線路層一側形成第二介電層後的剖面示意圖。
圖9為圖8形成第二導電孔、第三導電孔、第三導電線路層及第四導電線路層後的剖面示意圖。
圖10為對圖9的第三導電線路層的表面及第四導電線路層表面進行粗化處理後的剖面示意圖。
圖11為在圖10的第三導電線路層一側形成第四介電層並在第四導電線路層一側形成第五介電層後的剖面示意圖。
圖12為圖11形成第四導電孔、第五導電孔、第五導電線路層及第六導電線路層後的剖面示意圖。
圖13為在圖12的第五導電線路層表面及第六導電線路層表面形成防焊層後的剖面示意圖。
圖14為圖13沿著線路區域與去除區域的交接線形成開口後的剖面示意圖。
圖15為圖14形成凹槽後的剖面示意圖。
圖16為本技術方案實施例制得的電路板的剖面示意圖。
100．．．電路板
104．．．保護層
103．．．凹槽
112．．．第一介電層
120．．．第一導電線路層
130．．．第二導電線路層
140．．．第二介電層
142．．．第一開孔
150．．．第三介電層
161．．．第三導電線路層
1611．．．第一電性連接墊
163．．．第四導電線路層
171．．．第四介電層
172．．．第五介電層
181．．．第五導電線路層
1811．．．第二電性連接墊
183．．．第六導電線路層
191．．．第一防焊層
1911．．．第一開口
192．．．第二防焊層

Claims (19)

  1. 一種電路板的製作方法，包括步驟：
    提供芯層基板，所述芯層基板包括去除區域及環繞連接所述去除區域的線路區域，所述芯層基板包括第一介電層，第一介電層具有相對的第一表面和第二表面；
    在位於線路區域所述第一表面形成第一導電線路層，在位於線路區域的所述第二表面形成第二導電線路層，在位於去除區域的所述第一表面形成離型金屬層，所述離型金屬層具有遠離第一表面的光滑表面；
    在所述光滑表面形成蝕刻阻擋層；
    對第一導電線路層的表面及離型金屬層未被蝕刻阻擋層覆蓋的表面進行粗化處理；
    從所述光滑表面去除所述蝕刻阻擋層；
    在第一導電線路層及離型金屬層一側壓合第二介電層；
    在第二介電層遠離第一介電層的表面形成第三導電線路層；
    對所述第三導電線路層的表面進行粗化處理；
    在第三導電線路層一側壓合第四介電層；
    在第四介電層遠離第二介電層的表面形成第五導電線路層；以及
    沿著所述去除區域與線路區域的交界線，自所述第一介電層向第二介電層形成環形的切口，使用外力使得所述光滑表面與第二介電層相互分離，並將被所述切口環繞的第一介電層及離型金屬層去除形成凹槽，所述第二介電層從所述凹槽內露出。
  2. 如請求項1所述的電路板的製作方法，其中，與所述去除區域對應的第三導電線路層包括多個第一電性連接墊，在從凹槽內露出的第二介電層中形成與多個第一電性連接墊一一對應的多個第一開孔，每個第一電性連接墊從對應的第一開孔露出。
  3. 如請求項2所述的電路板的製作方法，其中，還包括在從所述第一開孔露出的第一電性連接墊表面形成保護層。
  4. 如請求項1所述的電路板的製作方法，其中，在形成第一導電線路層和第二導電層時，還在第一介電層中形成第一導電孔。
  5. 如請求項4所述的電路板的製作方法，其中，所述芯層基板還包括第一銅箔層和第二銅箔層，第一銅箔層形成於第一表面，第二銅箔層形成於第二表面，形成所述第一導電線路層、第二導電線路層及第一導電孔包括步驟：
    在核心基板內形成第一通孔，並在第一通孔的內壁、第一銅箔層表面及第二銅箔層表面形成金屬導電層，得到第一導電孔，第一銅箔層與第二銅箔層通過第一導電孔相互電導通；以及
    將位於線路區域內第一銅箔層及形成於第一銅箔層表面的導電金屬層製作形成第一導電線路層，將位於線路區域內第二銅箔層及形成於第二銅箔層表面的導電金屬層製作形成第二導電線路層，並將位於去除區域的第二銅箔層及形成於第二銅箔層表面的導電金屬層去除，位於去除區域的第一銅箔層及形成於第一銅箔層表面的導電金屬層留在第一介電層表面，形成離型金屬層。
  6. 如請求項1所述的電路板的製作方法，其中，在對第一導電線路層的表面及離型金屬層未被蝕刻阻擋層覆蓋的表面進行粗化處理時，還對第二導電線路層的表面進行粗化處理，在第一導電線路層及離型金屬層一側壓合第二介電層時，還在第二導電線路層一側壓合第三介電層；在第二介電層遠離第一介電層的表面形成第三導電線路層時，還在第三介電層遠離第一介電層的表面形成第四導電線路層，第四導電線路層與所述線路區域相對應，在形成切口時，所述切口也貫穿所述第三介電層，並且被切口環繞的第三介電層去除。
  7. 如請求項1所述的電路板的製作方法，其中，所述第五導電線路層包括多個第二電性連接墊，所述電路板的製作方法還包括在所述第五導電線路層表面及從第五導電線路層露出的第四介電層表面形成第一防焊層，所述第一防焊層內形成有多個與第二電性連接墊一一對應的多個第一開口，每個第二電性連接墊從對應的第一開口露出。
  8. 如請求項7所述的電路板的製作方法，其中，還包括在從所述第一開口露出的第二電性連接墊表面形成保護層。
  9. 如請求項1所述的電路板的製作方法，其中，採用蝕刻的方式對所述第一導電線路層的表面及第三導電線路層的表面進行粗化處理。
  10. 如請求項1所述的電路板的製作方法，其中，在形成第五導電線路層時，還在第四介電層內形成有第四導電孔，第三導電線路層與第五導電線路層通過第四導電孔相互電導通。
  11. 一種電路板的製作方法，包括步驟：
    提供芯層基板，所述芯層基板包括去除區域及環繞連接所述去除區域的線路區域，所述芯層基板包括第一介電層，第一介電層具有相對的第一表面和第二表面；
    在位於線路區域所述第一表面形成第一導電線路層，在位於線路區域的所述第二表面形成第二導電線路層，在位於去除區域的所述第一表面形成離型金屬層，所述離型金屬層具有遠離第一表面的光滑表面；
    在所述光滑表面形成蝕刻阻擋層；
    對第一導電線路層的表面、第二導電線路層的表面及離型金屬層未被蝕刻阻擋層覆蓋的表面進行粗化處理；
    從所述光滑表面去除所述蝕刻阻擋層；
    在第一導電線路層及離型金屬層一側壓合第二介電層，在第二導電線路層一側壓合第三介電層；
    在第二介電層遠離第一介電層的表面形成第三導電線路層，在第三介電層遠離第一介電層的表面形成第四導電線路層；
    對所述第三導電線路層的表面及第四導電線路層的表面進行粗化處理；
    在第三導電線路層一側壓合第四介電層，在第四導電線路層一側壓合第五介電層；
    在第四介電層遠離第二介電層的表面形成第五導電線路層，在第介電層遠離第三介電層的表面形成第六導電線路層，所述第六導電線路層與所述線路區域相對應；以及
    沿著所述去除區域與線路區域的交界線，自所述第五介電層向第二介電層形成環形的切口，使用外力使得所述光滑表面與第二介電層相互分離，並將被所述切口環繞的第五介電層、第三介電層、第一介電層及離型金屬層去除形成凹槽，所述第二介電層從所述凹槽內露出。
  12. 如請求項11所述的電路板的製作方法，其中，與所述去除區域對應的第三導電線路層包括多個第一電性連接墊，在從凹槽內露出的第二介電層中形成與多個第一電性連接墊一一對應的多個第一開孔，每個第一電性連接墊從對應的第一開孔露出。
  13. 如請求項11所述的電路板的製作方法，其中，所述第五導電線路層包括多個第二電性連接墊，所述電路板的製作方法還包括在所述第五導電線路層表面及從第五導電線路層露出的第四介電層表面形成第一防焊層，所述第一防焊層內形成有多個與第二電性連接墊一一對應的多個第一開口，每個第二電性連接墊從對應的第一開口露出。
  14. 一種電路板，包括依次設置的第五導電線路層、第四介電層、第三導電線路層、第二介電層、第一導電線路層、第一介電層及第二導電線路層，所述電路板內形成有凹槽，凹槽自第二導電線路層一側向第二介電層開設，第二介電層從凹槽內露出，所述第一導電線路層與第二介電層相結合的表面及第三導電線路層與第四介電層相結合的表面為經過粗化處理的粗糙表面。
  15. 如請求項14所述的電路板，其中，所述第三導電線路層包括多個第一電性連接墊，在凹槽內露出的第二介電層內形成有多個第一開孔，每個第一電性連接墊從對應的第一開孔露出。
  16. 如請求項14所述的電路板，其中，還包括形成於所述第五導電線路層表面及從第五導電線路層露出的第四介電層表面的第一防焊層，所述第五導電線路層包括多個第二電性連接墊，所述第一防焊層內形成有多個與第二電性連接墊一一對應的多個第一開口，每個第二電性連接墊從對應的第一開口露出。
  17. 如請求項16所述的電路板，其中，從第一開孔露出的第一電性連接墊表面及從第一開口露出的第二電性連接墊表面均形成有保護層。
  18. 一種電路板，包括依次設置的第五導電線路層、第四介電層、第三導電線路層、第二介電層、第一導電線路層、第一介電層、第二導電線路層、第三介電層、第四導電線路層、第五介電層及第六導電線路層，電路板內形成有凹槽，凹槽自第六導電線路層一側向第二介電層開設，第二介電層從凹槽內露出，第一導電線路層與第二介電層相結合的表面、第三導電線路層與第四介電層相結合的表面、第二導電線路層與第三介電層相結合的表面以及第四導電線路層與第五介電層相結合的表面均為經過粗化處理的粗糙表面。
  19. 如請求項18所述的電路板，其中，所述第三導電線路層包括多個第一電性連接墊，在凹槽內露出的第二介電層內形成有多個第一開孔，每個第一電性連接墊從對應的第一開孔露出。
TW101137858A 2012-09-26 2012-10-12 電路板及其製作方法 TWI465162B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210363082.7A CN103687344B (zh) 2012-09-26 2012-09-26 电路板制作方法

Publications (2)

Publication Number Publication Date
TW201414371A true TW201414371A (zh) 2014-04-01
TWI465162B TWI465162B (zh) 2014-12-11

Family

ID=50323224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137858A TWI465162B (zh) 2012-09-26 2012-10-12 電路板及其製作方法

Country Status (3)

Country Link
US (1) US9439282B2 (zh)
CN (1) CN103687344B (zh)
TW (1) TWI465162B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624018B (zh) * 2014-08-04 2018-05-11 恆勁科技股份有限公司 封裝結構及其製法
TWI624205B (zh) * 2016-06-16 2018-05-11 欣興電子股份有限公司 電路板及其製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105282995B (zh) * 2014-06-24 2018-04-06 健鼎（无锡）电子有限公司 移除部分的多层线路结构的方法
JP2016058509A (ja) * 2014-09-09 2016-04-21 株式会社東芝 補強板付きフレキシブルプリント配線板の製造方法およびフレキシブルプリント配線板中間体
CN105470144B (zh) * 2014-09-09 2018-01-02 欣兴电子股份有限公司 无核心层封装基板与其制造方法
TWI663406B (zh) * 2016-05-31 2019-06-21 巨擘科技股份有限公司 探針卡裝置
TWI595607B (zh) 2016-06-30 2017-08-11 欣興電子股份有限公司 封裝載板及封裝載板的製造方法
CN108461405B (zh) * 2017-02-21 2020-04-10 碁鼎科技秦皇岛有限公司 线路载板及其制造方法
CN107949190A (zh) * 2017-10-20 2018-04-20 江门崇达电路技术有限公司 一种高落差阶梯线路板的制作工艺
WO2019204822A1 (en) * 2018-04-20 2019-10-24 Postprocess Technologies, Inc. Finishing mediums and finishing suspensions
CN108882511B (zh) * 2018-08-27 2020-11-13 生益电子股份有限公司 一种具有多级阶梯槽的pcb
US11357111B2 (en) * 2018-08-27 2022-06-07 Tactotek Oy Method for manufacturing a multilayer structure with embedded functionalities and related multilayer structure
CN112074989B (zh) * 2018-10-19 2021-10-26 华为技术有限公司 一种天线封装结构及其制造方法
CN114258193A (zh) * 2020-09-23 2022-03-29 庆鼎精密电子（淮安）有限公司 电路板连接结构的制造方法及电路板连接结构
CN112951797B (zh) * 2021-01-27 2022-10-14 维沃移动通信有限公司 指纹模组、电子设备及指纹模组加工方法
CN114449774B (zh) * 2022-02-28 2024-07-30 厦门市匠焊新材料技术有限公司 一种导电线路的制作工艺
CN114554731A (zh) * 2022-03-09 2022-05-27 上海展华电子(南通)有限公司 Pcb板件的加工制作方法和pcb板件
CN114828456A (zh) * 2022-04-21 2022-07-29 东山精密新加坡有限公司 线路板制作方法及线路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187923A (ja) * 2010-02-09 2011-09-22 Ngk Spark Plug Co Ltd 配線基板の製造方法
TWM397681U (en) * 2010-06-04 2011-02-01 Unimicron Technology Corp Circuit board with a removing area
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI624018B (zh) * 2014-08-04 2018-05-11 恆勁科技股份有限公司 封裝結構及其製法
TWI624205B (zh) * 2016-06-16 2018-05-11 欣興電子股份有限公司 電路板及其製造方法

Also Published As

Publication number Publication date
CN103687344B (zh) 2016-08-24
US20140083744A1 (en) 2014-03-27
US9439282B2 (en) 2016-09-06
TWI465162B (zh) 2014-12-11
CN103687344A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI465162B (zh) 電路板及其製作方法
US10798822B2 (en) Method of manufacturing a component embedded package carrier
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP2010135713A (ja) チップ内蔵印刷回路基板及びその製造方法
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
JP2009253270A (ja) 印刷回路基板及びその製造方法
TWI665949B (zh) 柔性電路板及其製作方法
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
TWI403244B (zh) 多層電路板之製作方法
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160032625A (ko) 인쇄회로기판 및 그 제조 방법
JP2016100603A (ja) 素子内蔵型印刷回路基板及びその製造方法
TW201446103A (zh) 電路板及其製作方法
TWI466611B (zh) 晶片封裝結構、具有內埋元件的電路板及其製作方法
KR100674295B1 (ko) 다층 인쇄회로기판의 제조방법
JP2013070009A (ja) プリント回路基板及びその製造方法
JP2009231792A (ja) 多層基板の製造方法及び多層基板
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
TW201406244A (zh) 電路板及其製作方法
KR20160019297A (ko) 인쇄회로기판 및 그 제조방법
TW201444440A (zh) 配線基板及其製造方法
KR20110080864A (ko) 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR102240704B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
TWI511634B (zh) 電路板製作方法