JP2009253270A - 印刷回路基板及びその製造方法 - Google Patents

印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2009253270A
JP2009253270A JP2008265735A JP2008265735A JP2009253270A JP 2009253270 A JP2009253270 A JP 2009253270A JP 2008265735 A JP2008265735 A JP 2008265735A JP 2008265735 A JP2008265735 A JP 2008265735A JP 2009253270 A JP2009253270 A JP 2009253270A
Authority
JP
Japan
Prior art keywords
layer
resin layer
circuit board
printed circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008265735A
Other languages
English (en)
Other versions
JP4876272B2 (ja
Inventor
Ho-Sik Park
パク ホ−シク
Keung-Jin Sohn
ソーン ケン−ジン
Joon-Sik Shin
シン ジョーン−シク
Sang-Youp Lee
リー サン−ヨプ
Joung-Gul Ryu
リュ ジョン−グル
Jung-Hwan Park
パク ジュン−ファン
Jee-Soo Mok
モク ジェ−ソー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080076989A external-priority patent/KR101032463B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009253270A publication Critical patent/JP2009253270A/ja
Application granted granted Critical
Publication of JP4876272B2 publication Critical patent/JP4876272B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/066—Transfer laminating of insulating material, e.g. resist as a whole layer, not as a pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】リードタイムを減らすことができ、既存方法で形成された基板とは異って、外層回路パターンが絶縁層に埋め込まれた形状で形成でき、薄板の印刷回路基板を製造することができる印刷回路基板及びその製造方法を提供する。
【解決手段】
本発明による印刷回路基板の製造方法は、一面に第１パターンが形成された第１樹脂層を提供する工程と、第１樹脂層の一面に第１パターンと電気的に接続する導電性バンプを形成する工程と、導電性バンプで貫通されるように絶縁層と第１樹脂層とを圧着する工程と、絶縁層と対向する面に第２パターンが形成された第２樹脂層を積層する工程と、第１樹脂層と第２樹脂層の少なくとも何れか一方の一部をエッチングして開口部を形成する工程と、を含むことを特徴とする。
【選択図】図１

Description

本発明は、印刷回路基板及びその製造方法に関する。
電子産業の発達に伴い、携帯用電子機器などの電子部品の高性能化、高機能化、小型化が求められ、これによりＳＩＰ（System In Package）、３Ｄパッケージなど高密度表面実装部品用印刷回路基板を製作するための研究が盛んである。
高密度実装部品用印刷回路基板を製作するために、従来の多層回路基板の製造方法は、ドリルを用いて両面銅張積層板にホールを加工する工程と、ホールの内部にメッキを施す工程と、上下両面の銅箔をエッチングして回路パターンを形成する工程と、回路パターンが形成された多数の両面印刷回路基板の間に絶縁接着剤であるプリプレグ（prepreg）を介在し、加熱加圧する工程と、前記積層された多層回路基板の所定位置にドリルを用いてホールを形成する工程と、多層回路基板をメッキし、前記ホールの内部にメッキ層を形成することにより、層間導通を完了する工程と、最後に最外層をエッチングして所望の回路パターンを形成する工程と、を経て行われた。
しかし、このような従来の多層回路基板の製造工程は、作業工程が複雑で、微細回路パターンを形成し難く、印刷回路基板の厚さが厚くて印刷回路基板の薄型化を実現し難いという問題点があった。
こうした従来技術の問題点を解決するために、本発明は、薄型化が可能であり、高い信頼性を有し、短いリードタイムで製造できる印刷回路基板及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、一面に第１パターンが形成された第１樹脂層を提供する工程と、第１樹脂層の一面に第１パターンと電気的に接続する導電性バンプを形成する工程と、導電性バンプで貫通されるように絶縁層及び第１樹脂層を圧着する工程と、絶縁層に対向する面に第２パターンが形成された第２樹脂層を絶縁層に積層する工程と、第１樹脂層及び第２樹脂層の少なくとも何れか一方の一部をエッチングして開口部を形成する工程と、を含む印刷回路基板製造方法が提供される。
開口部を形成する工程は、レーザーエッチングまたはプラズマエッチング方法で行われることができる。
開口部に表面処理層を形成する工程と、表面処理層に半田ボールを形成する工程とをさらに含むことができ、第１樹脂層及び第２樹脂層の少なくとも何れか一方は、液晶ポリマー（ＬＣＰ、Liquid Crystal Polymer）、ポリイミド（ＰＩ、Polyimide）、テフロン（登録商標）（ＰＴＦＥ、Polytetrafluoroethylene）、及びピーク（ＰＥＥＫ、Polyetheretherketon）のうちの何れか一つを含むことができる。
特に、第１樹脂層及び第２樹脂層の少なくとも何れか一方がポリイミドを含む場合、絶縁層は液晶ポリマーを含むことができる。
また、第１樹脂層、絶縁層、及び第２樹脂層のすべてが液晶ポリマーを含んでもよく、このとき、絶縁層は第１樹脂層及び第２樹脂層より低い融点を有するものがよい。
第１樹脂層及び第２樹脂層の少なくとも何れか一方はフォトソルダーレジスト（ＰＳＲ、Photo solder resist）であり、開口部を形成する工程はフォトソルダーレジストを露光及び現像する方法で行われることができる。
ここで、第１パターン及び第２パターンの少なくとも何れか一方はフォトソルダーレジストの一面に金属層を積層する工程と、金属層に第１感光性物質層を形成する工程と、第１感光性物質層を選択的に露光及び現像する工程と、金属層をエッチングする工程と、第１感光性物質層を除去する工程と、を経て形成することができる。
フォトソルダーレジストの他面に第２感光性物質層を形成する工程をさらに含み、開口部を形成する工程の前に、第２感光性物質層を除去する工程をさらに含むことができる。
フォトソルダーレジストは他面に保護層をさらに含み、開口部を形成する工程の前に、保護層を除去する工程をさらに含むことができる。ここで、保護層はポリエチレンテレフタレート（ＰＥＴ、polyethylene terephthalate）を含むことができ、不透明であることができる。
本発明の他の実施形態によれば、絶縁層と、絶縁層の一面に埋め込まれた第１パターンと、第１パターンをカバーするように絶縁層の一面に積層された第１樹脂層と、絶縁層の他面に埋め込まれた第２パターンと、第１パターンと第２パターンとを電気的に接続させるビアと、第２パターンをカバーするように絶縁層の他面に積層された第２樹脂層と、を含む印刷回路基板が提供される。
ここで、第１樹脂層及び第２樹脂層の少なくとも何れか一方は、液晶ポリマー、ポリイミド、テフロン、ピーク、及びフォトソルダーレジストのうちの何れか一つを含むことができる。
特に、第１樹脂層及び第２樹脂層の少なくとも何れか一方がポリイミドを含む場合、絶縁層は液晶ポリマーを含むことができる。
第１樹脂層、絶縁層及び第２樹脂層のすべてが液晶ポリマーを含んでもよく、このとき、絶縁層は第１樹脂層及び第２樹脂層より低い融点を有するものがよい。
ビアは導電性ペーストが硬化され形成されたバンプであってもよく、第１樹脂層には第１パターンの一部が露出するように開口部が形成されてもよい。このとき、開口部には半田ボールが形成されてもよい。
本発明のまた他の実施形態では、一面に第１パターンが形成された第１樹脂層を提供する工程と、第１樹脂層の一面に第１パターンと電気的に接続する第１導電性バンプを形成する工程と、第１絶縁層を介在して第１樹脂層の一面と内層基板部の一面とを圧着する工程と、第１樹脂層の一部をエッチングして開口部を形成する工程と、を含む印刷回路基板製造方法が提供される。
また、一面に第２パターンが形成された第２樹脂層を提供する工程と、第２樹脂層の一面に第２パターンと電気的に接続する第２導電性バンプを形成する工程と、第２絶縁層を介在して第２樹脂層の一面と内層基板部の他面とを圧着する工程と、第２樹脂層の一部をエッチングして開口部を形成する工程と、をさらに含むことができる。
第１樹脂層は、液晶ポリマー、ポリイミド、テフロン、及びピークのうちの何れか一つを含むことができる。
特に、第１樹脂層がポリイミドを含む場合、第１絶縁層は液晶ポリマーを含むことができる。
第１樹脂層はフォトソルダーレジストであり、開口部を形成する工程はフォトソルダーレジストを露光及び現像する方法で行われることができる。
このとき、第１パターンはフォトソルダーレジストの一面に金属層を積層する工程と、金属層に感光性物質層を形成する工程と、感光性物質層を選択的に露光及び現像する工程と、金属層をエッチングする工程と、感光性物質層を除去する工程と、を含むことができる。
フォトソルダーレジストの他面に第２感光性物質層を形成する工程をさらに含み、開口部を形成する工程の前に第２感光性物質層を除去する工程をさらに含むことができる。
フォトソルダーレジストは他面に保護層をさらに含み、開口部を形成する工程の前に、保護層を除去する工程をさらに含むことができる。このとき、保護層は、ポリエチレンテレフタレートを含むことができ、不透明であることができる。
本発明のまた他の実施形態によれば、内層基板部と、内層基板部の一面に積層された第１絶縁層と、第１絶縁層の一面に埋め込まれた第１パターンと、第１パターンをカバーするように第１絶縁層の一面に積層された第１樹脂層と、第１パターンと内層基板部とを電気的に接続させる第１ビアと、を含み、第１樹脂層は液晶ポリマー、ポリイミド、テフロン、ピーク、及びフォトソルダーレジストのうちの何れか一つを含む印刷回路基板が提供される。
内層基板部の他面に積層された第２絶縁層と、第２絶縁層の他面に埋め込まれた第２パターンと、第２パターンをカバーするように第２絶縁層の他面に積層された第２樹脂層と、第２パターンと内層基板部を電気的に接続させる第２ビアと、をさらに含むことができる。
第１樹脂層がポリイミドを含む場合、第１絶縁層は液晶ポリマーを含むことができる。
本発明の好ましい実施例によれば、リードタイムを革新的に減らすことができ、既存方法で形成された基板とは異なって、外層回路パターンが絶縁層に埋め込まれることができるので、薄板の印刷回路基板を製造することができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第１」、「第２」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、前記構成要素が前記用語により限定されるものではない。前記用語は一つの構成要素を他の構成要素と区別する目的だけに用いられる。本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、工程、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、工程、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなければならない。
以下、本発明に係る 印刷回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明することに当たって、同一かつ対応する構成要素は、同一の図面符号を付し、これに対する重複説明は省略する。
図１は、本発明の一実施例による印刷回路基板製造方法を示す順序図であり、図２乃至図８は本発明の一実施例による印刷回路基板製造方法の各工程を示す断面図である。図２乃至図８を参照すると、第１樹脂層１０、開口部１１、２１、第１パターン１２、第１パッド１２ａ、表面処理層１３、２３、導電性バンプ３４、第２樹脂層２０、第２パターン２２、第２パッド２２ａ、絶縁層３０、半田ボール４０が示されている。
先ず、ステップＳ１１０で、図２に示すように、一面に第１パターン１２が形成された第１樹脂層１０を提供する。第１パターン１２を形成するために、第１樹脂層１０に銅箔が積層されたＲＣＣ（Resin coated Copper） タイプの基材または ＦＣＣＬ（Flexible Copper Clad Laminate）タイプの基材を備え、銅箔の一部をエッチングする方法を用いることができる。また、メッキ方法を用いることもできる。
第１樹脂層１０は、液晶ポリマー、ポリイミド、テフロン、及びピークのうちの何れか一方を主な材質として含むことができる。
そして、ステップＳ１２０では、図３に示すように、第１樹脂層１０の一面に第１パターン１２と電気的に接続する導電性バンプ３４を形成し、ステップＳ１３０で、図４に示すように、導電性バンプ３４で貫通されるように絶縁層３０及び第１樹脂層１０を圧着する。
導電性バンプ３４は、第１パターン１２の一部のパッド上に形成されることもでき、絶縁層３０を貫通して層間導通のためのビアとしての機能を行うことができる。このような導電性バンプ３４はスクリーン印刷方式やインクジェット印刷方式などで導電性物質を印刷した後、これを硬化させる方法などで形成されることができる。
一方、絶縁層３０は第１樹脂層１０の種類に応じて選択的に使用できるが、例えば、第１樹脂層１０がポリイミドを主な材質として含む場合、絶縁層３０としては液晶ポリマーフィルムを使用できる。また、第１樹脂層１０が液晶ポリマーを主な材質として含む場合、融点が３０℃〜７０℃位低い同種の液晶ポリマーフィルムを絶縁層３０として使用できる。これ以外にも、プリプレグ及び層間絶縁用フィルム（ＡＢＦ：Ajinomoto Build-Up Film）も絶縁層３０として使用できる。
以後、Ｓ１４０で、図５に示すように、絶縁層３０と対向する面に第２パターン２２が形成された第２樹脂層２０を絶縁層３０に積層する。このとき、第２パターン２２と導電性バンプ３４の上部とは互いに接触してもよく、その結果、第１パターン１２と第２パターン２２とが電気的に接続可能な構造となることができる。また、第２パターン２２は第１パターン１２と同様に絶縁層３０に埋め込まれてもよい。
絶縁層３０としてプリプレグ、ＡＢＦなどが使用された場合、第２樹脂層２０としては、第１樹脂層１０と同じく液晶ポリマー、ポリイミド、テフロン、及びピークのうちの何れか一方を主な材質として含むことができる。一方、絶縁層３０として融点の低い（約２６０℃〜２８０℃）液晶ポリマーが使用された場合には、第２樹脂層２０として絶縁層３０より融点が３０〜５０℃位高い液晶ポリマーを使用できる。
そして、ステップＳ１５０で、第１樹脂層１０及び第２樹脂層２０の少なくとも何れか一方の一部をエッチングして開口部１１、２１を形成する。開口部１１、２１を形成するためにレーザーエッチングやプラズマエッチング方法を用いることができ、以外にも多様な方法を用いることができる。
一方、図６には、第１樹脂層１０及び第２樹脂層２０の両方に開口部１１、２１が形成されているが、設計上の必要に応じて開口部の数や位置は多様に変更できる。
一方、第１樹脂層１０及び第２樹脂層２０は、その全部が除去されなく、第１パターン１２及び第２パターン２２を保護する役割を行うことになる。すなわち、既存のソルダーレジストを第１樹脂層１０及び第２樹脂層２０で代替できる。これにより、ソルダーレジストを形成するための別途の工程を行う必要がなくなり、工程が簡素化され、リードタイムを革新的に減らすことができる。
以後、ステップＳ１６０では、図７に示すように、開口部１１、２１により露出されたパッド１２a、２２ａに表面処理層１３、２３を形成し、ステップＳ１７０で、表面処理層１３、２３上に半田ボール４０を形成することにより、半導体チップのような電子素子やマザーボードなどと電気的に接続できる構造を具現することができる。表面処理層１３、２３の形成のためには、ニッケル/金メッキ、ＯＳＰ処理、ＥＮＩＧ、またはＥＮＥＰＩＧなどを利用できる。
こうして製造された印刷回路基板が図８に示されている。前述の工程により製造された印刷回路基板は、絶縁層３０と、絶縁層３０の一面に埋め込まれた第１パターン１２と、第１パターン１２をカバーするように絶縁層３０の一面に積層された第１樹脂層１０と、絶縁層３０の他面に埋め込まれた第２パターン２２と、第１パターン１２と第２パターン２２とを電気的に接続させるビアと、第１パターン１２をカバーするように絶縁層３０の他面に積層された第２樹脂層２０と、を主な構成として含むことができる。ここで、第１樹脂層１０及び第２樹脂層２０の少なくとも何れか一方は、液晶ポリマー、ポリイミド、テフロン、及びピークのうちの何れか一方を主な材質として含むことができる。
すなわち、従来技術による印刷回路基板は５０ｐｐｍ／℃以上の熱膨脹率を有するソルダーレジストを用いて外層のパターンを保護したが、本実施例による印刷回路基板は、液晶ポリマー、ポリイミド、テフロン、またはピークなどのように、相対的に低い熱膨脹率を有する材料を用いて外層のパターンを保護する構造を有する。
このように従来のソルダーレジストを低熱膨脹係数を有する材料で代替することにより、既存のソルダーレジストを使用した構造よりも１／２〜１／１０まで熱膨脹係数を低めることができる。
印刷回路基板の薄型化が進むにつれ、外層のパターンを保護するソルダーレジストの厚さの比率が増加することになるので、低い熱膨脹係数を有する材料で既存のソルダーレジストを代替すると、全体的に低熱膨脹係数を有する印刷回路基板を具現するのに重要な役割を果たすことができる。
一方、導電性ペーストが印刷された後に、硬化され形成された導電性バンプ３４を用いて層間接続を行うことにより、すなわち、ビアを用いることにより、製造工程を簡素化でき、その結果リードタイムが短縮できる。
また、第１樹脂層１０、絶縁層３０、及び第２樹脂層２０のすべてが液晶ポリマー材質で形成された場合には、誘電特性に優れた薄型印刷回路基板を具現することもできる。
次に、本発明の他の実施例による印刷回路基板製造方法について説明する。
図９は本発明の他の実施例による印刷回路基板製造方法を示す順序図であり、図１０〜図１６は本発明の他の実施例による印刷回路基板製造方法の各工程を示す断面図である。図１０〜図１６を参照すると、第１樹脂層１０、開口部１１、２１、第１パターン１２、第１パッド１２ａ、表面処理層１３、２３、第１導電性バンプ１４、第２樹脂層２０、第２パターン２２、第２パッド２２ａ、第２導電性バンプ２４、第１絶縁層３１、第２絶縁層３２、半田ボール４０、内層基板部５０、内層回路５１、５３、ビア５２が示されている。
本実施例による印刷回路基板製造方法は、前述した実施例と比べると、２階を超過する多層印刷回路基板の製造方法を提示することにその特徴がある。以下では、前述の実施例と異なる点を中心に説明し、同一かつ対応する部分に対する重複説明は省略する。
先ず、ステップＳ２１０で、図１０に示すように、一面に第１パターン１２が形成された第１樹脂層１０を備え、ステップＳ２２０では、図１１に示すように、第１樹脂層１０の一面に第１パターン１２と電気的に接続する第１導電性バンプ１４を形成する。
そして 、ステップＳ２３０で、図１２に示すように、第１絶縁層３１を介在し、第１樹脂層１０の一面と内層基板部５０との一面を圧着する。その次、ステップＳ２４０で、図１３に示すように、第１樹脂層１０の一部をエッチングして開口部１１を形成する。
一方、ステップＳ２５０で、一面に第２パターン２２が形成される第２樹脂層２０を備え、ステップＳ２６０で、第２樹脂層２０の一面に第２パターン２２と電気的に接続する第２導電性バンプ２４を形成した後、ステップＳ２７０で、第２絶縁層３２を介在し、第２樹脂層２０の一面と内層基板部５０の他面とを圧着することができる。
そして、ステップＳ２８０で、第２樹脂層２０の一部をエッチングして開口部２１を形成することができる。
以後、それぞれの開口部１１、２１に半田ボール４０を形成して、半導体チップのような電子素子やマザーボードなどと電気的に接続できる構造を具現することができる。
このような工程を経て製造された印刷回路基板が図１５に示されている。
すなわち、本実施例は、前述した実施例とは異なって、第１樹脂層１０と第２樹脂層２０との間に内層基板部５０が位置する。内層基板部５０の構造や層数などを調節して、設計者が所望する層数の多層印刷回路基板を製造することができる。内層基板部５０にはビア５２と内層回路５１、５３などが形成されることができる。
一方、図１０〜図１５では、内層基板部５０の両面に対して第１樹脂層１０と第２樹脂層２０とを順次圧着する方法を提示したが、図１６に示すように、一括積層する方法を用いることもできる。
以下に、本発明のまた他の実施例による印刷回路基板製造方法について説明する。
図１７は本発明のまた他の実施例による印刷回路基板製造方法を示す順序図であり、図１８乃至図２８は本発明のまた他の実施例による印刷回路基板製造方法の各工程を示す断面図である。図１８乃至図２８を参照すると、第１樹脂層１０、開口部１１、２１、金属層１２'、第１パターン１２、第１パッド１２ａ、保護層１５、２５、第１感光性物質層１６、第２感光性物質層１７、２７、第２樹脂層２０、第２パターン２２、第２パッド２２ａ、絶縁層３０、導電性バンプ３４、及び半田ボール４０が示されている。
本実施例は、第１樹脂層１０及び第２樹脂層２０の少なくとも何れか一方がフォトソルダーレジストであることを特徴とする。
先ず、ステップＳ３１０で、一面に第１パターン１２が形成された第１樹脂層１０を備える。第１パターン１２を形成するためにサブトラクティブ（subtractive）方式を用いることができる。
ステップＳ３１１で、図１８に示すように、他面に保護層１５が形成された第１樹脂層１０の一面に金属層１２'を積層する。金属層１２'はエッチングされて印刷回路基板の回路パターンとなるので、銅（Ｃｕ）や金（Ａｕ）のような導電性物質を用いることができる。
保護層１５は基板の完成品にはない、除去される部材であって、必ずしも必要なものではないが、他面に保護層１５の形成されたフォトソルダーレジストを用いるとフォトソルダーレジストを保護できるようになり、キャリアと類似した役割をして安定的な基板形成工程が行われることができる。
保護層１５はポリエチレンテレフタレートを含むことができる。特に、保護層１５として不透明な素材を用いると、以後工程にてエッチングでパターン形成時、感光性物質層の露光工程でフォトソルダーレジストが露光されないように保護することができる。
次に、ステップＳ３１３で、図１９に示すように、金属層１２'に第１感光性物質層１６を形成し、ステップＳ３１５で、図２０に示すように、第１感光性物質層１６を選択的に露光及び現像する。第１パターン１２に対応する形状に金属層１２'に残存するように露光及び現像する。この時、第１樹脂層１０の他面、または保護層１５が存在する場合には保護層１５の他面に第２感光性物質層１７を形成することができる。露光により硬化された第２感光性物質層１７においては、保護層１５がキャリアとしての役割をするので、強度側面から脆弱な部分を補うことができる。
次に、ステップＳ３１７で、図２１に示すように、金属層１２'をエッチングして第１パターン１２を形成し、ステップＳ３１９で、図２２に示すように、第１感光性物質層１６を除去する。ここで、第１感光性物質が残存する領域の金属層１２'はエッチング時に保護され、エッチング後に第１感光性物質層１６を除去すれば表面から露出した金属層１２'が第１パターン１２となる。
このような工程は第１パターン１２だけでなく第２パターン２２を形成する際にも同様に適用可能である。
次に 、ステップＳ３２０で、図２３に示すように、第１パターン１２と電気的に接続する導電性バンプ３４を形成した後に、ステップＳ３３０で、図２４に示すように、導電性バンプで貫通されるように絶縁層３０と第１樹脂層１０とを圧着する。次に、ステップＳ３４０で、図２５に示すように、絶縁層３０と対向する面に第２パターン２２が形成された第２樹脂層２０を絶縁層３０に積層する。
次に、ステップＳ３４５で、保護層１５を除去して第１樹脂層１０及び第２樹脂層２０を露出させる。保護層１５及び第２感光性物質層１７は、基板の表面処理工程だけが残っているステップで除去される。第２感光性物質層１７が保護層１５に形成された場合には、 図２６に示すように、保護層１５と共に除去できる。
次に、ステップＳ３５０で、第１樹脂層１０及び第２樹脂層２０の少なくとも何れか一方を露光及び現像して開口部を形成する。上述した実施例とは異なって、第１樹脂層１０及び第２樹脂層２０の少なくとも何れか一方はフォトソルダーレジストであって、ドリル工程やレーザー工程なしで露光・現象工程により選択的に除去して開口部を形成することができる。次に、それぞれの開口部１１、２１に半田ボール４０を形成して半導体チップのような電子素子やマザーボードなどと電気的に接続可能な構造を実現することができる。
このような工程を経て製造された印刷回路基板が図２８に示されている。
すなわち、本実施例によれば、上述した実施例のようにソルダーレジストを別に形成する必要がないため、リードタイムを減らすことができ、また、第１樹脂層１０と第２樹脂層２０とがフォトソルダーレジストであるため、開口部形成時にドリル工程が必要なく、パターンの損傷が少ないという長所がある。また、保護層１５と第２感光性物質層１７とがキャリアの役割をするので、別途のキャリアを使用しなくても安定的に印刷回路基板を形成することができる。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
前述した実施例以外の多い実施例が本発明の特許請求の範囲内に存在する。
本発明の一実施例による印刷回路基板製造方法を示す順序図である。 本発明の一実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の一実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の一実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の一実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の一実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の一実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の一実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法を示す順序図である。 本発明の他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法を示す順序図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。 本発明のまた他の実施例による印刷回路基板製造方法の工程を示す断面図である。
符号の説明
１０ 第１樹脂層
１１、２１ 開口部
１２ 第１パターン
１２ａ 第１パッド
１３、２３ 表面処理層
１４ 第１導電性バンプ
１５、２５ 保護層
１６ 第１感光性物質層
１７、２７ 第２感光性物質層
２０ 第２樹脂層
２２ 第２パターン
２２ａ 第２パッド
２４ 第２導電性バンプ
３０ 絶縁層
３１ 第１絶縁層
３２ 第２絶縁層
３４ 導電性バンプ
４０ 半田ボール
５０ 内層基板部
５１、５３ 内層回路
５２ ビア

Claims (34)

  1. 一面に第１パターンが形成された第１樹脂層を提供する工程と、
    前記第１樹脂層の一面に前記第１パターンと電気的に接続する導電性バンプを形成する工程と、
    前記導電性バンプで貫通されるように絶縁層及び前記第１樹脂層を圧着する工程と、
    前記絶縁層と対向する面に第２パターンが形成された第２樹脂層を前記絶縁層に積層する工程と、
    前記第１樹脂層及び前記第２樹脂層の少なくとも何れか一方の一部をエッチングして開口部を形成する工程と、
    を含む印刷回路基板製造方法。
  2. 前記開口部を形成する工程が、
    レーザーエッチングまたはプラズマエッチング方法で行われることを特徴とする請求項１に記載の印刷回路基板製造方法。
  3. 前記開口部に表面処理層を形成する工程と、
    前記表面処理層に半田ボールを形成する工程と、
    をさらに含む請求項１または請求項２に記載の印刷回路基板製造方法。
  4. 前記第１樹脂層及び前記第２樹脂層の少なくとも何れか一方が、液晶ポリマー（ＬＣＰ、Liquid Crystal Polymer）、ポリイミド（ＰＩ、Polyimide）、テフロン（登録商標）（ＰＴＦＥ、Polytetrafluoroethylene）、及びピーク（ＰＥＥＫ、Polyetheretherketon）のうち何れか一つを含むことを特徴とする請求項１から請求項３の何れかに記載の印刷回路基板製造方法。
  5. 前記第１樹脂層及び前記第２樹脂層の少なくとも何れか一方がポリイミドを含み、
    前記絶縁層が、液晶ポリマーを含むことを特徴とする請求項１から請求項４の何れかに記載の印刷回路基板製造方法。
  6. 前記第１樹脂層、前記絶縁層、及び前記第２樹脂層のすべてが、液晶ポリマーを含むことを特徴とする請求項１から請求項５の何れかに記載の印刷回路基板製造方法。
  7. 前記絶縁層が、前記第１樹脂層及び前記第２樹脂層より低い融点を有することを特徴とする請求項６に記載の印刷回路基板製造方法。
  8. 前記第１樹脂層及び前記第２樹脂層の少なくとも何れか一方がフォトソルダーレジスト（ＰＳＲ、Photo solder resist）であり、
    前記開口部を形成する工程が、
    前記フォトソルダーレジストを露光及び現像する方法で行われることを特徴とする請求項１から請求項７の何れかに記載の印刷回路基板製造方法。
  9. 前記第１パターン及び前記第２パターンの少なくとも何れか一方が、
    前記フォトソルダーレジストの一面に金属層を積層する工程と、
    前記金属層に第１感光性物質層を形成する工程と、
    前記第１感光性物質層を選択的に露光及び現像する工程と、
    前記金属層をエッチングする工程と、
    前記第１感光性物質層を除去する工程と、
    を含むことを特徴とする請求項８に記載の印刷回路基板製造方法。
  10. 前記フォトソルダーレジストの他面に保護層が形成され、
    前記開口部を形成する工程の前に、
    前記保護層を除去する工程をさらに含むことを特徴とする請求項８または請求項９に記載の印刷回路基板製造方法。
  11. 前記保護層が、ポリエチレンテレフタレート（ＰＥＴ、polyethylene terephthalate）を含むことを特徴とする請求項１０に記載の印刷回路基板製造方法。
  12. 前記保護層が不透明であることを特徴とする請求項１０または請求項１１に記載の印刷回路基板製造方法。
  13. 前記フォトソルダーレジストの他面に第２感光性物質層を形成する工程をさらに含み、
    前記第１樹脂層の一面と内層基板部の一面とを圧着する工程の後に、
    前記第２感光性物質層を除去する工程をさらに含む請求項１０から請求項１２の何れかに記載の印刷回路基板製造方法。
  14. 絶縁層と、
    前記絶縁層の一面に埋め込まれた第１パターンと、
    前記第１パターンをカバーするように前記絶縁層の一面に積層された第１樹脂層と、
    前記絶縁層の他面に埋め込まれた第２パターンと、
    前記第１パターンと前記第２パターンとを電気的に接続させるビアと、
    前記第２パターンをカバーするように前記絶縁層の他面に積層された第２樹脂層と、
    を含む印刷回路基板。
  15. 前記第１樹脂層及び前記第２樹脂層の少なくとも何れか一方が、液晶ポリマー、ポリイミド、テフロン、ピーク、及びフォトソルダーレジストのうちの何れか一つを含むことを特徴とする請求項１４に記載の印刷回路基板。
  16. 前記第１樹脂層及び前記第２樹脂層の少なくとも何れか一方がポリイミドを含み、
    前記絶縁層が液晶ポリマーを含むことを特徴とする請求項１４または請求項１５に記載の印刷回路基板。
  17. 前記第１樹脂層、前記絶縁層、及び前記第２樹脂層のすべてが、液晶ポリマーを含むことを特徴とする請求項１４から請求項１６の何れかに記載の印刷回路基板。
  18. 前記絶縁層が、前記第１樹脂層及び前記第２樹脂層より低い融点を有することを特徴とする請求項１４に記載の印刷回路基板。
  19. 前記ビアが、導電性ペーストの硬化により形成されたバンプであることを特徴とする請求項１４から請求項１８の何れかに記載の印刷回路基板。
  20. 前記第１樹脂層には前記第１パターンの一部が露出するように開口部が形成されたことを特徴とする請求項１４から請求項１９の何れかに記載の印刷回路基板。
  21. 前記開口部には半田ボールが形成されたことを特徴とする請求項２０に記載の印刷回路基板。
  22. 一面に第１パターンが形成された第１樹脂層を提供する工程と、
    前記第１樹脂層の前記一面に前記第１パターンと電気的に接続する第１導電性バンプを形成する工程と、
    第１絶縁層を介在し、前記第１樹脂層の一面と内層基板部の一面とを圧着する工程と、
    前記第１樹脂層の一部をエッチングして開口部を形成する工程と、
    を含む印刷回路基板製造方法。
  23. 一面に第２パターンが形成された第２樹脂層を提供する工程と、
    前記第２樹脂層の前記一面に前記第２パターンと電気的に接続する第２導電性バンプを形成する工程と、
    第２絶縁層を介在し、前記第２樹脂層の一面と前記内層基板部の他面とを圧着する工程と、
    前記第２樹脂層の一部をエッチングして開口部を形成する工程と、
    をさらに含む請求項２２に記載の印刷回路基板製造方法。
  24. 前記第１樹脂層が、液晶ポリマー、ポリイミド、テフロン、及びピークのうちの何れか一つを含むことを特徴とする請求項２２または請求項２３に記載の印刷回路基板製造方法。
  25. 前記第１樹脂層がポリイミドを含み、
    前記第１絶縁層が液晶ポリマーを含むことを特徴とする請求項２２から請求項２４の何れかに記載の印刷回路基板製造方法。
  26. 前記第１樹脂層が、フォトソルダーレジストであり、
    前記開口部を形成する工程が、
    前記フォトソルダーレジストを露光及び現像する方法で行われることを特徴とする請求項２２から請求項２５の何れかに記載の印刷回路基板製造方法。
  27. 前記第１パターンが、
    前記フォトソルダーレジストの一面に金属層を積層する工程と、
    前記金属層に第１感光性物質層を形成する工程と、
    前記第１感光性物質層を選択的に露光及び現像する工程と、
    前記金属層をエッチングする工程と、
    前記第１感光性物質層を除去する工程と、
    を経て形成されることを特徴とする請求項２６に記載の印刷回路基板製造方法。
  28. 前記フォトソルダーレジストの他面には保護層が形成され、
    前記開口部を形成する工程の前に、
    前記保護層を除去する工程をさらに含むことを特徴とする請求項２６または請求項２７に記載の印刷回路基板製造方法。
  29. 前記保護層が、ポリエチレンテレフタレートを含むことを特徴とする請求項２８に記載の印刷回路基板製造方法。
  30. 前記保護層が、不透明であることを特徴とする請求項２８または請求項２９に記載の印刷回路基板製造方法。
  31. 前記フォトソルダーレジストの他面に第２感光性物質層を形成する工程をさらに含み、
    前記第１樹脂層の一面と内層基板部の一面とを圧着する工程の後に、
    前記第２感光性物質層を除去する工程をさらに含む請求項２８から請求項３０の何れかに記載の印刷回路基板製造方法。
  32. 内層基板部と、
    前記内層基板部の一面に積層された第１絶縁層と、
    前記第１絶縁層の一面に埋め込まれた第１パターンと、
    前記第１パターンをカバーするように前記第１絶縁層の一面に積層された第１樹脂層と、
    前記第１パターンと前記内層基板部とを電気的に接続させる第１ビアと、
    を含み、
    前記第１樹脂層が、液晶ポリマー、ポリイミド、テフロン、ピーク、及びフォトソルダーレジストのうちの何れか一つを含むことを特徴とする印刷回路基板。
  33. 前記内層基板部の他面に積層された第２絶縁層と、
    前記第２絶縁層の他面に埋め込まれた第２パターンと、
    前記第２パターンをカバーするように前記第２絶縁層の他面に積層された第２樹脂層と、
    前記第２パターンと前記内層基板部とを電気的に接続させる第２ビアと、
    をさらに含む請求項３２に記載の印刷回路基板。
  34. 前記第１樹脂層がポリイミドを含み、
    前記第１絶縁層が液晶ポリマーを含むことを特徴とする請求項３２または請求項３３に記載の印刷回路基板。
JP2008265735A 2008-04-02 2008-10-14 印刷回路基板及びその製造方法 Expired - Fee Related JP4876272B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2008-0030831 2008-04-02
KR20080030831 2008-04-02
KR10-2008-0076989 2008-08-06
KR1020080076989A KR101032463B1 (ko) 2008-04-02 2008-08-06 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2009253270A true JP2009253270A (ja) 2009-10-29
JP4876272B2 JP4876272B2 (ja) 2012-02-15

Family

ID=41132216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008265735A Expired - Fee Related JP4876272B2 (ja) 2008-04-02 2008-10-14 印刷回路基板及びその製造方法

Country Status (2)

Country Link
US (4) US20090250253A1 (ja)
JP (1) JP4876272B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131526A (ja) * 2011-12-20 2013-07-04 Fujitsu Ltd 多層回路基板及びその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101102337B1 (ko) * 2008-05-28 2012-01-03 엘지전자 주식회사 연성필름
KR20110113980A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법
US8844125B2 (en) 2011-01-14 2014-09-30 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask and related devices
US8693203B2 (en) 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
US8472207B2 (en) 2011-01-14 2013-06-25 Harris Corporation Electronic device having liquid crystal polymer solder mask and outer sealing layers, and associated methods
KR101177664B1 (ko) * 2011-05-11 2012-08-27 삼성전기주식회사 인쇄회로기판의 제조방법
CN103068179B (zh) * 2012-12-20 2015-10-07 景旺电子科技(龙川)有限公司 一种铁氟龙印制电路板防焊制作工艺方法
US8877558B2 (en) 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US9293438B2 (en) * 2013-07-03 2016-03-22 Harris Corporation Method for making electronic device with cover layer with openings and related devices
US10163828B2 (en) * 2013-11-18 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and fabricating method thereof
CN103648234B (zh) * 2013-12-09 2016-09-07 深圳市深联电路有限公司 一种薄板v槽制作工艺
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
KR102231100B1 (ko) * 2014-10-02 2021-03-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
EP3468312B1 (en) * 2017-10-06 2023-11-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier having a three dimensionally printed wiring structure
KR102154193B1 (ko) * 2018-02-20 2020-09-09 주식회사 아모그린텍 연성 인쇄회로기판
CN109246925B (zh) * 2018-08-28 2020-03-31 庆鼎精密电子（淮安）有限公司 软硬板的制作方法
US11432402B2 (en) * 2018-10-11 2022-08-30 Microchip Technology Caldicot Limited Flipped-conductor-patch lamination for ultra fine-line substrate creation
CN111844976B (zh) * 2019-04-12 2023-04-07 江苏泛亚微透科技股份有限公司 一种聚酰亚胺-氟聚合物绝缘复合材料、制备方法及其应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195561A (ja) * 1995-01-13 1996-07-30 Toshiba Corp 多層印刷配線板及びその製造方法
JPH08335765A (ja) * 1996-03-11 1996-12-17 Toshiba Corp 配線板の製造方法
JP2001217544A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
JP2005209775A (ja) * 2004-01-21 2005-08-04 Toppan Printing Co Ltd 多層配線基板の製造方法及び多層配線基板
JP2006114621A (ja) * 2004-10-13 2006-04-27 Dt Circuit Technology Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007305617A (ja) * 2006-05-08 2007-11-22 Clover Denshi Kogyo Kk 多層配線基板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3877717B2 (ja) * 2003-09-30 2007-02-07 三洋電機株式会社 半導体装置およびその製造方法
KR100584962B1 (ko) * 2004-07-26 2006-05-29 삼성전기주식회사 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법
JP2006310783A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 回路装置
KR101366906B1 (ko) * 2005-07-27 2014-02-24 가부시키가이샤 구라레 열가소성 액정 폴리머 필름으로 피복한 배선판의 제조 방법
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method
CN101356641B (zh) * 2006-01-06 2011-05-18 日本电气株式会社 半导体搭载用布线基板、其制造方法及布线基板组件
TWI278263B (en) * 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195561A (ja) * 1995-01-13 1996-07-30 Toshiba Corp 多層印刷配線板及びその製造方法
JPH08335765A (ja) * 1996-03-11 1996-12-17 Toshiba Corp 配線板の製造方法
JP2001217544A (ja) * 1999-11-26 2001-08-10 Ibiden Co Ltd 多層回路基板
JP2005209775A (ja) * 2004-01-21 2005-08-04 Toppan Printing Co Ltd 多層配線基板の製造方法及び多層配線基板
JP2006114621A (ja) * 2004-10-13 2006-04-27 Dt Circuit Technology Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007305617A (ja) * 2006-05-08 2007-11-22 Clover Denshi Kogyo Kk 多層配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131526A (ja) * 2011-12-20 2013-07-04 Fujitsu Ltd 多層回路基板及びその製造方法

Also Published As

Publication number Publication date
US20120030938A1 (en) 2012-02-09
JP4876272B2 (ja) 2012-02-15
US20090250253A1 (en) 2009-10-08
US20120018195A1 (en) 2012-01-26
US20120012379A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
JP4876272B2 (ja) 印刷回路基板及びその製造方法
KR100782407B1 (ko) 회로기판 제조방법
JP7074409B2 (ja) 素子内蔵型印刷回路基板
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2007158341A (ja) メタルコア、パッケージ基板およびその製造方法
JP2006165496A (ja) ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法
JP2010258468A (ja) 半導体パッケージ基板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2008124247A (ja) 部品内蔵基板及びその製造方法
TW200945987A (en) Multilayer flexible printed wiring board and the manufacturing method thereof
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
WO2021049106A1 (ja) 回路基板、回路基板の製造方法、及び電子機器
JP2008182071A (ja) 電子部品内蔵配線板及びその製造方法、並びに電子機器
TW201431454A (zh) 電路板及其製作方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2002009440A (ja) 複合配線基板
JP2007115954A (ja) 多層プリント配線基板及びその製造方法
KR101032463B1 (ko) 인쇄회로기판 및 그 제조방법
JP2013055123A (ja) 部品内蔵基板およびその製造方法
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees