KR101032463B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101032463B1
KR101032463B1 KR1020080076989A KR20080076989A KR101032463B1 KR 101032463 B1 KR101032463 B1 KR 101032463B1 KR 1020080076989 A KR1020080076989 A KR 1020080076989A KR 20080076989 A KR20080076989 A KR 20080076989A KR 101032463 B1 KR101032463 B1 KR 101032463B1
Authority
KR
South Korea
Prior art keywords
resin layer
pattern
insulating layer
layer
circuit board
Prior art date
Application number
KR1020080076989A
Other languages
English (en)
Other versions
KR20090105780A (ko
Inventor
박호식
손경진
신준식
이상엽
류정걸
박정환
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080076989A priority Critical patent/KR101032463B1/ko
Priority to JP2008265735A priority patent/JP4876272B2/ja
Priority to US12/285,871 priority patent/US20090250253A1/en
Publication of KR20090105780A publication Critical patent/KR20090105780A/ko
Application granted granted Critical
Publication of KR101032463B1 publication Critical patent/KR101032463B1/ko
Priority to US13/200,355 priority patent/US20120012379A1/en
Priority to US13/200,329 priority patent/US20120018195A1/en
Priority to US13/317,026 priority patent/US20120030938A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10659Different types of terminals for the same component, e.g. solder balls combined with leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

인쇄회로기판 및 그 제조방법이 개시된다. 일면에 제1 패턴이 형성된 제1 수지층을 제공하는 단계; 제1 수지층의 일면에 제1 패턴과 전기적으로 연결되는 도전성 범프를 형성하는 단계; 도전성 범프에 의해 관통되도록 절연층과 제1 수지층을 압착하는 단계; 절연층과 대향하는 면에 제2 패턴이 형성된 제2 수지층을 절연층에 적층하는 단계; 및 제1 수지층과 제2 수지층 중 적어도 어느 하나의 일부를 식각하여 개구부를 형성하는 단계를 포함하는 인쇄회로기판 제조방법은, 리드타임을 혁신적으로 줄일 수 있으며, 기존의 솔더레지스트 보다 낮은 열팽창률을 갖는 재료를 이용하여 외층회로를 보호함으로써, 인쇄회로기판의 전체적인 열팽창계수를 효율적으로 낮출 수 있다.
인쇄회로기판, 연성수지, 솔더레지스트, 범프

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 휴대용 기기 등의 전자 부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 SIP(System In Package), 3D 패키지 등 고밀도 표면 실장 부품용 인쇄회로기판을 제작하기 위한 연구가 활발히 진행되고 있다.
고밀도 실장 부품용 인쇄회로기판의 제작을 위한 종래의 다층 회로기판의 제조는, 드릴을 이용하여 양면 동박적층판에 홀을 가공하는 단계, 홀의 내부에 도금을 실시하는 단계, 상하 양면의 동박을 에칭하여 회로패턴을 형성하는 단계, 회로패턴이 형성된 다수의 양면 인쇄회로기판사이에 절연접착제인 프리프레그(prepreg)를 개재하고 가열 가압하는 단계, 상기 적층된 다층 회로기판의 소정 위치에 드릴을 이용하여 홀을 형성하는 단계, 다층 회로기판에 도금하여 상기 홀의 내부에 도금층을 형성함으로써 층간 도통을 완료하는 단계, 마지막으로 최외층을 에칭하여 원하는 회로패턴을 형성하는 단계를 통해 완성된다.
그러나 이러한 종래의 다층 회로기판의 제조공정은 작업공정이 복잡하고, 미세 회로패턴 형성이 어려우며, 인쇄회로기판의 두께가 두꺼워 인쇄회로기판의 박형화를 실현하기 어렵다는 문제가 있다.
본 발명은 박형화가 가능하고 높은 신뢰성을 가지며 짧은 리드타임으로 제조 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 제1 패턴이 형성된 제1 수지층을 제공하는 단계; 제1 수지층의 일면에 제1 패턴과 전기적으로 연결되는 도전성 범프를 형성하는 단계; 도전성 범프에 의해 관통되도록 절연층과 제1 수지층을 압착하는 단계; 절연층과 대향하는 면에 제2 패턴이 형성된 제2 수지층을 절연층에 적층하는 단계; 및 제1 수지층과 제2 수지층 중 적어도 어느 하나의 일부를 식각하여 개구부를 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.
개구부를 형성하는 단계는 레이저 식각 또는 플라즈마 식각 방법을 통해 수행될 수 있다.
개구부에 표면처리층을 형성하는 단계; 및 표면처리층에 솔더볼을 형성하는 단계를 더 포함할 수 있으며, 제1 수지층과 제2 수지층 중 적어도 어느 하나는 액 정폴리머(LCP, Liquid Crystal Polymer), 폴리이미드(PI, Polyimide), 테프론(PTFE, Polytetrafluoroethylene), 피크(PEEK, Polyetheretherketon) 중 어느 하나를 포함하는 재질로 이루어질 수 있다.
특히, 제1 수지층과 제2 수지층 중 적어도 어느 하나가 폴리이미드를 포함하는 재질로 이루어지는 경우, 절연층은 액정폴리머를 포함하는 재질로 이루어질 수도 있다.
또한, 제1 수지층과 절연층 및 제2 수지층은 모두 액정폴리머를 포함하는 재질로 이루어질 수도 있으며, 이 때, 절연층은 제1 수지층 및 제2 수지층 보다 낮은 녹는점을 가질 수 있다.
본 발명의 다른 측면에 따르면, 절연층; 절연층의 일면에 매립된 제1 패턴; 제1 패턴을 커버하도록 절연층의 일면에 적층된 제1 수지층; 절연층의 타면에 매립된 제2 패턴; 제1 패턴과 제2 패턴을 전기적으로 연결하는 비아; 및 제1 패턴을 커버하도록 절연층의 타면에 적층된 제2 수지층을 포함하는 인쇄회로기판을 제공할 수 있다.
이 때, 제1 수지층과 제2 수지층 중 적어도 어느 하나는 액정폴리머(LCP, Liquid Crystal Polymer), 폴리이미드(PI, Polyimide), 테프론(PTFE, Polytetrafluoroethylene), 피크(PEEK, Polyetheretherketon) 중 어느 하나를 포함하는 재질로 이루어질 수 있다.
특히, 제1 수지층과 제2 수지층 중 적어도 어느 하나가 폴리이미드를 포함하는 재질로 이루어지는 경우, 절연층은 액정폴리머를 포함하는 재질로 이루어질 수 도 있다.
제1 수지층과 절연층 및 제2 수지층은 모두 액정폴리머를 포함하는 재질로 이루어질 수도 있으며, 이 때, 절연층은 제1 수지층 및 제2 수지층 보다 낮은 녹는점을 가질 수 있다.
비아는 도전성 페이스트가 경화되어 형성된 범프일 수 있으며, 제1 수지층에는 제1 패턴의 일부가 노출되도록 개구부가 형성될 수 있다. 이 때, 개구부에는 솔더볼이 형성될 수 있다.
본 발명의 또 다른 측면에 따르면, 일면에 제1 패턴이 형성된 제1 수지층을 제공하는 단계; 제1 수지층의 일면에 제1 패턴과 전기적으로 연결되는 제1 도전성 범프를 형성하는 단계; 제1 절연층을 개재하여, 제1 수지층의 일면과 내층기판부의 일면을 압착하는 단계; 및 제1 수지층의 일부를 식각하여 개구부를 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공할 수 있다.
또한, 일면에 제2 패턴이 형성된 제2 수지층을 제공하는 단계; 제2 수지층의 일면에 제2 패턴과 전기적으로 연결되는 제2 도전성 범프를 형성하는 단계; 제2 절연층을 개재하여, 제2 수지층의 일면과 내층기판부의 타면을 압착하는 단계; 및 제2 수지층의 일부를 식각하여 개구부를 형성하는 단계를 더 수행할 수도 있다.
제1 수지층은 액정폴리머, 폴리이미드, 테프론, 피크 중 어느 하나를 포함하는 재질로 이루어질 수 있다.
특히, 제1 수지층이 폴리이미드를 포함하는 재질로 이루어지는 경우, 제1 절연층은 액정폴리머를 포함하는 재질로 이루어질 수도 있다.
본 발명의 또 다른 측면에 따르면, 내층기판부; 내층기판부의 하면에 적층된 제1 절연층; 제1 절연층의 하면에 매립된 제1 패턴; 제1 패턴을 커버하도록 제1 절연층의 하면에 적층된 제1 수지층; 및 제1 패턴과 내층기판부를 전기적으로 연결하는 제1 비아를 포함하며, 제1 수지층은 액정폴리머, 폴리이미드, 테프론, 피크 중 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판을 제공할 수 있다.
내층기판부의 상면에 적층된 제2 절연층; 제2 절연층의 상면에 매립된 제2 패턴; 제2 패턴을 커버하도록 제2 절연층의 상면에 적층된 제2 수지층; 및 제2 패턴과 내층기판부를 전기적으로 연결하는 제2 비아가 더 구비될 수도 있다.
제1 수지층이 폴리이미드를 포함하는 재질로 이루어지는 경우, 제1 절연층은 액정폴리머를 포함하는 재질로 이루어질 수도 있다.
본 발명의 바람직한 실시예에 따르면, 리드타임을 혁신적으로 줄일 수 있으며, 기존의 솔더레지스트 보다 낮은 열팽창률을 갖는 재료를 이용하여 외층회로를 보호함으로써, 인쇄회로기판의 전체적인 열팽창계수를 효율적으로 낮출 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 단면도이다. 도 2 내지 도 8을 참조하면, 제1 수지층(10), 개구부(11, 21), 제1 패턴(12), 제1 패드(12a), 표면처리층(13, 23), 도전성 범프(14), 제2 수지층(20), 제2 패턴(22), 제2 패드(22a), 절연층(30), 솔더볼(40)이 도시되어 있다.
먼저, 도 2에 도시된 바와 같이, 일면에 제1 패턴(12)이 형성된 제1 수지층(10)을 준비한다(S110). 제1 패턴(12)을 형성하기 위하여, 제1 수지층(10)에 동박이 적층된 RCC(Resin coated Copper) 타입의 기재 또는 FCCL(Flexible Copper Clad Laminate) 타입의 기재를 준비한 다음, 동박의 일부를 식각하는 방법을 이용할 수 있다. 물론, 도금과 같은 방법을 이용할 수도 있다.
이 때, 제1 수지층(10)은 액정폴리머(LCP, Liquid Crystal Polymer), 폴리이미드(PI, Polyimide), 테프론(PTFE, Polytetrafluoroethylene), 및 피크(PEEK, Polyetheretherketon) 중 어느 하나를 주된 재질로 하여 이루어질 수 있다.
그리고 나서, 도 3에 도시된 바와 같이, 제1 수지층(10)의 일면에 제1 패턴(12)과 전기적으로 연결되는 도전성 범프(14)를 형성한 다음(S120), 도 4에 도시된 바와 같이, 도전성 범프(14)에 의해 관통되도록 절연층(30)과 제1 수지층(10)을 압착한다(S130).
도전성 범프(14)는 제1 패턴(12)의 일부인 패드 상에 형성될 수 있으며, 절연층(30)을 관통하여 층간 도통을 위한 비아로서의 기능을 수행할 수 있다. 이러한 범프(14)는 스크린 인쇄 방식이나 잉크젯 인쇄 방식 등을 통해 도전성 물질을 인쇄한 다음 이를 경화시키는 방법 등을 통해 형성될 수 있다.
한편, 절연층(30)은 제1 수지층(10)의 종류에 따라 선택적으로 사용 가능한데, 예를 들어 제1 수지층(10)이 폴리이미드를 주된 재질로 하는 경우, 절연층(30)으로는 액정폴리머 필름을 사용 할 수 있다. 또한, 제1 수지층(10)이 액정폴리머를 주된 재질로 하는 경우에는, 녹는 점이 30℃~70℃ 가량 낮은 동종의 액정폴리머 필름을 절연층(30)으로 사용할 수 있다. 이 밖에, 프리프레그 및 ABF 또한 절연층(30)으로 사용될 수 있음은 물론이다.
이 후, 도 5에 도시된 바와 같이, 절연층(30)과 대향하는 면에 제2 패턴(22)이 형성된 제2 수지층(20)을 절연층(30)에 적층한다(S140). 이 때, 제2 패턴(22)과 범프(14)의 상부는 서로 접촉할 수 있으며, 그 결과 제1 패턴(12)과 제2 패턴(22)이 전기적으로 연결되는 구조가 형성될 수 있다. 또한, 제2 패턴(22)은 제1 패턴(12)과 마찬가지로 절연층(30)에 매립될 수 있다.
절연층(30)으로 프리프레그, ABF 등이 사용된 경우, 제2 수지층(20)은 제1 수지층(10)과 같이 액정폴리머, 폴리이미드, 테프론, 및 피크 중 어느 하나를 주된 재질로 하여 이루어질 수 있다. 한편, 절연층(30)으로 녹는점이 낮은 (약 260℃~280℃) 액정폴리머가 사용된 경우에는 녹는점이 절연층(30)보다 30~50℃ 높은 액정폴리머를 제2 수지층(20)으로 이용할 수 있다.
그리고 나서, 제1 수지층(10)과 제2 수지층(20) 중 적어도 어느 하나의 일부를 식각하여 개구부(11, 21)를 형성한다(S150). 개구부(11, 21)를 형성하기 위하여 레이저 식각이나 플라즈마 식각 방법을 이용할 수 있으며, 이 외에도 다양한 방법을 이용할 수 있음은 물론이다. 한편, 도 6에는 제1 수지층(10)과 제2 수지층(20)에 모두 개구부(11, 21)가 형성된 모습이 도시되어 있으나, 개구부(11, 21)의 수나 위치는 설계상의 필요에 따라 다양하게 변경될 수 있다.
한편, 제1 수지층(10)과 제2 수지층(20)은 그 전부가 제거하지 않고, 제1 패턴(12)과 제2 패턴(22)을 보호하는 역할을 수행할 수 있다. 즉, 기존의 솔더레지스트를 제1 수지층(10)과 제2 수지층(20)으로 대체할 수 있는 것이다. 이로써, 솔더레지스트를 형성하기 위하여 별도의 공정을 수행할 필요가 없게 되어 공정을 간소화 할 수 있게 되어, 리드타임을 혁신적으로 줄일 수 있게 된다.
이 후, 도 7에 도시된 바와 같이, 개구부(11, 21)에 의해 노출된 패드(12a, 22a)에 표면처리층(13, 23)을 형성하고(S160), 표면처리층(13, 23) 위에 솔더볼(40)을 형성함으로써(S170), 반도체 칩과 같은 전자소자나 마더보드 등과 전기적으로 연결될 수 있는 구조를 구현할 수 있게 된다. 표면처리층(13, 23)을 형성하기 위하여, 니켈/금 도금, OSP 처리, ENIG 또는 ENEPIG 등이 이용될 수 있다.
이렇게 제조된 인쇄회로기판이 도 8에 도시되어 있다. 상술한 공정에 의해 제조된 인쇄회로기판은 절연층(30)과; 절연층(30)의 하면에 매립된 제1 패턴(12)과; 제1 패턴(12)을 커버하도록 절연층(30)의 하면에 적층된 제1 수지층(10)과; 절연층(30)의 상면에 매립된 제2 패턴(22)과; 제1 패턴(12)과 제2 패턴(22)을 전기적으로 연결하는 비아; 및 제1 패턴(12)을 커버하도록 절연층(30)의 상면에 적층된 제2 수지층(20)을 주된 구성으로 하여 이루어질 수 있다. 이 때, 제1 수지층(10)과 제2 수지층(20) 중 적어도 어느 하나는 액정폴리머, 폴리이미드, 테프론, 및 피크 중 어느 하나를 주된 재질로 하여 이루어질 수 있다.
즉, 종래기술에 따른 인쇄회로기판이 50ppm/℃ 이상의 열팽창률을 가지는 솔더레지스트를 이용하여 외층의 패턴을 보호하였던 것에 반해, 본 실시예에 따른 인쇄회로기판은 액정폴리머, 폴리이미드, 테프론, 또는 피크 등과 같이 상대적으로 낮은 열팽창률을 가지는 재료를 이용하여 외층의 패턴을 보호하는 구조를 제시하는 것이다.
이처럼 종래의 솔더레지스트를 낮은 열팽창계수를 갖는 재료로 대체함으로써, 기존의 솔더레지스트가 적용된 구조와 대비하여 1/2 ~ 1/10까지 열팽창계수를 낮출 수 있게 된다.
인쇄회로기판의 박형화가 진행될수록, 외층의 패턴을 보호하는 솔더레지스트의 두께 비율이 증가하게 됨을 고려할 때, 낮은 열팽창계수를 갖는 재료를 이용하여 기존의 솔더레지스트를 대체하는 것은, 전체적으로 낮은 열팽창계수를 갖는 인쇄회로기판을 구현하는 데 있어 큰 의미를 가질 수 있다.
한편, 도전성 페이스트가 인쇄된 뒤 경화되어 형성되는 도전성 범프(14)를 이용하여 층간 접속을 구현함으로써, 즉, 비아로 이용함으로써, 제조 공정을 간소화 할 수 있으며, 그 결과 리드타임이 단축될 수 있다.
또한, 제1 수지층(10)과 절연층(30) 및 제2 수지층(20)을 모두 액정폴리머 재질로 형성하는 경우, 유전특성이 우수한 박형 인쇄회로기판을 구현할 수도 있게 된다.
다음으로 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법에 대해 설명하도록 한다.
도 9는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 10 내지 도 16은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 단면도이다. 도 10 내지 도 16을 참조하면, 제1 수지층(10), 개구부(11, 21), 제1 패턴(12), 제1 패드(12a), 표면처리층(13, 23), 제1 도전성 범프(14), 제2 수지층(20), 제2 패턴(22), 제2 패드(22a), 제2 도전성 범프(24), 제1 절연층(31), 제2 절연층(32), 솔더볼(40), 내층기판부(50), 내층회로(51, 53), 비아(52)가 도시되어 있다.
본 실시예에 따른 인쇄회로기판 제조방법은 전술한 실시예와 비교하여 2층을 초과하는 다층 인쇄회로기판을 제조하는 방법을 제시하는 점에서 차이가 있다. 이하에서는 전술한 실시예와의 차이점을 중심으로 설명하도록 하며, 동일하거나 대응되는 부분에 대한 구체적인 설명은 생략하도록 한다.
먼저, 도 10에 도시된 바와 같이 일면에 제1 패턴(12)이 형성된 제1 수지층(10)을 준비하고(S210), 도 11에 도시된 바와 같이 제1 수지층(10)의 일면에 제1 패턴(12)과 전기적으로 연결되는 제1 도전성 범프(14)를 형성한다(S220).
그리고 나서, 도 12에 도시된 바와 같이, 제1 절연층(31)을 개재하여, 제1 수지층(10)의 일면과 내층기판부(50)의 일면을 압착한다(S230). 그 다음, 도 13에 도시된 바와 같이, 제1 수지층(10)의 일부를 식각하여 개구부(11)를 형성한다(S240).
한편, 일면에 제2 패턴(22)이 형성된 제2 수지층(20)을 준비하고(S250), 제2 수지층(20)의 일면에 제2 패턴(22)과 전기적으로 연결되는 제2 도전성 범프(24)를 형성한 다음(S260), 제2 절연층(32)을 개재하여, 제2 수지층(20)의 일면과 내층기판부(50)의 타면을 압착할 수 있다(S270).
그리고 나서, 제2 수지층(20)의 일부를 식각하여 개구부(21)를 형성할 수 있다(S280).
이 후, 각각의 개구부(11, 21)에 솔더볼(40)을 형성하여 반도체 칩과 같은 전자소자나 마더보드 등과 전기적으로 연결될 수 있는 구조를 구현할 수 있다.
이러한 공정을 통하여 제조된 인쇄회로기판이 도 15에 도시되어 있다.
즉, 본 실시예의 경우, 앞서 설명한 실시예와 달리 제1 수지층(10)과 제2 수지층(20) 사이에 내층기판부(50)가 위치하게 된다. 내층기판부(50)의 구조, 층 수 등을 조절함으로써 설계자가 원하는 층 수의 다층 인쇄회로기판을 제조할 수 있게 되는 것이다. 내층기판부(50)에는 비아(52)와 내층회로(51, 53) 등이 형성될 수 있다.
한편, 도 10 내지 도 15에서는 내층기판부(50)의 양면에 대해 제1 수지층(10)과 제2 수지층(20)을 순차적으로 압착하는 방법을 제시하였으나, 도 16에 도시된 바와 같이, 일괄 적층하는 방법을 이용할 수도 있음은 물론이다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 단면도.
도 9는 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법을 나타내는 순서도.
도 10 내지 도 16은 본 발명의 다른 실시예에 따른 인쇄회로기판 제조방법의 각 공정을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 설명>
10: 제1 수지층 11, 21: 개구부
12: 제1 패턴 12a: 제1 패드
13, 23: 표면처리층 14: 도전성 범프
20: 제2 수지층 22: 제2 패턴
22a: 제2 패드 30: 절연층
31: 제1 절연층 32: 제2 절연층
40: 솔더볼 50: 내층기판부
51, 53: 내층회로 52: 비아

Claims (22)

  1. 일면에 제1 패턴이 형성된 제1 수지층을 제공하는 단계;
    상기 제1 수지층의 상기 일면에 상기 제1 패턴과 전기적으로 연결되는 도전성 범프를 형성하는 단계;
    상기 도전성 범프에 의해 관통되도록 절연층과 상기 제1 수지층을 압착하는 단계;
    상기 절연층과 대향하는 면에 제2 패턴이 형성된 제2 수지층을 상기 절연층에 적층하는 단계; 및
    상기 제1 수지층과 상기 제2 수지층 중 적어도 어느 하나의 일부를 식각하여 개구부를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제1항에 있어서,
    상기 개구부를 형성하는 단계는
    레이저 식각 또는 플라즈마 식각 방법을 통해 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
  3. 제1항에 있어서
    상기 개구부에 표면처리층을 형성하는 단계; 및
    상기 표면처리층에 솔더볼을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  4. 제1항에 있어서,
    상기 제1 수지층과 상기 제2 수지층 중 적어도 어느 하나는 액정폴리머(LCP, Liquid Crystal Polymer), 폴리이미드(PI, Polyimide), 테프론(PTFE, Polytetrafluoroethylene), 피크(PEEK, Polyetheretherketon) 중 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  5. 제1항에 있어서,
    상기 제1 수지층과 상기 제2 수지층 중 적어도 어느 하나는 폴리이미드를 포함하는 재질로 이루어지며,
    상기 절연층은 액정폴리머를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  6. 제1항에 있어서,
    상기 제1 수지층과 상기 절연층 및 상기 제2 수지층은 모두 액정폴리머를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  7. 제6항에 있어서
    상기 절연층은 상기 제1 수지층 및 상기 제2 수지층 보다 낮은 녹는점을 가지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  8. 절연층;
    상기 절연층의 일면에 매립된 제1 패턴;
    상기 제1 패턴을 커버하도록 상기 절연층의 일면에 적층된 제1 수지층;
    상기 절연층의 타면에 매립된 제2 패턴;
    상기 제1 패턴과 상기 제2 패턴을 전기적으로 연결하는 비아; 및
    상기 제1 패턴을 커버하도록 상기 절연층의 타면에 적층된 제2 수지층을 포함하고,
    상기 절연층은, 상기 제1 수지층 및 상기 제2 수지층보다 낮은 녹는점을 가지는 것을 특징으로 하는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 제1 수지층과 상기 제2 수지층 중 적어도 어느 하나는 액정폴리머(LCP, Liquid Crystal Polymer), 폴리이미드(PI, Polyimide), 테프론(PTFE, Polytetrafluoroethylene), 피크(PEEK, Polyetheretherketon) 중 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  10. 제8항에 있어서,
    상기 제1 수지층과 상기 제2 수지층 중 적어도 어느 하나는 폴리이미드를 포함하는 재질로 이루어지며,
    상기 절연층은 액정폴리머를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  11. 제8항에 있어서,
    상기 제1 수지층과 상기 절연층 및 상기 제2 수지층은 모두 액정폴리머를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  12. 삭제
  13. 제8항에 있어서,
    상기 비아는 도전성 페이스트가 경화되어 형성된 범프인 것을 특징으로 하는 인쇄회로기판.
  14. 제8항에 있어서,
    상기 제1 수지층에는 상기 제1 패턴의 일부가 노출되도록 개구부가 형성되는 것을 특징으로 하는 인쇄회로기판.
  15. 제14항에 있어서,
    상기 개구부에는 솔더볼이 형성되는 것을 특징으로 하는 인쇄회로기판.
  16. 일면에 제1 패턴이 형성된 제1 수지층을 제공하는 단계;
    상기 제1 수지층의 상기 일면에 상기 제1 패턴과 전기적으로 연결되는 제1 도전성 범프를 형성하는 단계;
    제1 절연층을 개재하여, 상기 제1 수지층의 일면과 내층기판부의 일면을 압착하는 단계; 및
    상기 제1 수지층의 일부를 식각하여 개구부를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  17. 제16항에 있어서,
    일면에 제2 패턴이 형성된 제2 수지층을 제공하는 단계;
    상기 제2 수지층의 상기 일면에 상기 제2 패턴과 전기적으로 연결되는 제2 도전성 범프를 형성하는 단계;
    제2 절연층을 개재하여, 상기 제2 수지층의 일면과 내층기판부의 타면을 압착하는 단계; 및
    상기 제2 수지층의 일부를 식각하여 개구부를 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
  18. 제16항에 있어서,
    상기 제1 수지층은 액정폴리머, 폴리이미드, 테프론, 피크 중 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  19. 제16항에 있어서,
    상기 제1 수지층은 폴리이미드를 포함하는 재질로 이루어지며,
    상기 제1 절연층은 액정폴리머를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
  20. 내층기판부;
    상기 내층기판부의 하면에 적층된 제1 절연층;
    상기 제1 절연층의 하면에 매립된 제1 패턴;
    상기 제1 패턴을 커버하도록 상기 제1 절연층의 하면에 적층된 제1 수지층; 및
    상기 제1 패턴과 상기 내층기판부를 전기적으로 연결하는 제1 비아를 포함하며,
    상기 제1 수지층은 액정폴리머, 폴리이미드, 테프론, 피크 중 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
  21. 제20항에 있어서,
    상기 내층기판부의 상면에 적층된 제2 절연층;
    상기 제2 절연층의 상면에 매립된 제2 패턴;
    상기 제2 패턴을 커버하도록 상기 제2 절연층의 상면에 적층된 제2 수지층; 및
    상기 제2 패턴과 상기 내층기판부를 전기적으로 연결하는 제2 비아를 더 포함하는 인쇄회로기판.
  22. 제20항에 있어서,
    상기 제1 수지층은 폴리이미드를 포함하는 재질로 이루어지며,
    상기 제1 절연층은 액정폴리머를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판.
KR1020080076989A 2008-04-02 2008-08-06 인쇄회로기판 및 그 제조방법 KR101032463B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080076989A KR101032463B1 (ko) 2008-04-02 2008-08-06 인쇄회로기판 및 그 제조방법
JP2008265735A JP4876272B2 (ja) 2008-04-02 2008-10-14 印刷回路基板及びその製造方法
US12/285,871 US20090250253A1 (en) 2008-04-02 2008-10-15 Printed circuit board and manufacturing method thereof
US13/200,355 US20120012379A1 (en) 2008-04-02 2011-09-23 Printed circuit board
US13/200,329 US20120018195A1 (en) 2008-04-02 2011-09-23 Printed circuit board
US13/317,026 US20120030938A1 (en) 2008-04-02 2011-10-07 Method of manufacturing printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080030831 2008-04-02
KR1020080076989A KR101032463B1 (ko) 2008-04-02 2008-08-06 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090105780A KR20090105780A (ko) 2009-10-07
KR101032463B1 true KR101032463B1 (ko) 2011-05-03

Family

ID=41535440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080076989A KR101032463B1 (ko) 2008-04-02 2008-08-06 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101032463B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JP2003101231A (ja) 2001-09-25 2003-04-04 Nippon Zeon Co Ltd 多層回路基板の製造方法
JP2007173775A (ja) 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JP2003101231A (ja) 2001-09-25 2003-04-04 Nippon Zeon Co Ltd 多層回路基板の製造方法
JP2007173775A (ja) 2005-12-20 2007-07-05 Phoenix Precision Technology Corp 回路基板構造及びその製法
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20090105780A (ko) 2009-10-07

Similar Documents

Publication Publication Date Title
JP4876272B2 (ja) 印刷回路基板及びその製造方法
JP4767269B2 (ja) 印刷回路基板の製造方法
US8891245B2 (en) Printed wiring board
JP2008288298A (ja) 電子部品を内蔵したプリント配線板の製造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR20090118251A (ko) 인쇄회로기판 및 그 제조방법
JP5261756B1 (ja) 多層配線基板
US20100236822A1 (en) Wiring board and method for manufacturing the same
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP2007115809A (ja) 配線基板
JP2008182071A (ja) 電子部品内蔵配線板及びその製造方法、並びに電子機器
KR101109287B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101032463B1 (ko) 인쇄회로기판 및 그 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4786914B2 (ja) 複合配線基板構造体
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
KR20110047795A (ko) 범프가 구비된 인쇄회로기판의 제조방법
KR100867954B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
KR20100028209A (ko) 인쇄회로기판
KR100888562B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
KR100997801B1 (ko) 인쇄회로기판 제조방법
KR200257974Y1 (ko) 숨겨진 레이저 비아홀을 갖는 다층 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee