JP2008182071A - 電子部品内蔵配線板及びその製造方法、並びに電子機器 - Google Patents
電子部品内蔵配線板及びその製造方法、並びに電子機器 Download PDFInfo
- Publication number
- JP2008182071A JP2008182071A JP2007014697A JP2007014697A JP2008182071A JP 2008182071 A JP2008182071 A JP 2008182071A JP 2007014697 A JP2007014697 A JP 2007014697A JP 2007014697 A JP2007014697 A JP 2007014697A JP 2008182071 A JP2008182071 A JP 2008182071A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- wiring layer
- wiring
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】絶縁層と、絶縁層の境界において一面を露出させかつ残りの面が絶縁層に埋設された第一配線層と、前記絶縁層と境界を接しかつ絶縁層に埋設されていない第二配線層と、第一配線層と接続されかつ前記絶縁層に埋設された電子部品とを備えた電子部品内蔵基板とする。
【選択図】図1
Description
以下に既に知られている電子部品の内蔵技術について例示する。
(2)さらに、前記第一配線層の最小配線幅は前記第二配線層の最小配線幅よりも小さいため、狭ピッチの電極を備えた電子部品であっても確実に接続することができる。
(3)さらに、前記第一配線層は前記第二配線層よりも薄いため、微細な配線パターンを形成することができる。
(4)さらに、前記絶縁層の境界において露出している第一配線層の一面と前記第二配線層が接しているため、第一配線層と第二配線層は最短距離で接続することができる。
(5)そして、前記電子部品内蔵基板はさらに一又は複数の絶縁層と配線層を備え、第一配線層及び電子部品を埋設する絶縁層は当該電子部品内蔵基板内で最も厚く、かつ当該電子部品内蔵配線基板の厚さ方向で中心に位置するため、そりを抑えることができるとともに、絶縁層に埋設された電子部品の破損を抑え、接続信頼性を保つことができる。また、ビルドアップによる絶縁層が必要以上に厚くならないので、ビア径を小さくすることができるとともに、配線パターン及びランドを微細に形成することができる。また、配線長を短くすることができる。
ここでは電子部品として半導体素子7を使用した例を示しているが、チップ抵抗やチップコンデンサ等、受動素子を埋め込んだ構造とすることも可能である(図6(e)参照)。また、複数の電子部品を一つの絶縁層に埋め込むこともできる。
(1) まず、5mm厚の銅板を第一導体層11aとし、一方の面及び他方の面に、解像度20μm、厚さ15μmのめっき液耐性のあるフォトレジストを形成し、他方の面は全面硬化してフォトレジスト12bとした。一方の面は所望の露光現像を行いパターニングしてフォトレジスト12aとした(図2(a)参照)。フォトレジスト12aのパターンは、第一半導体素子実装のための電極部を含む第一配線層が形成される領域が開口部となるように形成された(図1(c))参照)。
まず、(1)から(4)までは実施例1と同様に製造する。
(5) プリプレグの所定の位置に炭酸ガスレーザーで所望のビア穴を形成し、無電解めっき法によりビア穴及び絶縁層4の両面に1μm程度の薄膜銅層を形成した。次いで、それぞれの薄膜銅層を被覆するフォトレジストを積層し、露光現像により所望のレジストパターンを形成した。さらに、これらフォトレジストから露出している領域に電解めっきを施し、厚さ35μm厚程度の第二配線層2及び第三配線層3を形成した後、フォトレジストを剥離して、薄膜銅層をフラッシュエッチングで除去し、本発明の電子部品内蔵基板100を得た。(図3(f)参照)。
(1) まず、35μm厚の銅箔を第一導体層11aとし、片面に支持材12cとして粘着材付きPEN(ポリエチレンナフタレート)フィルムをラミネートした。次いで、銅箔のPENフィルムを積層していない面にめっき耐液性のあるドライフィルムレジストをラミネートし、所望の露光現像を行いパターニングしてフォトレジスト12aとした(図5(a)参照)。フォトレジスト12aのパターンは、抵抗素子7a、コンデンサ7b及び半導体素子7c実装のための電極部を含む第一配線層が形成される領域が開口部となるように形成された。このとき、半導体素子7c(LSI)実装電極(パッド)部のパッドピッチは40μm(パッド幅30μm、スペース幅10μm)とした。
(3b) さらに、半導体素子7cを非導電性フィルム9(Non−conductive Film)を介して第一配線層1から構成される電極部の所定の位置にフリップチップ実装した(図5(c)参照)。
2 …第二配線層
3 …第三配線層
4、4a、4b…絶縁層
5 …層間接続ビア
5a …スルーホール
7、7c、8…半導体素子
7a …抵抗素子
7b …コンデンサ
9 …非導電性フィルム
9a …半田ペースト
10 …金バンプ
11a…第一導電層
11b…第二導電層
11c…第三導電層
12a、12b…フォトレジスト
12c…支持材
13a…第一金めっき層
13b…第二金めっき層
13c…金めっき層
14a…第一ニッケルめっき層
14b…第二ニッケルめっき層
15、15c…銅めっき層
16 …基板
17 …配線層
18a…第四配線層
18b…第五配線層
19 …スズめっき層
100、200…電子部品内蔵基板
80a、80b、80c、90…半導体素子
81、92a、92b、92c、92d…絶縁層
82 …キャビティ
84a、84b、93a、93b、93c、93d、93e、93f…配線層
85 …リード端子
86、94…バンプ
91…コア層
95…非導電性フィルム
96…層間接続ビア
800、900…従来の電子部品内蔵基板
Claims (14)
- 絶縁層と、絶縁層の境界において一面を露出させかつ残りの面が絶縁層に埋設された第一配線層と、前記絶縁層と境界を接しかつ絶縁層に埋設されていない第二配線層と、第一配線層と接続されかつ前記絶縁層に埋設された電子部品とを備えたことを特徴とする電子部品内蔵基板。
- 前記第一配線層の最小配線幅は前記第二配線層の最小配線幅よりも小さいことを特徴とする請求項1記載の電子部品内蔵基板。
- 前記第一配線層は前記第二配線層よりも薄いことを特徴とする請求項1記載の電子部品内蔵基板。
- 前記絶縁層の境界において露出している第一配線層の一面と前記第二配線層が接していることを特徴とする請求項1記載の電子部品内蔵基板。
- 前記電子部品内蔵基板はさらに一又は複数の絶縁層と配線層を備え、第一配線層及び電子部品を埋設する絶縁層は当該電子部品内蔵基板内で最も厚く、かつ当該電子部品内蔵配線基板の厚さ方向で中心に位置することを特徴とする請求項1から4のいずれかに記載の電子部品内蔵基板。
- 絶縁層と、絶縁層の境界において一面を露出させかつ残りの面が絶縁層に埋設された第一配線層と、前記絶縁層と境界を接しかつ絶縁層に埋設されていない第二配線層と、第一配線層と接続されかつ前記絶縁層に埋設された電子部品とを備えたことを特徴とする電子部品内蔵基板の製造方法であって、
(a)第一導体層の一方の面に前記第一配線層のパターンに対応したフォトレジストを形成する工程、
(b)前記フォトレジストパターンから露出した第一導体層表面にめっきにより1または複数の金属層を積層し第一配線層とする工程、
(c)前記フォトレジストパターンを剥離する工程、
(d)前記第一配線層に電子部品を実装する工程、
(e)前記第一導電層上に、前記電子部品と前記第一配線層を埋設する絶縁層を積層して第一導体層側を第一の面、絶縁層積層側を第二の面とする積層体とする工程、
(f)前記積層体から第一導体層を除去する工程、
(g)前記積層体を貫通する層間接続ビア穴を形成する工程、
(h)前記層間接続ビア穴内部及び積層体の第一及び第二の面にめっき金属を形成する工程、
(i)前記積層体の第一の面及び第二の面に形成されためっき金属の層をパターンエッチングして第二の配線層及び第三の配線層とする工程、
を備えたことを特徴とする電子部品内蔵基板の製造方法。 - 絶縁層と、絶縁層の境界において一面を露出させかつ残りの面が絶縁層に埋設された第一配線層と、前記絶縁層と境界を接しかつ絶縁層に埋設されていない第二配線層と、第一配線層と接続されかつ前記絶縁層に埋設された電子部品とを備えたことを特徴とする電子部品内蔵基板の製造方法であって、
(a)第一導体層の一方の面に前記第一配線層のパターンに対応したフォトレジストを形成する工程、
(b)前記フォトレジストパターンから露出した第一導体層表面にめっきにより1または複数の金属層を積層し第一配線層とする工程、
(c)前記フォトレジストパターンを剥離する工程、
(d)前記第一配線層に電子部品を実装する工程、
(e)前記第一導電層上に、前記電子部品と前記第一配線層を埋設する絶縁層を積層して第一導体層側を第一の面、絶縁層積層側を第二の面とする積層体とする工程、
(f)前記積層体から第一導体層を除去する工程、
(g)前記積層体を貫通する層間接続ビア穴を形成する工程、
(h)前記層間接続ビア穴内部及び積層体の第一及び第二の面に薄膜金属層を形成する工程、
(i)前記積層体の第一の面及び第二の面に形成された薄膜金属層上にそれぞれ第二配線層及び第三配線層に対応するフォトレジストパターンを形成する工程、
(j)前記フォトレジストから露出する前記薄膜金属層上にめっきを施す工程、
(k)前記フォトレジストを剥離し、当該フォトレジストの下にあった薄膜金属層を除去して第二配線層及び第三配線層を形成する工程、
を備えたことを特徴とする電子部品内蔵基板の製造方法。 - 絶縁層と、絶縁層の境界において一面を露出させかつ残りの面が絶縁層に埋設された第一配線層と、前記絶縁層と境界を接しかつ絶縁層に埋設されていない第二配線層と、第一配線層と接続されかつ前記絶縁層に埋設された電子部品とを備えたことを特徴とする電子部品内蔵基板の製造方法であって、
(a)第一導体層の一方の面に前記第一配線層のパターンに対応したフォトレジストを形成する工程、
(b)前記フォトレジストパターンから露出した第一導体層表面にめっきにより金属層を積層する工程、
(c)前記フォトレジストパターンを剥離する工程、
(d)前記第一配線層に電子部品を実装する工程、
(e)前記第一導電層上に、前記電子部品と前記第一配線層を埋設する絶縁層と、第二導体層を積層する工程、
(f)前記第一導体層と前記第二導体層を接続する層間接続ビアを形成する工程、
(g)前記第一導体層及び前記第二の導体層をパターンエッチングして第二の配線層及び第三の配線層とする工程、
を備えたことを特徴とする電子部品内蔵基板の製造方法。 - 前記第一導体層をパターンエッチングして第二の配線層とした際、前記第一配線層の一部が露出するようにパターンエッチングを施すことを特徴とする請求項6から8のいずれかに記載の電子部品内蔵基板の製造方法。
- 前記フォトレジストパターンから露出した第一導体層表面にめっきにより1または複数の金属層を積層し第一配線層とする工程で前記第一導体層との境界面に積層される金属層は、第一導体層のエッチング工程で当該第一導体層よりもエッチングされにくい金属であることを特徴とする請求項6から8のいずれかに記載の電子部品内蔵基板の製造方法。
- 前記第一配線層に実装される電子部品は、第一配線層に半田接合される第一の電子部品と、非導電性フィルムを介して接合される第二の電子部品の少なくとも2種類であり、第一の電子部品の実装の後に第二の電子部品が実装されることを特徴とする請求項6から8のいずれかに記載の電子部品内蔵基板の製造方法。
- 前記電子部品及び第一配線層が埋設される絶縁層は、当該電子部品に対応する領域がくりぬかれていることを特徴とする請求項6から8のいずれかに記載の電子部品内蔵基板の製造方法。
- 前記電子部品はフリップチップ実装タイプの半導体素子であることを特徴とする請求項6から8のいずれかに記載の電子部品内蔵基板の製造方法。
- 請求項1から5のいずれかに記載の電子部品内蔵基板を備えたことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014697A JP2008182071A (ja) | 2007-01-25 | 2007-01-25 | 電子部品内蔵配線板及びその製造方法、並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007014697A JP2008182071A (ja) | 2007-01-25 | 2007-01-25 | 電子部品内蔵配線板及びその製造方法、並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008182071A true JP2008182071A (ja) | 2008-08-07 |
Family
ID=39725730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007014697A Pending JP2008182071A (ja) | 2007-01-25 | 2007-01-25 | 電子部品内蔵配線板及びその製造方法、並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008182071A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067834A (ja) * | 2008-09-11 | 2010-03-25 | Dainippon Printing Co Ltd | 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板 |
JP2010226075A (ja) * | 2009-03-23 | 2010-10-07 | Ibiden Co Ltd | 配線板及びその製造方法 |
JPWO2010134511A1 (ja) * | 2009-05-20 | 2012-11-12 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016219730A (ja) * | 2015-05-26 | 2016-12-22 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法と電子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077483A (ja) * | 1999-07-06 | 2001-03-23 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
JP2001274554A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、及びその製造方法 |
JP2002305376A (ja) * | 2001-04-05 | 2002-10-18 | Dt Circuit Technology Co Ltd | プリント配線基板の製造方法、プリント配線基板、及び、半導体装置 |
JP2002314218A (ja) * | 2001-04-18 | 2002-10-25 | Hitachi Ltd | ガラス基板を含む電気回路基板とその加工方法及び加工装置 |
-
2007
- 2007-01-25 JP JP2007014697A patent/JP2008182071A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077483A (ja) * | 1999-07-06 | 2001-03-23 | Ngk Spark Plug Co Ltd | 配線基板およびその製造方法 |
JP2001244638A (ja) * | 1999-12-20 | 2001-09-07 | Matsushita Electric Ind Co Ltd | 回路部品内蔵モジュール及びその製造方法 |
JP2001274554A (ja) * | 2000-03-27 | 2001-10-05 | Toshiba Corp | プリント配線基板、及びその製造方法 |
JP2002305376A (ja) * | 2001-04-05 | 2002-10-18 | Dt Circuit Technology Co Ltd | プリント配線基板の製造方法、プリント配線基板、及び、半導体装置 |
JP2002314218A (ja) * | 2001-04-18 | 2002-10-25 | Hitachi Ltd | ガラス基板を含む電気回路基板とその加工方法及び加工装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010067834A (ja) * | 2008-09-11 | 2010-03-25 | Dainippon Printing Co Ltd | 電子部品内蔵型の2層配線基板の製造方法及び電子部品内蔵型の2層配線基板 |
JP2010226075A (ja) * | 2009-03-23 | 2010-10-07 | Ibiden Co Ltd | 配線板及びその製造方法 |
JPWO2010134511A1 (ja) * | 2009-05-20 | 2012-11-12 | 日本電気株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016219730A (ja) * | 2015-05-26 | 2016-12-22 | 新光電気工業株式会社 | 電子部品内蔵基板及びその製造方法と電子装置 |
US10211119B2 (en) | 2015-05-26 | 2019-02-19 | Shinko Electric Industries Co., Ltd. | Electronic component built-in substrate and electronic device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100716826B1 (ko) | 전자부품이 내장된 기판의 제조방법 | |
JP4876272B2 (ja) | 印刷回路基板及びその製造方法 | |
JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
US8351215B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
JP7074409B2 (ja) | 素子内蔵型印刷回路基板 | |
JP6711509B2 (ja) | プリント回路基板、半導体パッケージ及びその製造方法 | |
JP5355380B2 (ja) | 多層配線基板 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
KR101155624B1 (ko) | 임베디드 인쇄회로기판 및 제조방법 | |
JP2010135713A (ja) | チップ内蔵印刷回路基板及びその製造方法 | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
JP2007088009A (ja) | 電子部品の埋め込み方法及び電子部品内蔵プリント配線板 | |
JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
JPWO2009118925A1 (ja) | 電子部品内蔵配線板及びその製造方法 | |
JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
TW200945987A (en) | Multilayer flexible printed wiring board and the manufacturing method thereof | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
JP2008124247A (ja) | 部品内蔵基板及びその製造方法 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2008182071A (ja) | 電子部品内蔵配線板及びその製造方法、並びに電子機器 | |
JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
JP2008182039A (ja) | 多層配線板およびその製造方法 | |
JP2008091377A (ja) | プリント配線基板及びその製造方法 | |
JP2014204088A (ja) | 多層配線基板およびその製造方法 | |
US20220322534A1 (en) | Circuit board, method for manufacturing circuit board, and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |