JP2013131526A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法 Download PDF

Info

Publication number
JP2013131526A
JP2013131526A JP2011278204A JP2011278204A JP2013131526A JP 2013131526 A JP2013131526 A JP 2013131526A JP 2011278204 A JP2011278204 A JP 2011278204A JP 2011278204 A JP2011278204 A JP 2011278204A JP 2013131526 A JP2013131526 A JP 2013131526A
Authority
JP
Japan
Prior art keywords
layer
resin
circuit board
multilayer circuit
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011278204A
Other languages
English (en)
Other versions
JP5834882B2 (ja
Inventor
Daisuke Mizutani
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011278204A priority Critical patent/JP5834882B2/ja
Publication of JP2013131526A publication Critical patent/JP2013131526A/ja
Application granted granted Critical
Publication of JP5834882B2 publication Critical patent/JP5834882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】多層回路基板に用いた差動伝送の遅延防止と耐熱性を実現する。
【解決手段】多層回路基板51は、3層配線板41が樹脂層45で挟まれている。3層配線板41は、一対の配線パターン10を絶縁層1を介してグランド層36,37で挟んだストリップライン構造を有し、上側のグランド層36から下側のグランド層37まで貫通する貫通孔42が複数形成されている。貫通孔42には、樹脂層45を構成する樹脂43Aが充填されている。樹脂43Aの充填は、3層配線板41と樹脂層45を一括積層する工程で行われる。
【選択図】図1L

Description

本発明は、多層回路基板及びその製造方法に関する。
半導体装置を実装するときは、複数の半導体素子や半導体パッケージ基板を多層回路基板に実装することによって電気的に接続させる。ここで、従来の多層回路基板の製造方法の一例として、一括積層プロセスについて図4を参照して説明する。図4(a)に示すように、多層回路基板の製造にあたっては、下側から、銅箔101、未硬化の樹脂層102、3層配線板103、未硬化の樹脂層102、3層配線板103、未硬化の樹脂層102、銅箔101を積層する。未硬化の樹脂層102は、ガラス繊維織物からなるガラスクロスと樹脂を含む複合材料である。3層配線板103は、ガラスクロスを含有させて硬化させた樹脂層110の上側に一対の配線パターン111を有する。一対の配線パターン111は、銅箔をパターニングすることによって形成される。さらに、樹脂層110の下面には、銅箔112が全面にわたって貼り付けられている。
一括積層プロセスでは、図4(a)に示すように、樹脂層102,110などの絶縁層と、配線パターン111や銅箔101,112などの導体層とを交互に配置する。銅箔101や未硬化の樹脂層102、3層配線板103を複数積層させたら、加熱式の真空プレスによって一括に成型する。図4(b)に真空プレス後の形態を示すように、未硬化の樹脂層102が熱溶融後に硬化して樹脂層110が形成されると共に各層が一体化され、多層回路基板120が形成される。この後、必要に応じて、多層回路基板120の所定位置に不図示の貫通穴を形成する。貫通穴には、めっき法によって導電膜が形成される。
ここで、このような多層回路基板120の使用用途としては、例えば、差動伝送のための回路基板がある。この場合には、一対の配線パターン111が差動伝送のための信号線として使用される。さらに、一対の配線パターン111に硬化後の樹脂層110を介して配置される銅箔112がグランド層又は電源層として使用される。差動伝送では、対をなす2本の配線パターン111にそれぞれ逆位相の信号を伝送することで、信号の電圧を低くでき、ノイズに強い信号伝達が可能になる。
ところが、差動伝送する信号の周波数を高周波数化すると、硬化した樹脂層110に含まれるガラス繊維織物の粗密によって一対の配線パターン111の間の伝播遅延時間に差が生じ易くなり、回路が許容する伝播遅延時間に収まらなくなることがあった。
ガラス繊維織物の影響を防止する方法としては、例えば、ガラス繊維織物を用いないリジッドフレキ基板で多層回路基板に製造することが考えられる。ここで、リジットフレキ基板は、コンポジット材料を用いた多層回路基板と、ガラス繊維織物を含有しないポリイミドなどの絶縁材料を用いたフレキシブル配線板を別々に製造した後、接着材で張り合わせて形成される。ところが、リジットフレキ基板では、コンポジット材料を用いた多層回路基板とフレキシブル配線板の熱膨張率や弾性率温度依存性の違いによって、接着部において剥離し易かった。
さらに、ガラス繊維織物を使用せずに製造した多層回路基板では、電子部品支持体としての機械的特性が低下する。例えば、一辺が数十cmで、積層数が20層を超えるような大型の多層回路基板では、機械的特性の低下が顕著に現れる。このために、ガラス繊維織物は、回路基板の寸法安定性向上に貢献するので、微細な電子部品を高密度で実装可能な回路基板においては必須の構成要素とされている。
そこで、従来では、ガラス繊維織物を格子状に織り込んで、一対の配線パターン111をガラス繊維織物と平行になるように形成することで、ガラス繊維織物の影響を低減させている。また、格子状に織り込んだガラス繊維織物に対して一対の配線パターン111を斜めに、かつジグザクに配置することで、信号線から見たガラス繊維織物の粗密をできるだけ均一化させている。
米国特許第2004181764号明細書
しかしながら、配線パターン111のレイアウトによっては、ガラス繊維織物の方向がたまたま一致することがあり、このような場合には、その領域における信号遅延を防止できなかった。このために、信号遅延を確実に防止しようとすると、配線パターン111のレイアウトに制約が生じていた。
さらに、ガラス繊維織物を格子状に織り込んだ大きい基材から、ガラス繊維織物が斜め配置されるように基板を分割しようとすると、使用されない部分が増えるので製造コストが増大する。
この発明は、このような事情に鑑みてなされたものであり、多層回路基板に用いた差動伝送の信号遅延を防止することを目的とする。
実施形態の一観点によれば、一対の信号線と、前記信号線の下方に形成され、樹脂で形成された第1の絶縁層と、前記第1の絶縁層の下に形成され、電源又はグランドに接続される第1の導電層と、前記信号線の上方に形成され、樹脂で形成された第2の絶縁層と、前記第2の絶縁層の上に形成され、電源又はグランドに接続される第2の導電層と、を含むことを特徴とする多層回路基板が提供される。
また、実施形態の別の観点によれば、樹脂で形成された第1の絶縁層の上に一対の信号線を形成する工程と、前記信号線の上に、樹脂で形成された第2の絶縁層を配置する工程と、前記第1の絶縁層の下面に形成された第1の導電層から、前記第2の絶縁層の上面に形成された第2の導電層までを貫通する貫通孔を形成する工程と、を含む多層回路基板の製造方法が提供される。
信号線と第1及び第2の導電層との間に、ガラス繊維織物を有しない樹脂で形成された絶縁層を配置したので、ガラス繊維織物の影響を受けない。
図1Aは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その1)である。 図1Bは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その2)である。 図1Cは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その3)である。 図1Dは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その4)である。 図1Eは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その5)である。 図1Fは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その6)である。 図1Gは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その7)である。 図1Hは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その8)である。 図I1は、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その9)である。 図1Jは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その10)である。 図1Kは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その11)である。 図1Lは、本発明の第1の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その12)である。 図2Aは、本発明の第2の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その1)である。 図2Bは、本発明の第2の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その2)である。 図2Cは、本発明の第2の実施の形態に係る多層回路基板の製造工程の一例を示す断面図(その3)である。 図3は、本発明の変形例に係る多層回路基板の製造工程の一例を示す断面図である。 図4は、従来の多層回路基板の製造工程の一例を示す断面図である。
発明の目的及び利点は、請求の範囲に具体的に記載された構成要素及び組み合わせによって実現され達成される。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
(第1の実施の形態)
図面を参照して第1の実施の形態に係る多層回路基板の製造方法について説明する。
まず、図1Aに示す断面構造を得るまでの工程について説明する。
絶縁層1の両面に銅箔2A,2Bを1枚ずつ貼り付けて両面銅張り板3を形成する。絶縁層1は、加撓性を有し、ガラス繊維を含まない。さらに、絶縁層1は、多層回路基板が使用される温度範囲内にはガラス転移温度を有しないポリイミド樹脂フィルムが用いられる。より好ましくは、絶縁層1は銅箔2A,2Bと同じか同程度の熱膨張率を有する樹脂から形成される。このような絶縁層1としては、例えば、ポリイミドフィルムの一種である宇部興産株式会社製のユーピレックスが使用できる。また、この絶縁層1の厚さは、任意に選択できるが例えば100μmの厚さとする。
上側の銅箔2A(第2の導電層)は、絶縁層1の上面の全体を覆い、下側の銅箔2B(第1の導電層)は絶縁層1の下面の全面を覆う。続いて、両面銅張り板3の各銅箔2A,2Bのそれぞれの表面にフォトレジスト膜5A,5Bを塗布によって形成する。フォトレジスト膜5Aは上側の銅箔2Aの全面を覆い、フォトレジスト膜5Bは下側の銅箔2Bの全面を覆う。
図1Bに示すように、上側のフォトレジスト膜5Aを露光及び現像してパターニングしてレジストパターン5Cを形成する。フォトレジストパターン5Cは、後の工程で形成す
る配線のパターンに併せてレジスト膜5Aが部分的に残されることによって形成される。一方、下側のフォトレジスト膜5Bは、パターニングしない。ここで、上側のフォトレジスト膜5Aをパターニングする代わりに、下側のフォトレジスト膜5Bをパターニングしても良い。
この後、図1Cに断面構造を示すように、レジストパターン5Cをマスクにして上側の銅箔2Aをウェットエッチングして一対の配線パターン10を形成する。一対の配線パターン10は、所定の間隔を設けて平行に配置され、例えば、高速差動伝送の信号線として用いられる。一方、下側の銅箔2Bは、フォトレジスト膜5Bにカバーされているので、エッチングされない。一対の配線パターン10上に残されたフォトレジストパターン5Cと、下面側の銅箔2Bを保護していたフォトレジスト膜5Bは、アッシングや薬液処理によって除去する。これによって、絶縁層1の片面のみに配線パターン10が形成され、下側の銅箔2Bが残されたコア材11が得られる。
一方、図1Dに示すように、別の両面銅張り板3を形成し、上側の銅箔2Aの全面にフォトレジスト膜5Aを塗布によって形成する。下側の銅箔2Bにはフォトレジスト膜5Bを塗布しない。続いて、露出している下側の銅箔2Bをウェットエッチングによって除去する。このとき、上側の銅箔2Aはフォトレジスト膜5Aで保護されているので全て残る。これによって、図1Eに示すように、片面銅張りコア材20が得られる。片面銅張りコア材20としては、絶縁層1の上側のみに銅箔2Aを予め貼り付けたコア材を使用しても良い。
続いて、図1Fに示すように、コア材11の上に、接着層25を介して片面銅張りコア材20を積層する。接着層25は、コア材11の配線パターン10上に配置され、片面銅張りコア材20は、接着層25に樹脂層1を密着させる。接着層25には、例えば、京セラケミカル製のTFA−860FBが用いられ、その厚さは25μmとする。
この後、コア材11及び片面銅張りコア材20を加熱が可能な真空プレスによって一体化させる。これによって、図1Gに示すように、3層板31が形成される。3層板31は、一対の配線パターン10を絶縁層1が上下に挟み、下側の絶縁層1(第1の絶縁層)を介して銅箔2Bが配置され、上側の絶縁膜1(第2の絶縁層)を介して銅箔2Aが配置された構造を有する。銅箔2A,2Bの幅は、各配線パターン10の幅より十分に大きい。このような構造は、配線パターン10を信号線とし、その上下の銅箔2A,2Bを電源層又はグランド層とするストリップライン構造である。
次に、図1Hに示す断面構造を得るまでの工程について説明する。
上側の銅箔2Aの表面にフォトレジスト膜32Aを塗布によって形成する。同様に、下側の銅箔2Bの表面にフォトレジスト膜32Bを塗布によって形成する。さらに、それぞれのフォトレジスト膜32A,32Bを露光及び現像してパターニングする。このときに形成されるレジストパターン33A,33Bは、後の工程で形成する配線のパターンに併せてフォトレジスト膜32A,32Bが残されることで形成される。
続いて、レジストパターン33A,33Bをマスクとして用いて銅箔2A,2Bをウェットエッチングする。レジストパターン33Aから露出する銅箔2Aと、レジストパターン33Bから露出する銅箔2Bとが除去される。これによって、上面と下面のそれぞれに表面配線パターン35を有する3層配線板41が形成される。
表面配線パターン35は、一対の配線パターン10の上下に配置されるグランド層36,37と、一対の配線パターン10が存在しない領域に形成された配線パターン38,39とを有する。グランド層36,37は、いずれか一方を電源層として使用しても良いし
、両方を電源層として使用しても良い。配線パターン38,39は、不図示の回路や他の部品などに電気的に接続される。このように、この3層配線板41は、一対の配線パターン10を有するストリップライン構造と、配線パターン38,39とが一体に形成された多層の回路基板である。差動伝送の信号線として使用される一対の配線パターン10の上下には、配線パターン38,39が形成されないので、配線パターン10と配線パターン38,39の間のクロストークは生じない。
続いて、図1Iに示す断面構造を得るまでの工程について説明する。
表面配線パターン35上に残されたレジストパターン33A,33Bをアッシングや薬液処理によって除去する。続いて、3層配線板41の所定位置に不図示の機械ドリルを用いて、貫通孔42を複数形成する。貫通孔42は、上側の表面配線パターン35(銅箔2A)から下側の表面配線パターン35(銅箔2B)まで貫通し、少なくとも配線パターン10を挟む位置に1つずつ形成される。また、図示を省略するが、貫通孔42は、配線パターン10に沿って細長に形成しても良い。
この後、3層配線板41を含む多数の基板材料を積層する。この実施の形態では、図1Jに示すように、下側から銅箔44、未硬化の樹脂層43、3層配線板41、未硬化の樹脂層43、3層配線板41、未硬化の樹脂層43、銅箔44を積層する。未硬化の樹脂層43は、エポキシ樹脂などの熱硬化性の樹脂43Aにガラス繊維織物43Bを含有させた構成を有し、ガラス繊維織物は、例えば2方向に交差するように積層されたガラスクロスになっている。図1Iに配列して表示する積層体の積層数や、構成要素の種類は、これに限定されない。例えば、銅箔44、未硬化の樹脂層43、3層配線板41、未硬化の樹脂層43、銅箔44を積層させても良い。
図1Kに示すように、3層配線板41などを積層した状態では、3層配線板41の上側のグランド層36と配線パターン38の上に未硬化の樹脂層43(第2の層間絶縁層)が密着配置される。このために、グランド層36及び配線パターン38の間の配線溝35Aは空洞になっている。同様に、3層配線板41の下側のグランド層37と配線パターン39の下に未硬化の樹脂層43(第1の層間絶縁層)が密着配置される。このために、グランド層37及び配線パターン39の間の配線溝35Aは空洞になっている。さらに、貫通孔42は、空洞のままである。
続いて、図1Lに示す断面構造を得るまでの工程について説明する。
3層配線板41の上下に未硬化の樹脂層43と銅箔44をそれぞれ重ねた後、真空プレスによって一括積層する。真空プレス時の加熱によって、樹脂層43の樹脂43Aが溶融、硬化する過程で、樹脂43Aが配線パターン38,39などの溝35Aに充填される。同様に、溶融した樹脂43Aが3層配線板41の貫通孔42に埋め込まれる。この状態で樹脂を硬化させると、貫通孔42が樹脂43Aで埋められる。さらに、各3層配線板41が上下の一対の硬化した樹脂層45によって挟まれることで一体化された多層の回路基板51が形成される。
ここで、一括成型時に樹脂43Aが貫通孔42に充填されることによって、3層配線板41を上下に挟む一対の樹脂層43が一体となって硬化させられる。貫通孔42を通り上下一体となった樹脂43Aは、各3層配線板41のハトメとして機能する。即ち、3層配線板41は、樹脂層45によって上下から強固に押さえ付けされているので、膨らむことはできない。例えば、外部から熱が加えられたときに、接着層25にガスが発生し、かつそのガスが集まった場合には、ガスが膨らもうとする力によって、3層配線板41が押し拡げられて、樹脂層1や配線パターン10が剥がれ易くなることが考えられる。しかしながら、この多層の回路基板51では、貫通孔42を通って上下に連結された樹脂43Aが3層配線板41を上と下から押さえ込むことによって、3層配線板41の膨らみを防止し
、絶縁層1や接着層25、配線パターン10などの層間剥離が防止される。
以上、説明したように、この実施形態によれば、配線パターン10を内蔵した3層配線板41の絶縁層1にガラス繊維織物を有しないポリイミドフィルムなどの樹脂材料を用いたので、ガラス繊維織物の疎密による影響を排除できる。一対の配線パターン10を差動伝送に用いた場合には、信号遅延を低減でき、信頼性の高い多層回路基板が得られる。
3層配線板41は、ストリップライン構造が一体的に形成されているので、取り扱いが容易である。例えば、図4(b)に示す従来の多層回路基板120と同じ積層構造を形成した場合に比べて、多層回路基板51は厚さが薄くなる。
また、3層配線板41に貫通孔42を形成し、一括積層時に貫通孔42内に樹脂43Aを埋め込むようにしたので、3層配線板41を挟む一対の樹脂層45及び貫通孔42内の樹脂43Aで3層配線板41の層間剥離を防止できる。これによって、多層回路基板51には、高い寸法精度や高い信頼性、熱安定性を実現できる。貫通孔42は、一対の配線パターン10を挟む位置に形成したので、一対の配線パターン10が形成された領域の層間剥離をより確実に防止できる。また、樹脂43Aは、貫通孔42内に隙間無く充填されることが好ましいが、層間剥離を防止できる強度を有するのであれば、一部に空隙を有しても良い。
さらに、絶縁層1は、多層回路基板51の使用温度範囲内ではガラス転移しない材料を用いて製造されているので、銅箔2を用いた表面配線パターン35との間に反りや剥がれを生じ難い。このために、3層配線板41を一体として取り扱うことができ、使用温度範囲内での信頼性を向上できる。
(第2の実施の形態)
図面を参照して第2の実施の形態について説明する。第1の実施の形態と同じ構成要素には同一の符号を付してある。また、第1の実施の形態と重複する説明は省略する。
最初に、図1Aから図1Iに示すように、3層配線板41を形成し、一対の配線パターン10を挟むように貫通孔42を形成する。続いて、図2Aに示すように、貫通孔42の内壁に、例えば銅などの導電膜62を成長させる。導電膜62は、電解めっき法又は無電解めっき法によって所定の厚さに形成される。一対の配線パターン10の上下のグランド層36,37は、貫通孔42内の導電膜62によって電気的に接続される。グランド層36,37は、電源パターンとして使用することも可能である。
続いて、図2Bに示すように、下側から銅箔44、未硬化の樹脂層43、貫通孔42に導電膜62を形成した3層配線板61、未硬化の樹脂層43、3層配線板61、未硬化の樹脂層43、銅箔44を積層する。この段階では、グランド層37及び配線パターン39の間の配線溝35Aは空洞になっている。さらに、貫通孔42は、空洞のままである。
続いて、図2Cに示すように、真空プレスによって多層回路基板65を一括積層によって形成する。真空プレス時の加熱によって、樹脂層43の樹脂43Aが溶融、硬化する過程で、樹脂43Aが配線パターン37,39などの溝35Aに充填される。同様に、溶融した樹脂43Aが3層配線板61の貫通孔42に充填される。この状態で樹脂を硬化させると、貫通孔42が樹脂43Aで埋められる。さらに、各3層配線板61が上下の一対の硬化した樹脂層45によって挟まれることで一体化された多層の回路基板65が形成される。
ここで、貫通孔42に充填された樹脂43Aがハトメとなり、3層配線板41の上下に配置された樹脂層43が接着層23の膨らみを防止する。さらに、貫通孔42の内壁に形成された導電膜62もハトメとして機能して接着層23の膨らみを防止する。
以上、説明したように、この実施形態によれば、3層配線板61の貫通孔42に導電膜62を形成したので、3層配線板41を挟む一対の樹脂層45及び貫通孔42内の樹脂43Aで3層配線板41の層間剥離をさらに防止できる。その他の作用及び効果は、第1の実施の形態と同様である。
ここで、実施形態の変形例について説明する。
図3に示すように、一対の配線パターン10を挟む一対のグランド層36,37を切り欠き68によって区画しても良い。また、図示を省略するが、図1Iに示す3層配線板41に切り欠き68を形成しても良い。
ここで挙げた全ての例及び条件的表現は、発明者が技術促進に貢献した発明及び概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例及び条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神及び範囲から逸脱することなく、それに対して種々の変更、置換及び変形を施すことができる。
以下に、前記の実施の形態の特徴を付記する。
(付記1) 一対の信号線と、前記信号線の下方に形成され、樹脂で形成された第1の絶縁層と、前記第1の絶縁層の下に形成され、電源又はグランドに接続される第1の導電層と、前記信号線の上方に形成され、樹脂で形成された第2の絶縁層と、前記第2の絶縁層の上に形成され、電源又はグランドに接続される第2の導電層と、を含むことを特徴とする多層回路基板。
(付記2) 前記第1の導電層から前記第2の導電層まで貫通する貫通孔と、前記第1の導電層及び前記第2の導電層を覆うと共に、前記貫通孔に埋め込まれた樹脂と、を含むことを特徴とする付記1に記載の多層回路基板。
(付記3) 前記貫通孔の内壁を覆う導電膜を有することを特徴とする付記2に記載の多層回路基板。
(付記4) 前記第1の絶縁層及び前記第2の絶縁層は、使用温度範囲内でガラス転移温度を有しないポリイミド樹脂から形成されていることを特徴とする付記1乃至付記3のいずれか一項に記載の多層回路基板。
(付記5) 前記第1の絶縁層及び前記第2の絶縁層は、前記第1の導電層及び前記第2の導電層と同じ熱膨張率を有することを特徴とする付記4に記載の多層回路基板。
(付記6) 前記貫通孔は、前記一対の信号線を挟んで形成されていることを特徴とする付記1乃至付記5のいずれか一項に記載の多層回路基板。
(付記7) 樹脂で形成された第1の絶縁層の上に一対の信号線を形成する工程と、前記信号線の上に、樹脂で形成された第2の絶縁層を配置する工程と、前記第1の絶縁層の下面に形成された第1の導電層から、前記第2の絶縁層の上面に形成された第2の導電層までを貫通する貫通孔を形成する工程と、を含む多層回路基板の製造方法。
(付記8) 前記貫通孔の内壁を導電膜で覆う工程を有することを特徴とする付記7に記載の多層回路基板の製造方法。
(付記9) 前記第1の導電層の下に未硬化の樹脂を含む第1の層間絶縁層を配置し、前記第2の導電層の上に未硬化の樹脂を含む第2の層間絶縁層を配置し、前記第1の層間絶縁層を前記第1の導電層に、前記第2の層間絶縁層を前記第2の導電層にそれぞれ接合する際に、前記第1の層間絶縁層及び前記第2の層間絶縁層の樹脂を前記貫通孔に埋め込む工程を含むことを特徴とする付記7又は付記8に記載の多層回路基板の製造方法。
(付記10) 前記第1の層間絶縁層を前記第1の導電層に、前記第2の層間絶縁層を前記第2の導電層にそれぞれ接合する工程は、未硬化の樹脂を溶融させて前記貫通孔に埋め込む工程と、溶融した樹脂を硬化させる工程とを含むことを特徴とする付記9に記載の多
層回路基板の製造方法。
1 絶縁層(第1の絶縁層、第2の絶縁層)
2A 銅箔(第2の導体層)
2B 銅箔(第1の導電層)
10 配線パターン(信号線)
41、61 3層配線板
42 貫通孔
43A 樹脂
51、65 多層回路基板
62 導電膜

Claims (5)

  1. 一対の信号線と、
    前記信号線の下方に形成され、樹脂で形成された第1の絶縁層と、
    前記第1の絶縁層の下に形成され、電源又はグランドに接続される第1の導電層と、
    前記信号線の上方に形成され、樹脂で形成された第2の絶縁層と、
    前記第2の絶縁層の上に形成され、電源又はグランドに接続される第2の導電層と、
    を含むことを特徴とする多層回路基板。
  2. 前記第1の導電層から前記第2の導電層まで貫通する貫通孔と、
    前記第1の導電層及び前記第2の導電層を覆うと共に、前記貫通孔に埋め込まれた樹脂と、
    を含むことを特徴とする請求項1に記載の多層回路基板。
  3. 前記貫通孔の内壁を覆う導電層を有することを特徴とする請求項2に記載の多層回路基板。
  4. 樹脂で形成された第1の絶縁層の上に一対の信号線を形成する工程と、
    前記信号線の上に、樹脂で形成された第2の絶縁層を配置する工程と、
    前記第1の絶縁層の下面に形成された第1の導電層から、前記第2の絶縁層の上面に形成された第2の導電層までを貫通する貫通孔を形成する工程と、
    を含む多層回路基板の製造方法。
  5. 前記貫通孔の内壁を導電膜で覆う工程を有することを特徴とする請求項4に記載の多層回路基板の製造方法。
JP2011278204A 2011-12-20 2011-12-20 多層回路基板及びその製造方法 Expired - Fee Related JP5834882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011278204A JP5834882B2 (ja) 2011-12-20 2011-12-20 多層回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278204A JP5834882B2 (ja) 2011-12-20 2011-12-20 多層回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013131526A true JP2013131526A (ja) 2013-07-04
JP5834882B2 JP5834882B2 (ja) 2015-12-24

Family

ID=48908885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278204A Expired - Fee Related JP5834882B2 (ja) 2011-12-20 2011-12-20 多層回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP5834882B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141004A1 (ja) * 2014-03-20 2015-09-24 富士通株式会社 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JP2017069320A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253270A (ja) * 2008-04-02 2009-10-29 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2010016339A (ja) * 2008-06-03 2010-01-21 Nippon Mektron Ltd 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253270A (ja) * 2008-04-02 2009-10-29 Samsung Electro-Mechanics Co Ltd 印刷回路基板及びその製造方法
JP2010016339A (ja) * 2008-06-03 2010-01-21 Nippon Mektron Ltd 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015141004A1 (ja) * 2014-03-20 2015-09-24 富士通株式会社 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JPWO2015141004A1 (ja) * 2014-03-20 2017-04-06 富士通株式会社 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JP2017069320A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板

Also Published As

Publication number Publication date
JP5834882B2 (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
US8461459B2 (en) Flex-rigid wiring board and method for manufacturing the same
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
KR101441236B1 (ko) 배선판의 제조 방법, 배선판 및 비아의 구조
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
JPWO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP4994988B2 (ja) 配線基板の製造方法
KR20140086824A (ko) 배선 기판의 제조 방법
JP2015035497A (ja) 電子部品内蔵配線板
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
US20140318834A1 (en) Wiring board and method for manufacturing the same
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6643956B2 (ja) 印刷配線板およびその製造方法
JP2006216593A (ja) リジッドフレックス多層配線板の製造方法
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
JP5834882B2 (ja) 多層回路基板及びその製造方法
KR101417264B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130102203A (ko) 인쇄회로기판 및 그의 제조 방법
KR20160004157A (ko) 칩 내장형 기판 및 이의 제조 방법
KR101946989B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2006073819A (ja) プリント配線板及びプリント配線板の作製方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151019

R150 Certificate of patent or registration of utility model

Ref document number: 5834882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees