JP2013131526A - 多層回路基板及びその製造方法 - Google Patents
多層回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2013131526A JP2013131526A JP2011278204A JP2011278204A JP2013131526A JP 2013131526 A JP2013131526 A JP 2013131526A JP 2011278204 A JP2011278204 A JP 2011278204A JP 2011278204 A JP2011278204 A JP 2011278204A JP 2013131526 A JP2013131526 A JP 2013131526A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- circuit board
- multilayer circuit
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】多層回路基板51は、3層配線板41が樹脂層45で挟まれている。3層配線板41は、一対の配線パターン10を絶縁層1を介してグランド層36,37で挟んだストリップライン構造を有し、上側のグランド層36から下側のグランド層37まで貫通する貫通孔42が複数形成されている。貫通孔42には、樹脂層45を構成する樹脂43Aが充填されている。樹脂43Aの充填は、3層配線板41と樹脂層45を一括積層する工程で行われる。
【選択図】図1L
Description
さらに、ガラス繊維織物を格子状に織り込んだ大きい基材から、ガラス繊維織物が斜め配置されるように基板を分割しようとすると、使用されない部分が増えるので製造コストが増大する。
この発明は、このような事情に鑑みてなされたものであり、多層回路基板に用いた差動伝送の信号遅延を防止することを目的とする。
前述の一般的な説明及び以下の詳細な説明は、典型例及び説明のためのものであって、本発明を限定するためのものではない。
図面を参照して第1の実施の形態に係る多層回路基板の製造方法について説明する。
まず、図1Aに示す断面構造を得るまでの工程について説明する。
絶縁層1の両面に銅箔2A,2Bを1枚ずつ貼り付けて両面銅張り板3を形成する。絶縁層1は、加撓性を有し、ガラス繊維を含まない。さらに、絶縁層1は、多層回路基板が使用される温度範囲内にはガラス転移温度を有しないポリイミド樹脂フィルムが用いられる。より好ましくは、絶縁層1は銅箔2A,2Bと同じか同程度の熱膨張率を有する樹脂から形成される。このような絶縁層1としては、例えば、ポリイミドフィルムの一種である宇部興産株式会社製のユーピレックスが使用できる。また、この絶縁層1の厚さは、任意に選択できるが例えば100μmの厚さとする。
る配線のパターンに併せてレジスト膜5Aが部分的に残されることによって形成される。一方、下側のフォトレジスト膜5Bは、パターニングしない。ここで、上側のフォトレジスト膜5Aをパターニングする代わりに、下側のフォトレジスト膜5Bをパターニングしても良い。
上側の銅箔2Aの表面にフォトレジスト膜32Aを塗布によって形成する。同様に、下側の銅箔2Bの表面にフォトレジスト膜32Bを塗布によって形成する。さらに、それぞれのフォトレジスト膜32A,32Bを露光及び現像してパターニングする。このときに形成されるレジストパターン33A,33Bは、後の工程で形成する配線のパターンに併せてフォトレジスト膜32A,32Bが残されることで形成される。
、両方を電源層として使用しても良い。配線パターン38,39は、不図示の回路や他の部品などに電気的に接続される。このように、この3層配線板41は、一対の配線パターン10を有するストリップライン構造と、配線パターン38,39とが一体に形成された多層の回路基板である。差動伝送の信号線として使用される一対の配線パターン10の上下には、配線パターン38,39が形成されないので、配線パターン10と配線パターン38,39の間のクロストークは生じない。
表面配線パターン35上に残されたレジストパターン33A,33Bをアッシングや薬液処理によって除去する。続いて、3層配線板41の所定位置に不図示の機械ドリルを用いて、貫通孔42を複数形成する。貫通孔42は、上側の表面配線パターン35(銅箔2A)から下側の表面配線パターン35(銅箔2B)まで貫通し、少なくとも配線パターン10を挟む位置に1つずつ形成される。また、図示を省略するが、貫通孔42は、配線パターン10に沿って細長に形成しても良い。
3層配線板41の上下に未硬化の樹脂層43と銅箔44をそれぞれ重ねた後、真空プレスによって一括積層する。真空プレス時の加熱によって、樹脂層43の樹脂43Aが溶融、硬化する過程で、樹脂43Aが配線パターン38,39などの溝35Aに充填される。同様に、溶融した樹脂43Aが3層配線板41の貫通孔42に埋め込まれる。この状態で樹脂を硬化させると、貫通孔42が樹脂43Aで埋められる。さらに、各3層配線板41が上下の一対の硬化した樹脂層45によって挟まれることで一体化された多層の回路基板51が形成される。
、絶縁層1や接着層25、配線パターン10などの層間剥離が防止される。
3層配線板41は、ストリップライン構造が一体的に形成されているので、取り扱いが容易である。例えば、図4(b)に示す従来の多層回路基板120と同じ積層構造を形成した場合に比べて、多層回路基板51は厚さが薄くなる。
図面を参照して第2の実施の形態について説明する。第1の実施の形態と同じ構成要素には同一の符号を付してある。また、第1の実施の形態と重複する説明は省略する。
最初に、図1Aから図1Iに示すように、3層配線板41を形成し、一対の配線パターン10を挟むように貫通孔42を形成する。続いて、図2Aに示すように、貫通孔42の内壁に、例えば銅などの導電膜62を成長させる。導電膜62は、電解めっき法又は無電解めっき法によって所定の厚さに形成される。一対の配線パターン10の上下のグランド層36,37は、貫通孔42内の導電膜62によって電気的に接続される。グランド層36,37は、電源パターンとして使用することも可能である。
図3に示すように、一対の配線パターン10を挟む一対のグランド層36,37を切り欠き68によって区画しても良い。また、図示を省略するが、図1Iに示す3層配線板41に切り欠き68を形成しても良い。
(付記1) 一対の信号線と、前記信号線の下方に形成され、樹脂で形成された第1の絶縁層と、前記第1の絶縁層の下に形成され、電源又はグランドに接続される第1の導電層と、前記信号線の上方に形成され、樹脂で形成された第2の絶縁層と、前記第2の絶縁層の上に形成され、電源又はグランドに接続される第2の導電層と、を含むことを特徴とする多層回路基板。
(付記2) 前記第1の導電層から前記第2の導電層まで貫通する貫通孔と、前記第1の導電層及び前記第2の導電層を覆うと共に、前記貫通孔に埋め込まれた樹脂と、を含むことを特徴とする付記1に記載の多層回路基板。
(付記3) 前記貫通孔の内壁を覆う導電膜を有することを特徴とする付記2に記載の多層回路基板。
(付記4) 前記第1の絶縁層及び前記第2の絶縁層は、使用温度範囲内でガラス転移温度を有しないポリイミド樹脂から形成されていることを特徴とする付記1乃至付記3のいずれか一項に記載の多層回路基板。
(付記5) 前記第1の絶縁層及び前記第2の絶縁層は、前記第1の導電層及び前記第2の導電層と同じ熱膨張率を有することを特徴とする付記4に記載の多層回路基板。
(付記6) 前記貫通孔は、前記一対の信号線を挟んで形成されていることを特徴とする付記1乃至付記5のいずれか一項に記載の多層回路基板。
(付記7) 樹脂で形成された第1の絶縁層の上に一対の信号線を形成する工程と、前記信号線の上に、樹脂で形成された第2の絶縁層を配置する工程と、前記第1の絶縁層の下面に形成された第1の導電層から、前記第2の絶縁層の上面に形成された第2の導電層までを貫通する貫通孔を形成する工程と、を含む多層回路基板の製造方法。
(付記8) 前記貫通孔の内壁を導電膜で覆う工程を有することを特徴とする付記7に記載の多層回路基板の製造方法。
(付記9) 前記第1の導電層の下に未硬化の樹脂を含む第1の層間絶縁層を配置し、前記第2の導電層の上に未硬化の樹脂を含む第2の層間絶縁層を配置し、前記第1の層間絶縁層を前記第1の導電層に、前記第2の層間絶縁層を前記第2の導電層にそれぞれ接合する際に、前記第1の層間絶縁層及び前記第2の層間絶縁層の樹脂を前記貫通孔に埋め込む工程を含むことを特徴とする付記7又は付記8に記載の多層回路基板の製造方法。
(付記10) 前記第1の層間絶縁層を前記第1の導電層に、前記第2の層間絶縁層を前記第2の導電層にそれぞれ接合する工程は、未硬化の樹脂を溶融させて前記貫通孔に埋め込む工程と、溶融した樹脂を硬化させる工程とを含むことを特徴とする付記9に記載の多
層回路基板の製造方法。
2A 銅箔(第2の導体層)
2B 銅箔(第1の導電層)
10 配線パターン(信号線)
41、61 3層配線板
42 貫通孔
43A 樹脂
51、65 多層回路基板
62 導電膜
Claims (5)
- 一対の信号線と、
前記信号線の下方に形成され、樹脂で形成された第1の絶縁層と、
前記第1の絶縁層の下に形成され、電源又はグランドに接続される第1の導電層と、
前記信号線の上方に形成され、樹脂で形成された第2の絶縁層と、
前記第2の絶縁層の上に形成され、電源又はグランドに接続される第2の導電層と、
を含むことを特徴とする多層回路基板。 - 前記第1の導電層から前記第2の導電層まで貫通する貫通孔と、
前記第1の導電層及び前記第2の導電層を覆うと共に、前記貫通孔に埋め込まれた樹脂と、
を含むことを特徴とする請求項1に記載の多層回路基板。 - 前記貫通孔の内壁を覆う導電層を有することを特徴とする請求項2に記載の多層回路基板。
- 樹脂で形成された第1の絶縁層の上に一対の信号線を形成する工程と、
前記信号線の上に、樹脂で形成された第2の絶縁層を配置する工程と、
前記第1の絶縁層の下面に形成された第1の導電層から、前記第2の絶縁層の上面に形成された第2の導電層までを貫通する貫通孔を形成する工程と、
を含む多層回路基板の製造方法。 - 前記貫通孔の内壁を導電膜で覆う工程を有することを特徴とする請求項4に記載の多層回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011278204A JP5834882B2 (ja) | 2011-12-20 | 2011-12-20 | 多層回路基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011278204A JP5834882B2 (ja) | 2011-12-20 | 2011-12-20 | 多層回路基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013131526A true JP2013131526A (ja) | 2013-07-04 |
JP5834882B2 JP5834882B2 (ja) | 2015-12-24 |
Family
ID=48908885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011278204A Expired - Fee Related JP5834882B2 (ja) | 2011-12-20 | 2011-12-20 | 多層回路基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5834882B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015141004A1 (ja) * | 2014-03-20 | 2015-09-24 | 富士通株式会社 | 多層回路基板、半導体装置、及びその多層回路基板の製造方法 |
JP2017069320A (ja) * | 2015-09-29 | 2017-04-06 | 日立化成株式会社 | 多層配線板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253270A (ja) * | 2008-04-02 | 2009-10-29 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
JP2010016339A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法 |
-
2011
- 2011-12-20 JP JP2011278204A patent/JP5834882B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253270A (ja) * | 2008-04-02 | 2009-10-29 | Samsung Electro-Mechanics Co Ltd | 印刷回路基板及びその製造方法 |
JP2010016339A (ja) * | 2008-06-03 | 2010-01-21 | Nippon Mektron Ltd | 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015141004A1 (ja) * | 2014-03-20 | 2015-09-24 | 富士通株式会社 | 多層回路基板、半導体装置、及びその多層回路基板の製造方法 |
JPWO2015141004A1 (ja) * | 2014-03-20 | 2017-04-06 | 富士通株式会社 | 多層回路基板、半導体装置、及びその多層回路基板の製造方法 |
JP2017069320A (ja) * | 2015-09-29 | 2017-04-06 | 日立化成株式会社 | 多層配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP5834882B2 (ja) | 2015-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461459B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US20050016764A1 (en) | Wiring substrate for intermediate connection and multi-layered wiring board and their production | |
KR101506794B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
KR101441236B1 (ko) | 배선판의 제조 방법, 배선판 및 비아의 구조 | |
KR101181105B1 (ko) | 방열회로기판 및 그 제조 방법 | |
JPWO2010113448A1 (ja) | 回路基板の製造方法および回路基板 | |
JP6795137B2 (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
JP4994988B2 (ja) | 配線基板の製造方法 | |
KR20140086824A (ko) | 배선 기판의 제조 방법 | |
JP2015035497A (ja) | 電子部品内蔵配線板 | |
KR101438915B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20160099934A (ko) | 리지드-플렉시블 기판 및 그 제조방법 | |
US20140318834A1 (en) | Wiring board and method for manufacturing the same | |
JP2010157664A (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP6643956B2 (ja) | 印刷配線板およびその製造方法 | |
JP2006216593A (ja) | リジッドフレックス多層配線板の製造方法 | |
US20170006699A1 (en) | Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board | |
JP5834882B2 (ja) | 多層回路基板及びその製造方法 | |
KR101417264B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20130102203A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20160004157A (ko) | 칩 내장형 기판 및 이의 제조 방법 | |
KR101946989B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2006073819A (ja) | プリント配線板及びプリント配線板の作製方法 | |
JP4899409B2 (ja) | 多層プリント配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5834882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |