WO2015141004A1 - 多層回路基板、半導体装置、及びその多層回路基板の製造方法 - Google Patents

多層回路基板、半導体装置、及びその多層回路基板の製造方法 Download PDF

Info

Publication number
WO2015141004A1
WO2015141004A1 PCT/JP2014/057867 JP2014057867W WO2015141004A1 WO 2015141004 A1 WO2015141004 A1 WO 2015141004A1 JP 2014057867 W JP2014057867 W JP 2014057867W WO 2015141004 A1 WO2015141004 A1 WO 2015141004A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
wiring
multilayer circuit
layer
multilayer
Prior art date
Application number
PCT/JP2014/057867
Other languages
English (en)
French (fr)
Inventor
水谷 大輔
山田 哲郎
中村 直樹
健一郎 阿部
直人 本岡
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2016508429A priority Critical patent/JPWO2015141004A1/ja
Priority to PCT/JP2014/057867 priority patent/WO2015141004A1/ja
Publication of WO2015141004A1 publication Critical patent/WO2015141004A1/ja
Priority to US15/264,819 priority patent/US20170006699A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0707Shielding
    • H05K2201/0723Shielding provided by an inner layer of PCB

Definitions

  • the present invention relates to a multilayer circuit board, a semiconductor device, and a method for manufacturing the multilayer circuit board.
  • Multi-layer circuit boards are made by alternately laminating double-sided copper-clad boards with pre-formed wiring patterns and uncured or semi-cured insulation layers, and then laminating them together by vacuum press, and then forming through holes to make via contacts by plating. Is manufactured industrially by a manufacturing process for forming
  • a configuration has been proposed in which a polyimide film on which a ground pattern or a power supply pattern is formed is bonded to the outermost layer (front and back surfaces) of such a multilayer circuit board to reduce high-frequency noise (see, for example, Patent Document 1). .
  • attaches a single-sided copper-clad polyimide film through the adhesive sheet on the surface and back surface of a rigid glass epoxy double-sided copper-clad laminate is known (for example, refer patent document 2).
  • adhesion may occur due to differences in thermal expansion coefficient or temperature dependence of elastic modulus. Peeling easily occurs at the part.
  • JP 2003-174265 A Japanese Patent Laid-Open No. 5-41580 JP 2013-131526 A
  • Insulating materials used for multilayer circuit boards are made of a composite material in which a glass fiber fabric is impregnated with a thermosetting resin.
  • the transmission frequency becomes high, in differential transmission using a pair of wirings, the difference in propagation delay time caused by the density of the glass fiber fabric becomes unacceptable in terms of circuit.
  • variation in transmission speed within the same product becomes a problem due to the difference in dielectric constant.
  • a multilayer circuit board manufactured by a batch lamination process is provided.
  • Multi-layer circuit board An outermost insulating layer disposed on the outermost layer of the multilayer circuit board and formed of a composite material containing glass fiber;
  • a multilayer wiring board that is disposed as a layer adjacent to the outermost insulating layer and includes wiring embedded in an insulating resin layer that does not include glass fiber, and a bottomed via electrically connected to the wiring; It is characterized by having.
  • a multilayer circuit board in which signal transmission delay time differences due to variations in dielectric constant are suppressed can be manufactured by a batch stacking process.
  • a multilayer wiring board (for example, three-layer wiring) using an insulating resin film that does not include a glass fiber fabric is used as a layer including a specific wiring in which the influence of the dielectric constant difference is a problem such as a high-frequency signal wiring or a high-speed differential wiring Board), and this multilayer wiring board (referred to as “flexible multilayer wiring board” as appropriate) is laminated together with other layers using a composite material to produce a multilayer circuit board. Since the flexible multilayer wiring board having the specific wiring does not include the glass fiber fabric, it is possible to prevent variation in the transmission delay time due to the density of the glass fiber fabric, that is, the dielectric constant difference.
  • Polyimide film has the same thermal expansion coefficient as that of copper (Cu) wiring and does not have a glass transition point in the temperature range when the multilayer circuit board is used, so that the heat resistance of the multilayer circuit board is improved.
  • the pressure applied during the production of the flexible multilayer wiring board is set to 1.5 to 3 times, preferably 2 to 2.3 times the pressure applied in the batch lamination process of the multilayer circuit board. .
  • the curvature of the flexible multilayer wiring board used as the object of batch lamination can be suppressed, and the dimensional accuracy of the multilayer circuit board laminated together can be guaranteed.
  • a glass fiber fabric in order to eliminate the influence of a glass fiber fabric such as a glass cloth.
  • a circuit board that does not use glass fiber fabric has insufficient mechanical strength as an electronic component support.
  • the circuit board is applied to a large-sized multilayer circuit board having a side of several tens of centimeters and a stacking number of more than 20 layers. Is difficult.
  • the glass fiber fabric contributes to the improvement of the dimensional stability of the circuit board, it is suitable as a substrate material for mounting fine electronic components at a high density. From the viewpoint of manufacturing efficiency, it is desirable that the conventional batch lamination process using a composite material containing glass fiber fabric can be applied as it is.
  • a flexible multilayer wiring board incorporating a specific wiring is incorporated into the multilayer circuit board by a batch lamination process.
  • FIGS. 1 to 3 are production process diagrams of a multilayer wiring board used in the multilayer circuit board of the embodiment.
  • a three-layer wiring board is produced as a multilayer wiring board.
  • the three-layer wiring board has three wiring layers.
  • a double-sided copper-clad plate 12 having copper foils 2 and 3 attached to both sides of an insulating layer 11 is prepared, and a photoresist 6 is disposed on the copper foils 2 and 3 respectively.
  • the insulating layer 11 is a resin layer that does not include a glass fiber fabric.
  • “Upilex (registered trademark)” manufactured by Ube Industries, Ltd., which is a kind of polyimide film, is used as the insulating layer 11.
  • the thickness of the insulating layer 11 is not particularly limited, but in the embodiment, a film having a thickness of 50 ⁇ m is used.
  • the single-sided copper-clad core material 13B in which the copper foil 3 is formed only on one side of the insulating layer 11 is obtained.
  • a single-sided copper-clad core material in which the copper foil 3 is previously attached to only one side may be used.
  • the core material 13A and the core material 13B are integrated to produce a three-layer wiring board.
  • the core material 13 ⁇ / b> A and the core material 13 ⁇ / b> B are arranged facing each other through the adhesive layer 14.
  • the insulating layer 11 of the single-sided copper-clad core material 13B, the wiring pattern 4 of the core material 13A, and the insulating layer 11 face each other.
  • the adhesive layer 14 is an adhesive sheet having an elastic modulus less than 1/5 of the polyimide insulating layer 11, for example. If the elastic modulus is small, it is easy to deform following external stress and easily absorb internal stress.
  • the core material 13A, the adhesive layer 14, and the core material 13B are vacuum-pressed at a pressure of 6 MPa, a temperature of 180 ° C., and a time of 30 minutes to obtain an integrated three-layer wiring board 15.
  • the three-layer wiring board 15 has three metal layers of the copper foil 3, the copper foil 2, and the internal wiring layer 19.
  • the internal wiring layer 19 has a wiring pattern 4 built in the insulating layer 11 bonded with the adhesive layer 14.
  • the polyimide resin used as the insulating layer 11 is a material that does not cause glass transition in the temperature range of the subsequent batch lamination process. Moreover, it has the same or close thermal expansion coefficient as copper forming the wiring pattern 4.
  • the copper foil 3 and / or the copper foil 2 of the three-layer wiring board 15 are processed into a desired wiring shape as necessary.
  • the three-layer wiring board 16 with a built-in wiring in which the wiring pattern 37 is formed on one surface of the internal wiring layer 19 and the wiring pattern 38 is formed on the other surface is manufactured.
  • the three-layer wiring board 16 (or 15) does not include a glass fiber fabric in the insulating layer 11. Since the polyimide insulating layer 11 has a thermal expansion coefficient equivalent to that of the wiring pattern 4, the three-layer wiring board 16 (or 15) can be regarded thermally as one metal layer.
  • FIG. 4B shows a batch lamination process using the three-layer wiring board 15 (or 16) of the embodiment.
  • FIG. 4A shows a structure of a multilayer circuit board by a conventional batch lamination process.
  • the core material 105 having the copper foil 103 on which the wiring pattern is formed and the prepreg 106 are alternately arranged, and are laminated together with the copper foil 103 being arranged in the outermost layer.
  • Both the insulating layer 101 of the core material 105 and the prepreg 106 are composite materials including a glass fiber fabric 112.
  • the uncured (or semi-cured) resin 111 of the prepreg 106 is melted and cured to become a cured resin insulating layer 107, and the multilayer circuit board 110 is obtained. Since the insulating layer 101 of the core material 105 to be integrated is formed of the cured resin 113 including the glass fiber fabric 112, the wiring pattern of the multilayer circuit board 110 is always the insulating layers 101 and 107 including the glass fiber fabric 112. It is sandwiched between. Since the dielectric constants of the insulating layers 101 and 107 vary due to the density of the glass fiber fabric 112, the reliability of operation is impaired in the case of a high-speed differential wiring that does not allow a signal transmission delay difference or a high-frequency signal line.
  • the three-layer wiring board 16 that does not include the glass fiber fabric and the prepreg 106 in which the glass fiber fabric is impregnated with the uncured resin are alternately laminated, and the outermost layer is formed.
  • the copper foil 103 is disposed on the substrate and laminated together by vacuum press.
  • the uncured (or semi-cured) resin of the prepreg 106 is melted and cured to form the insulating layer 107.
  • the three-layer wiring board 16 that does not include the glass fiber fabric and the insulating layers 107 that include the glass fiber fabric are alternately arranged.
  • An insulating layer (outermost insulating layer) 107 immediately below the outermost copper foil 103 is a layer of a composite material in which, for example, a glass cloth is impregnated with an epoxy resin, and has a rigid property suitable for laser processing.
  • the three-layer wiring board 16 is positioned as a layer adjacent to the outermost insulating layer 107.
  • the three-layer wiring board 16 incorporates a wiring pattern 4 formed in a polyimide insulating layer 11 having a uniform dielectric constant (see FIG. 3B), so that the wiring pattern 4 is a high-speed differential wiring or a high-frequency signal line. Even in this case, it is possible to prevent the influence of variations in the dielectric constant.
  • the rigid nature of the glass substrate can be utilized in the same batch lamination process as before, even when the size of the multilayer circuit board 10 is increased, the semiconductor elements (electronic components) are stably and densely mounted. be able to.
  • the polyimide used for the insulating layer 11 has the same thermal behavior as copper in that it has a thermal expansion coefficient equivalent to that of copper and does not have a glass transition point in the temperature range applied by use of the multilayer circuit board 10. Indicates. Accordingly, it is possible to suppress the generation of internal stress in the batch lamination process and the internal stress due to the temperature difference when the multilayer circuit board 10 is used, and to prevent delamination of the multilayer wiring board (three-layer wiring board) 16.
  • FIG. 5 is a diagram showing the relationship between the lamination pressure at the time of producing the polyimide three-layer wiring board 15 and the collective lamination pressure of the multilayer circuit board 10.
  • the result of having performed the heat resistance test (solder float test) for 1 minute at 260 degreeC, changing the lamination pressure of the multilayer circuit board 10 and the lamination pressure of the three-layer wiring board 105 is shown.
  • the x mark in the figure indicates the case where blistering has occurred in the heat resistance test, and the ⁇ mark indicates the case where blistering has not occurred.
  • the swelling is caused by bubbles, and the occurrence of swelling is not preferable because it causes peeling.
  • stacking (vacuum press) of the three-layer wiring board 15 is shown in the lowest stage.
  • the three-layer wiring board 15 was produced by changing the vacuum pressing pressure of the three-layer wiring board 15 to 2 MPa, 3 MPa, 4 MPa, 5 MPa, 6 Ma, and 7 MPa. Further, since the collective lamination pressure of the multilayer circuit board is generally 2 MPa to 3 MPa, the collective lamination process of the multilayer circuit board using the three-layer wiring board 15 produced at each vacuum press pressure was performed at 2 MPa and 3 MPa. From the result of the heat resistance test, it is desirable that the vacuum pressing pressure of the three-layer wiring board 15 is 1.5 times or more and 3 times or less of the collective lamination pressure of the multilayer circuit board 10.
  • a bottomed via is formed in advance in the three-layer wiring board 15 prior to the batch lamination process of the multilayer circuit board 10.
  • “Bottomed via” is a concept for “through via”, and is a via structure that does not penetrate through the three-layer wiring board 15 and is electrically connected to the wiring pattern 4 inside the three-layer wiring board 15 at the bottom of the via. Point to.
  • the core material 13A on which the wiring pattern 4 is formed and the single-sided copper-clad core material 13B are arranged facing each other through the adhesive layer 14, and in FIG. 13A, the adhesive layer 14, and the core material 13B are integrated by a vacuum press.
  • FIGS. 3 (A) and 3 (B) are processes corresponding to FIGS. 3 (A) and 3 (B), respectively, and the vacuum press is performed under the same conditions as in FIG. 3, for example, pressure 6 MPa, temperature 180 ° C. The time may be 30 minutes.
  • the insulating layer 11 of the core material 13A and the core material 13B is a polyimide resin that does not include a glass fiber fabric, and has copper foils 2 and 3 on the front and back surfaces of the internal wiring layer 19 having the wiring pattern 4 by vacuum pressing.
  • a three-layer wiring board 15 is obtained.
  • FIG. 6C an opening 21 is formed at a predetermined location of the copper foil on one side of the three-layer wiring board 15. In this example, the opening 21 is formed in the copper foil 3.
  • the opening 21 is formed by a general photolithography method.
  • a portion of the polyimide insulating layer 11 corresponding to the opening 21 is removed by etching to form a via hole 22.
  • the via hole 22 is filled with a copper (Cu) plating layer 23.
  • the Cu plating layer 23 is formed by forming a seed layer (not shown) by electroless copper plating on the entire surface on the side where the via hole 22 in FIG. 7A is formed, and performing electrolytic copper plating using the seed layer as an electrode.
  • a copper (Cu) layer filling the via hole 22 is formed. Thereafter, an unnecessary Cu plating layer is removed to flatten the surface on the copper foil 3 side.
  • FIG. 7C a desired resist pattern (not shown) is formed on the flattened surface of the copper foil 3, and the copper foil 3 is etched using the resist pattern as a mask to form the electrode 27 and the wiring pattern 28.
  • the electrode 27 is electrically connected to the internal wiring pattern 4 via the bottomed via 24 and functions as, for example, a ground electrode or a power supply electrode.
  • a desired resist pattern (not shown) is formed on the copper foil 2, and the copper foil 2 is etched to form a wiring pattern 17. Thereby, the three-layer wiring board 18 having the bottomed via 24 is obtained.
  • FIG. 8 is a schematic configuration diagram of a multilayer circuit board 20 manufactured by a batch lamination process using the three-layer wiring board 18 of FIG.
  • the multilayer circuit board 20 has a three-layer wiring board 18 having a bottomed via 24 in the vicinity of the outermost insulating layer 107.
  • an insulating layer made of a composite material including glass fiber fabric is disposed, and surface electrodes 32 a and 32 b are disposed on the surface of the outermost insulating layer 107.
  • the electrode 32 a is electrically connected to the wiring pattern 4 built in the three-layer wiring board 18 through the via plug 31, the electrode 27, and the bottomed via 24 formed in the outermost insulating layer 107.
  • the electrode 32 b is connected to the electrode 32 b on the opposite surface by the through via 35.
  • the multilayer circuit board 20 is manufactured as follows.
  • the three-layer wiring board 18 having the bottomed vias 24 is disposed on the laminate 51 in which one or more composite material insulating layers and wiring layers are alternately disposed.
  • the three-layer wiring board 18 has the wiring pattern 4 formed on the insulating resin layer not containing glass fiber as described above.
  • An insulating layer with copper foil, which is the outermost layer, is disposed on the three-layer wiring board 18.
  • the electrode 27 connected to the bottomed via 24 of the three-layer wiring board 18 is disposed so as to face the copper foil side.
  • the plurality of layers arranged in this way are integrated by a batch lamination press.
  • the pressure for batch lamination is smaller than the pressure for pressure bonding of the three-layer wiring board 18 having the bottomed via 24, for example, 3 MPa.
  • the uncured or semi-cured resin is melted and cured by the collective laminating press, and the entire stack is integrated. Thermal history remains in the polyimide of the three-layer wiring board 18 incorporated in the multilayer circuit board 20 in the batch lamination process, and is clearly distinguished from the resin layer bonded after the batch lamination.
  • a through hole (not shown) is formed by laser processing at a predetermined location of the integrated laminated structure. Further, a via hole (not shown) reaching the electrode 27 of the three-layer wiring board 18 is formed by laser processing.
  • the through holes and via holes are filled with Cu plating to form through vias 35 and via plugs 31.
  • the copper foil is processed into a predetermined shape, and the electrodes 32 a and 32 b are formed on the outermost insulating layer 107 to complete the multilayer circuit board 20.
  • the outermost insulating layer 107 is made of a conventional composite material, and via plugs that penetrate the outermost insulating layer 107 and connect to the electrodes 27 of the three-layer wiring board 108 from the surface of the multilayer circuit board 20 after the batch lamination. 31 can be formed.
  • the electrode 27 is connected to the internal wiring pattern 4 through a bottomed via 24 formed in advance on the three-layer wiring board 108. Therefore, it is possible to eliminate a via stub (open termination) that becomes a problem in the high-speed transmission wiring structure.
  • FIG. 9 is a schematic configuration diagram of a multilayer circuit board 30 as a modification of FIG.
  • the multilayer circuit board 30 is manufactured in the same process as the multilayer circuit board 20 of FIG. 8 except that an AC (alternating current) capacitor 41 is disposed. If the surface having the electrodes 31a and 31b on the upper side of the paper is the component mounting surface of the multilayer circuit board 30 and the lower side of the paper is the back of the substrate, the electrode 32b and the electrode 32a on the back of the substrate are connected by an AC (alternating current) coupling capacitor 41. Join. The electrode 32 b on the back surface of the substrate is connected to the electrode 32 b on the component mounting surface through the through via 35.
  • the electrode 32 a on the back surface of the substrate is electrically connected to the wiring pattern 4 (for example, high-speed differential wiring) in the vicinity of the outermost layer on the back surface side of the substrate via the via plug 31, the electrode 27, and the bottomed via 24. .
  • the wiring pattern 4 for example, high-speed differential wiring
  • a plurality of wiring layers can be used as stubless high-speed transmission wiring.
  • the three-layer wiring board 18 in which the bottomed vias 24 are formed in advance is collectively laminated with other composite material layers, and then connected to the through vias 35 and the bottomed vias 24.
  • a via plug 31 is formed. Therefore, the freedom degree of wiring design of a three-layer wiring board and the freedom degree of the layer structure of a multilayer circuit board are ensured.
  • the three-layer wiring board 18 (see FIG. 7) having the bottomed via 24 can be easily formed by a general vacuum press and a photolithography technique. Since the three-layer wiring board 18 does not contain glass fiber or glass fiber fabric, the influence of the density of the glass fiber fabric on the high-speed wiring can be eliminated.
  • the multilayer circuit boards 20 and 30 using the three-layer wiring board 18 realize a stable operation in a high frequency region. By mounting one or more semiconductor elements (not shown) on the mounting surface of the multilayer circuit board 20 of FIG. 8 or the multilayer circuit board 30 of FIG. 9, a semiconductor device with high operation reliability can be manufactured.
  • the semiconductor element may be connected to the electrode 32 a formed on the surface of the outermost insulating layer 107 and connected to the wiring pattern (for example, differential wiring) 4 through the bottomed via 24.
  • the wiring pattern for example, differential wiring
  • a polyimide three-layer wiring board having three wiring layers has been described as an example.
  • a four-layer wiring board in which a wiring layer is incorporated in an insulating resin layer not including glass fiber or glass fiber fabric may be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

 一括積層プロセスにより製造される多層回路基板は、前記多層回路基板の最外層に配置されガラス繊維を含むコンポジット材料で形成される最外絶縁層と、前記最外絶縁層に隣接する層として配置され、ガラス繊維を含まない絶縁樹脂層に内蔵される配線と、前記配線に電気的に接続される有底ビアとを有する多層配線板と、を有する。

Description

多層回路基板、半導体装置、及びその多層回路基板の製造方法
 本発明は、多層回路基板、半導体装置、及び多層回路基板の製造方法に関する。
 一般に、半導体装置の実装構造では、複数の半導体素子や半導体パッケージ基板を、表面または内部に電気的な配線構造を有する多層回路基板に実装することで、半導体素子間の電気的な接続をとっている。
 多層回路基板は、あらかじめ配線パターンが形成された両面銅張板と、未硬化あるいは半硬化の絶縁層を交互に積層し、真空プレスによって一括積層した後、貫通穴を形成してめっきによるビアコンタクトを形成する製造プロセスにより工業的に製造される。
 このような多層回路基板の最外層(表面と裏面)に、グランドパターンまたは電源パターンが形成されたポリイミドフィルムを貼り合わせて高周波ノイズを低減する構成が提案されている(たとえば、特許文献1参照)。また、リジッドなガラスエポキシ両面銅張積層板の表面と裏面に、接着シートを介して片面銅張ポリイミドフィルムを接着する構成が知られている(たとえば、特許文献2参照)。
 しかし、コンポジット材料を用いた積層基板と、ガラス繊維織物を含有しないポリイミド等のフレキシブル配線層を接着剤等で張り合わせると、熱膨張率の違いや、弾性率の温度依存性の違いにより、接着部で剥離が生じやすい。
 他方、銅(Cu)の差動配線パターンが内蔵されたポリイミドのフレキシブル配線板にあらかじめ貫通孔を形成し、一括積層プロセス時に貫通孔をコンポジット材料の絶縁樹脂で充填して密着性を高める構成が提案されている(特許文献3参照)。しかし、一括積層に用いるフレキシブル配線板への貫通孔の形成は、配線設計の自由度を妨げる。また、一括積層時に貫通孔内にコンポジット材料を充填する余分な工程が発生し、多層回路基板の層構成の自由度も阻害される。
特開2003-174265号公報 特開平5-41580号公報 特開2013-131526号公報
 多層回路基板に用いられる絶縁材料(両面銅張板の絶縁基材やプリプレグなど)は、ガラス繊維織物に熱硬化性樹脂を含浸させたコンポジット材料で形成されている。伝送周波数が高周波になってくると、配線を2本一組で用いる差動伝送では、ガラス繊維織物の粗密により生じる伝搬遅延時間の差が回路的に許容できなくなる。差動配線以外にも、高周波信号を伝送する配線では、誘電率の相違により同一製品内での伝送速度のばらつきが問題となる。
 高速信号配線を含む層に、高周波伝送特性に優れた高価な絶縁材料を用いることも考えられるが、一括積層プロセスでは、基板の製造性と信頼性の観点から、積層全体に同じ絶縁材料が用いられることが望ましい。特定配線を含む一部の層のために積層全体を高価な絶縁材料で形成すると、製造コストが増大する。
 そこで、一括積層プロセスで作製される多層回路基板において、誘電率のばらつきによる信号伝送遅延時間の相違を防止することのできる構成と製造方法を提供することを課題とする。
 一つの観点では、一括積層プロセスにより製造される多層回路基板を提供する。多層回路基板は、
 前記多層回路基板の最外層に配置され、ガラス繊維を含むコンポジット材料で形成される最外絶縁層と、
 前記最外絶縁層に隣接する層として配置され、ガラス繊維を含まない絶縁樹脂層に内蔵される配線と、前記配線に電気的に接続される有底ビアとを有する多層配線板と、
 を有することを特徴とする。
 一括積層プロセスで、誘電率のばらつきによる信号伝送遅延時間の相違を抑制した多層回路基板を製造することができる。
実施形態の多層回路基板で用いられる三層配線板の作製工程図である。 実施形態の多層回路基板で用いられる三層配線板の作製工程図である。 実施形態の多層回路基板で用いられる三層配線板の作製工程図である。 実施形態の一括積層による多層回路基板を、従来の一括積層による仮想回路基板と比較して示す図である。 三層配線板作製時のポリイミドに対する積層圧力と、多層回路基板の一括積層圧力との関係を示す表である。 三層配線板を用いた多層回路基板の製造工程図である。 三層配線板を用いた多層回路基板の製造工程図であり、図6(C)に引き続く工程を示す図である。 実施形態の多層回路基板の例を示す図である。 実施形態の多層回路基板の別の例を示す図である。
 実施形態では、高周波信号配線や高速差動配線など、誘電率差の影響が問題となる特定配線を含む層を、ガラス繊維織物を含まない絶縁樹脂フィルムを用いた多層配線板(たとえば三層配線板)で形成し、この多層配線板(適宜、「フレキシブル多層配線板」と称する)をコンポジット材料を用いた他の層と一括積層して、多層回路基板を作製する。特定配線を有するフレキシブル多層配線板はガラス繊維織物を含まないため、ガラス繊維織物の粗密、すなわち誘電率差による伝送遅延時間のばらつきを防止することができる。
 ガラス繊維織物を含まない絶縁樹脂フィルムとして、ポリイミドフィルムを用いるのが望ましい。ポリイミドは銅(Cu)配線と熱膨張率が同等であり、多層回路基板使用時の温度領域でガラス転移点を有しないため、多層回路基板の熱耐性が向上する。
 良好な態様として、フレキシブル多層配線板の作製時の圧着圧力を、多層回路基板の一括積層プロセスで印加される圧力の1.5倍~3倍、好ましくは2倍~2.3倍に設定する。これにより、一括積層の対象となるフレキシブル多層配線板の反りを抑制し、一括積層された多層回路基板の寸法精度を保証することができる。
 良好な態様として、フレキシブル多層配線板にあらかじめ有底ビアを形成しておき、一括積層後に、フレキシブル多層配線板に含まれる特定配線と、多層回路基板の表面電極を有底ビアで接続する。これにより、多層回路基板の特定の配線と、基板表面の電極との電気的な接続が簡便になる。
 まず、実施形態の構成に至る前に、ガラスクロス等のガラス繊維織物の影響を排除するために、ガラス繊維織物を用いないことが考えられる。しかし、ガラス繊維織物を用いない回路基板では、電子部品支持体としての機械的強度が不十分であり、たとえば一辺が数十cm、積層数が20層を超える大型の多層回路基板に適用することが困難である。ガラス繊維織物は回路基板の寸法安定性の向上に貢献するため、微細な電子部品を高密度で実装する場合の基板材料として適している。製造効率の観点からも、ガラス繊維織物を含むコンポジット材料を用いた従来の一括積層プロセスをそのまま適用できるのが望ましい。
 そこで、実施形態では、特定の配線を内蔵するフレキシブル多層配線板を、一括積層プロセスにより多層回路基板内に組み込む。
 図1~図3は、は、実施形態の多層回路基板で用いられる多層配線板の作製工程図である。この例では、多層配線板として三層配線板を作製する。三層配線板は、配線層を3つ有する。
 まず、図1(A)で、絶縁層11の両面に銅箔2、3が一枚ずつ張り付けられた両面銅張板12を準備し、銅箔2、3の上にそれぞれフォトレジスト6を配置する。絶縁層11は、ガラス繊維織物を含まない樹脂層である。実施形態では、絶縁層11としてポリイミドフィルムの一種である宇部興産株式会社製の「ユーピレックス(登録商標)」を使用する。絶縁層11の厚さは特に限定されないが、実施形態では50μmの厚さのフィルムを用いる。
 図1(B)で、片面側のフォトレジスト6に露光、現像を行って、所定の配線パターンに対応する形状のフォトレジストマスク6pを形成する。
 図1(C)で、フォトレジストマスク6pを用いて不要な部分の銅箔3をエッチング除去する。その後、不要なフォトレジスト6及びフォトレジストマスク6pを除去する。これにより、絶縁層11の片側のみに配線パターン4が形成されたコア材13Aが得られる。配線パターン4は、たとえば対になって動作する差動配線、あるいは高周波信号線である。
 図1のコア材13Aの作製と並行して、あるいは前後して、もうひとつのコア材13Bを準備する。図2(A)で、図1(A)と同様に、絶縁層11の両面に銅箔2、3が一枚ずつ張り付けられた両面銅張板12を準備し、銅箔2、3のいずれか一方の上(この例では、銅箔3上)にフォトレジスト7を配置する。
 図2(B)で、フォトレジスト7をマスクとして、他方の面の銅箔2をエッチング除去し、その後、フォトレジスト7を除去する。これにより、絶縁層11の片面のみに銅箔3が形成された片面銅張りコア材13Bが得られる。片面銅張りコア材13Bとして、あらかじめ片面だけに銅箔3が張り付けられた片面銅張りコア材を使用してもよい。
 図3で、コア材13Aとコア材13Bを一体化して三層配線板を作製する。まず、図3(A)で、コア材13Aとコア材13Bを接着層14を介して向い合せに配置する。このとき、片面銅張りコア材13Bの絶縁層11と、コア材13Aの配線パターン4と絶縁層11とを向かい合わせにする。接着層14は、たとえばポリイミドの絶縁層11の1/5未満の弾性率を有する接着シートである。弾性率が小さいと、外部応力に追従して変形しやすく、内部応力を吸収しやすい。
 図3(B)で、コア材13A、接着層14、およびコア材13Bに対して、圧力6MPa、温度180℃、時間30分の真空プレスを行って、一体化された三層配線板15を得る。三層配線板15は、銅箔3、銅箔2、及び内部配線層19の3つの金属層を有する。内部配線層19は、接着層14で張り合わせられた絶縁層11に内蔵された配線パターン4を有する。絶縁層11として用いられるポリイミド樹脂は、後の一括積層プロセスの温度領域でガラス転移を起こさない材料である。また、配線パターン4を形成する銅と同じまたは近接した熱膨張率を有する。
 図3(C)で、必要に応じて三層配線板15の銅箔3及び/又は銅箔2を所望の配線形状に加工する。この例では、内部配線層19の一方の面に配線パターン37が形成され、他方の面に配線パターン38が形成された配線内蔵の三層配線板16が作製される。
 三層配線板16(あるいは15)は、絶縁層11にガラス繊維織物を含んでいない。ポリイミドの絶縁層11は配線パターン4と同等の熱膨張率を有することから、三層配線板16(あるいは15)を、熱的にひとつの金属層とみなすことができる。
 図4(B)は、実施形態の三層配線板15(または16)を用いた一括積層プロセスを示す。比較例として、図4(A)に従来の一括積層プロセスによる多層回路基板の構成を示す。
 図4(A)の従来構成では、配線パターンが形成された銅箔103を有するコア材105と、プリプレグ106とが交互に配置され、最外層に銅箔103を配置した状態で一括積層される。コア材105の絶縁層101も、プリプレグ106も、ガラス繊維織物112を含むコンポジット材料である。
 一括積層プロセスにより、プリプレグ106の未硬化(あるいは半硬化)の樹脂111が溶融、硬化して硬化樹脂の絶縁層107となり、多層回路基板110が得られる。一体化されるコア材105の絶縁層101は、ガラス繊維織物112を含む硬化樹脂113で形成されているため、多層回路基板110の配線パターンは、必ずガラス繊維織物112を含む絶縁層101及び107に挟まれて存在する。ガラス繊維織物112の粗密により絶縁層101及び107の誘電率がばらつくため、信号伝達遅延差を許容しない高速差動配線や、高周波信号線の場合に、動作の信頼性が損なわれる。
 これに対し、図4(B)の実施形態の構成では、ガラス繊維織物を含まない三層配線板16と、ガラス繊維織物に未硬化樹脂を含浸させたプリプレグ106を交互に積層し、最外層に銅箔103を配置して真空プレスにより一括積層する。一括積層のプロセスで、プリプレグ106の未硬化(または半硬化)樹脂が溶融、硬化して、絶縁層107となる。得られた多層回路基板10は、ガラス繊維織物を含まない三層配線板16と、ガラス繊維織物を含む絶縁層107が交互に配置される。最外層の銅箔103の直下の絶縁層(最外絶縁層)107は、たとえばガラスクロスにエポキシ樹脂を含浸したコンポジット材料の層であり、レーザ加工に適したリジッド性を有する。三層配線板16は、最外絶縁層107に隣接する層として位置する。
 三層配線板16は、誘電率が均一なポリイミドの絶縁層11に形成された配線パターン4を内蔵するので(図3(B)参照)、配線パターン4が高速差動配線や高周波信号線の場合でも、誘電率のばらつきによる影響を防止することができる。同時に、従来と同じ一括積層プロセスでガラス基材のリジッド性を活用することができるので、多層回路基板10のサイズが大きくなっても、半導体素子(電子部品)を安定して高密度に実装することができる。
 さらに、絶縁層11に用いられるポリイミドは、銅と同等の熱膨張率を有し、かつ多層回路基板10の使用によって印加される温度領域でガラス転移点を有しない点で、銅と同じ熱挙動を示す。したがって、一括積層プロセスでの内部応力や、多層回路基板10の使用時の温度差による内部応力の発生を抑制し、多層配線板(三層配線板)16の層間剥離を防止することができる。
 図5は、ポリイミドの三層配線板15の作製時の積層圧力と、多層回路基板10の一括積層圧力との関係を示す図である。多層回路基板10の一括積層圧力と、三層配線板105の積層圧力とを変えて、260℃で1分の耐熱性試験(はんだフロート試験)を行った結果を示す。図中の×印は、耐熱性試験で膨れが発生した場合を示し、○印は、膨れが発生しなかった場合を示す。膨れは気泡によるものであり、膨れが発生すると剥離の原因となり好ましくない。また、三層配線板15の積層(真空プレス)後の表面の銅箔2及び3(図3(B)参照)の表面凹凸の観察結果を最下段に示す。
 三層配線板15の真空プレス圧力を、2MPa、3MPa、4MPa、5MPa、6Ma、7MPaと変えて三層配線板15を作製した。また、多層回路基板の一括積層圧力は一般に2MPa~3MPaなので、各真空プレス圧力で作製した三層配線板15を用いた多層回路基板の一括積層プロセスを、2MPaと3MPaで行った。
 耐熱性試験の結果から、三層配線板15の真空プレス圧力が、多層回路基板10の一括積層圧力の1.5倍以上、3倍以下であることが望ましい。
 一方、三層配線板15の真空プレス圧力を高くしすぎると、内蔵される配線パターン4に沿った形状が三層配線板15の表面の銅箔2又は3上に現れて、表面の銅箔2及び3のパターン形成に影響するため、必要以上の圧力で三層配線板15を真空プレスすることは望ましくない。
 上記の結果から、三層配線板15の真空プレス圧力は、多層回路基板10の一括積層圧力の2倍~2.3倍であるのが望ましい。
 図6及び図7は、三層配線板15への有底ビアの形成工程を示す図である。実施形態では、多層回路基板10の一括積層プロセスに先立って、三層配線板15にあらかじめ有底ビアを形成しておく。「有底ビア」とは、「貫通ビア」に対する概念であり、三層配線板15を貫通せずに、ビア底面で三層配線板15の内部の配線パターン4と電気的に接続するビア構造を指す。
 まず、図6(A)で、配線パターン4が形成されたコア材13Aと、片面銅張りのコア材13Bを接着層14を介して向い合せに配置し、図6(B)で、コア材13A、接着層14、およびコア材13Bを真空プレスにて一体化する。
 図6(A)と図6(B)は、それぞれ図3(A)と図3(B)に対応する工程であり、真空プレスは、図3と同様の条件、たとえば圧力6MPa、温度180℃、時間30分で行ってもよい。コア材13Aとコア材13Bの絶縁層11はガラス繊維織物を含まないポリイミド樹脂であり、真空プレスにより、配線パターン4を有する内部配線層19の表面と裏面に銅箔2及び3の層を有する三層配線板15が得られる。
 図6(C)で、三層配線板15の片面側の銅箔の所定の箇所に開口21を形成する。この例では、銅箔3に開口21を形成する。開口21は一般的なフォトリソグラフィ法により形成される。
 図7(A)で、銅箔3をマスクとして、開口21に対応する部分のポリイミドの絶縁層11をエッチング除去して、ビアホール22を形成する。
 図7(B)で、ビアホール22内を銅(Cu)めっき層23で充填する。Cuめっき層23は、たとえば、図7(A)のビアホール22が形成された側の全面に無電解銅めっきによるシード層(付図示)を形成し、シード層を電極として電解銅めっきを行うことで、ビアホール22内を埋める銅(Cu)層を形成する。その後、不要なCuめっき層を除去して銅箔3側の表面を平坦化する。
 図7(C)で、平坦化された銅箔3側の表面に所望のレジストパターン(不図示)を形成し、レジストパターンをマスクとして銅箔3をエッチング加工して、電極27及び配線パターン28を形成する。電極27は、有底ビア24を介して内部の配線パターン4と電気的に接続されて、たとえばグランド電極や電源電極として機能する。同様に、銅箔2に所望のレジストパターン(不図示)を形成し、銅箔2をエッチング加工して配線パターン17を形成する。これにより、有底ビア24を有する三層配線板18が得られる。
 図8は、図7(C)の三層配線板18を用いて一括積層プロセスにより作製された多層回路基板20の概略構成図である。多層回路基板20は、有底ビア24を有する三層配線板18を最外絶縁層107の近傍に有する。最外絶縁層107として、ガラス繊維織物を含むコンポジット材料の絶縁層が配置され、最外絶縁層107の表面に、表面電極32a及び32bが配置されている。
 電極32aは、最外絶縁層107に形成されたビアプラグ31、電極27及び有底ビア24を介して、三層配線板18に内蔵される配線パターン4と電気的に接続されている。電極32bは、貫通ビア35により、反対側の面の電極32bと接続されている。
 多層回路基板20は、以下のようにして製造される。1層以上のコンポジット材料の絶縁層と配線層とを交互に配置した積層体51上に、有底ビア24を有する三層配線板18を配置する。三層配線板18は、上述のようにガラス繊維を含まない絶縁樹脂層に形成された配線パターン4を有する。三層配線板18上に最外層となる銅箔付の絶縁層を配置する。こととき、三層配線板18の有底ビア24に接続される電極27が銅箔側を向くように配置する。
 このように配置された複数の層を、一括積層プレスにより一体化する。一括積層の圧力は、有底ビア24を有する三層配線板18の圧着圧力よりも小さく、たとえば、3MPaである。一括積層プレスにより、未硬化または半硬化の樹脂が溶融、硬化して、積層全体が一体化される。一括積層プロセスで多層回路基板20に組み込まれた三層配線板18のポリイミドには熱履歴が残り、一括積層後に接着される樹脂層とは明確に区別される。
 次に、一体化された積層構造の所定の箇所に、貫通孔(不図示)をレーザ加工で形成する。また、三層配線板18の電極27に到達するビアホール(不図示)をレーザ加工で形成する。貫通孔及びビアホール内をCuめっきで充填して、貫通ビア35とビアプラグ31を形成する。銅箔を所定の形状に加工して、最外絶縁層107上に電極32a、32bを形成して多層回路基板20が完成する。
 この方法によると、最外絶縁層107を従来のコンポジット材料とし、一括積層後の多層回路基板20の表面から、最外絶縁層107を貫通して三層配線板108の電極27に接続するビアプラグ31を形成することができる。電極27は、三層配線板108にあらかじめ形成された有底ビア24を介して内部の配線パターン4に接続されている。したがって、高速伝送配線構造で問題になるビアスタブ(開放終端)を排除することができる。
 図9は、図8の変形例としての多層回路基板30の概略構成図である。多層回路基板30は、AC(交流)コンデンサ41を配置することを除いて、図8の多層回路基板20と同様の工程で製造される。
 紙面の上側の電極31a、31bを有する面を多層回路基板30の部品実装面とし、紙面の下側を基板裏面とすると、基板裏面の電極32bと電極32aを、AC(交流)結合コンデンサ41で結合する。基板裏面の電極32bは、貫通ビア35を介して部品実装面の電極32bと接続されている。また、基板裏面の電極32aは、基板裏面側の最外層近傍の配線パターン4(たとえば高速差動配線)と、ビアプラグ31、電極27、及び有底ビア24を介して電気的に接続されている。この構成により、複数の配線層をスタブレス高速伝送配線として用いることが可能である。
 図8と図9のいずれの構成においても、有底ビア24があらかじめ形成された三層配線板18を他のコンポジット材料の層と一括積層した後に貫通ビア35と、有底ビア24に接続するビアプラグ31が形成される。したがって、三層配線板の配線設計の自由度と、多層回路基板の層構成の自由度が担保される。
 有底ビア24を有する三層配線板18(図7参照)は、一般的な真空プレスとフォトリソグラフィ技術で簡単に形成することができる。三層配線板18はガラス繊維あるいはガラス繊維織物を含まないので、高速配線に対するガラス繊維織物の粗密による影響を排除することができる。三層配線板18を用いた多層回路基板20及び30は、高周波領域での安定した動作を実現する。
 図8の多層回路基板20、あるいは図9の多層回路基板30の実装面に1以上の半導体素子(不図示)を実装することで、動作の信頼性の高い半導体装置を製造することができる。半導体素子は、最外絶縁層107の表面に形成された電極32aに接続されて、有底ビア24を介して配線パターン(たとえば差動配線)4と接続されてもよい。
 実施形態では配線層を3つ有するポリイミド三層配線板を例にとって説明したが、ガラス繊維やガラス繊維織物を含まない絶縁樹脂層に配線層が内蔵された四層配線板を用いてもよい。
2,3 銅箔
4 配線パターン(特定配線)
10,20,30 多層回路基板
11 絶縁層(ガラス繊維織物を含まない絶縁樹脂)
15,16,18 三層配線板(多層配線板)
24 有底ビア
27 電極(電源電極またはグランド電極)
41 AC結合コンデンサ(受動素子)
107 最外絶縁層

Claims (17)

  1.  一括積層プロセスにより製造される多層回路基板であって、
     前記多層回路基板の最外層に配置され、ガラス繊維を含むコンポジット材料で形成される最外絶縁層と、
     前記最外絶縁層に隣接する層として配置され、ガラス繊維を含まない絶縁樹脂層に内蔵される配線と、前記配線に電気的に接続される有底ビアとを有する多層配線板と、
     を有することを特徴とする多層回路基板。
  2.  前記最外絶縁層の表面に形成される第1表面電極と、
     前記最外絶縁層に形成されるビアプラグと、
    をさらに有し、
     前記第第1表面電極は、前記ビアプラグと前記有底ビアを介して前記配線に電気的に接続されることを特徴とする請求項1に記載の多層回路基板。
  3.  前記絶縁樹脂層に内蔵される前記配線は、一対の差動配線であることを特徴とする請求項1に記載の多層回路基板。
  4.  前記絶縁樹脂層は、前記配線と同等の熱膨張率を有することを特徴とする請求項1に記載の多層回路基板。
  5.  前記絶縁樹脂層はポリイミド層であり、前記配線は銅配線であることを特徴とする請求項1に記載の多層回路基板。
  6.  前記多層回路基板を貫通する貫通ビアと、
     前記最外絶縁層の表面に形成され、前記貫通ビアと電気的に接続される第2表面電極と、
    をさらに有することを特徴とする請求項1に記載の多層回路基板。
  7.  請求項1に記載の多層回路基板と、
     前記多層回路基板の前記最外絶縁層に形成された表面電極に実装される半導体素子と、を有することを特徴とする半導体装置。
  8.  前記多層回路基板は、前記最外絶縁層に形成されて前記表面電極に接続されるビアプラグをさらに有し、
     前記半導体素子は、前記表面電極、前記ビアプラグ、及び前記有底ビアを介して前記配線と電気的に接続されることを特徴とする請求項7に記載の半導体装置。
  9.  前記多層回路基板の前記半導体素子の実装面と反対側の第2面の近傍に配置されるガラス繊維を含まない第2の絶縁樹脂層と、
     前記第2の絶縁樹脂層に形成される高速信号配線と、
     前記多層回路基板を貫通する貫通ビアと、
     前記多層回路基板の前記第2面に配置されて、前記貫通ビアと前記高速信号配線とを結合する受動素子と、
    をさらに有することを特徴とする請求項7に記載の半導体装置。
  10.  ガラス繊維を含まない絶縁樹脂層に内蔵される第1配線と、前記絶縁樹脂層の少なくとも一方の面に形成される第2配線とを有する多層配線板を、第1の圧力の真空プレスで作製し、
     前記多層配線板と、ガラス繊維を含むコンポジット材料の絶縁層とを、前記第1の圧力より小さい第2の圧力での一括積層プロセスにより一体化する、
     ことを特徴とする多層回路基板の製造方法。
  11.  前記第1の圧力は、前記第2の圧力の2倍以上、2.3倍以下であることを特徴とする請求項10に記載の多層回路基板の製造方法。
  12.  前記一括積層プロセスの前に、
     前記多層配線板に、前記第1配線と前記第2配線とを接続する有底ビアをあらかじめ形成することを特徴とする請求項10に記載の多層回路基板の製造方法。
  13.  前記一括積層プロセスの後に、
     前記最外絶縁層に、前記第1配線と電気的に接続されるビアプラグをレーザ加工により形成することを特徴とする請求項10に記載の多層回路基板の製造方法。
  14.  前記一括積層プロセスの前に、前記多層配線板に、前記第1配線と前記第2配線とを接続する有底ビアをあらかじめ形成し、
     前記一括積層プロセスの後に、前記最外絶縁層に、前記第2配線に到達するビアプラグと、前記ビアプラグに接続する表面電極とを形成して、前記表面電極を前記有底ビアを介して前記第1配線に電気的に接続する
    ことを特徴とする請求項10に記載の多層回路基板の製造方法。
  15.  前記一括積層プロセスの後に、
     前記多層回路基板を貫通する貫通ビアをレーザ加工により形成することを特徴とする請求項10に記載の多層回路基板の製造方法。
  16.  前記多層配線板は、同等の熱膨張率を有する絶縁樹脂材料と配線材料と用いて作製されることを特徴とする請求項10に記載の多層回路基板の製造方法。
  17.  前記多層配線板は、前記絶縁樹脂層にポリイミドを用い、前記配線に銅を用いて作製されることを特徴とする請求項10に記載の多層回路基板の製造方法。
PCT/JP2014/057867 2014-03-20 2014-03-20 多層回路基板、半導体装置、及びその多層回路基板の製造方法 WO2015141004A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016508429A JPWO2015141004A1 (ja) 2014-03-20 2014-03-20 多層回路基板、半導体装置、及びその多層回路基板の製造方法
PCT/JP2014/057867 WO2015141004A1 (ja) 2014-03-20 2014-03-20 多層回路基板、半導体装置、及びその多層回路基板の製造方法
US15/264,819 US20170006699A1 (en) 2014-03-20 2016-09-14 Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/057867 WO2015141004A1 (ja) 2014-03-20 2014-03-20 多層回路基板、半導体装置、及びその多層回路基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/264,819 Continuation US20170006699A1 (en) 2014-03-20 2016-09-14 Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board

Publications (1)

Publication Number Publication Date
WO2015141004A1 true WO2015141004A1 (ja) 2015-09-24

Family

ID=54144004

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/057867 WO2015141004A1 (ja) 2014-03-20 2014-03-20 多層回路基板、半導体装置、及びその多層回路基板の製造方法

Country Status (3)

Country Link
US (1) US20170006699A1 (ja)
JP (1) JPWO2015141004A1 (ja)
WO (1) WO2015141004A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10349532B2 (en) * 2017-07-20 2019-07-09 International Business Machines Corporation Method for implementing stub-less printed circuit board vias
TWI658297B (zh) * 2018-08-27 2019-05-01 建毅科技股份有限公司 光纖軟板固定裝置
JP2022119655A (ja) * 2021-02-04 2022-08-17 イビデン株式会社 配線基板
JP2023022422A (ja) * 2021-08-03 2023-02-15 日本メクトロン株式会社 電子部品付きプリント基板の製造方法、及び、電子部品付きプリント基板
WO2023027972A1 (en) * 2021-08-25 2023-03-02 Corning Incorporated Methods for etching glass-based substrates
KR102583277B1 (ko) * 2021-09-30 2023-09-27 해성디에스 주식회사 다층 회로 기판 제조장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131526A (ja) * 2011-12-20 2013-07-04 Fujitsu Ltd 多層回路基板及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
EP1009206A3 (en) * 1998-12-02 2003-01-15 Ajinomoto Co., Inc. Method of vacuum-laminating adhesive film
US6388208B1 (en) * 1999-06-11 2002-05-14 Teradyne, Inc. Multi-connection via with electrically isolated segments
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
WO2002074029A1 (en) * 2001-03-14 2002-09-19 Ibiden Co., Ltd. Multilayer printed wiring board
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
JP4236664B2 (ja) * 2003-09-01 2009-03-11 富士通株式会社 集積回路部品及び実装方法
JP5114041B2 (ja) * 2006-01-13 2013-01-09 日本シイエムケイ株式会社 半導体素子内蔵プリント配線板及びその製造方法
EP2000833A4 (en) * 2006-03-24 2010-03-31 Ibiden Co Ltd PHOTOELECTRIC WIRING PANEL, OPTICAL COMMUNICATION DEVICE, AND METHOD OF MANUFACTURING OPTICAL COMMUNICATION DEVICE
JP4898564B2 (ja) * 2007-06-06 2012-03-14 ソニーケミカル&インフォメーションデバイス株式会社 プリント配線板の製造方法及びプリント配線板の製造装置
JP2009016818A (ja) * 2007-07-04 2009-01-22 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
WO2009119077A1 (ja) * 2008-03-24 2009-10-01 パナソニック株式会社 電子回路基板、およびこれを用いた電力線通信装置
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
JP2010278067A (ja) * 2009-05-26 2010-12-09 Nippon Mektron Ltd 多層フレキシブルプリント配線板の製造方法および多層回路基材
JP2011105916A (ja) * 2009-11-20 2011-06-02 Kyocera Chemical Corp プリプレグ、多層プリント配線板およびフレキシブルプリント配線板
US8772646B2 (en) * 2011-03-29 2014-07-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US9258897B2 (en) * 2011-07-22 2016-02-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2013080836A (ja) * 2011-10-04 2013-05-02 Ibiden Co Ltd プリント配線板の製造方法
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013131526A (ja) * 2011-12-20 2013-07-04 Fujitsu Ltd 多層回路基板及びその製造方法

Also Published As

Publication number Publication date
US20170006699A1 (en) 2017-01-05
JPWO2015141004A1 (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
WO2015141004A1 (ja) 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
JPWO2006080073A1 (ja) 多層回路基板の製造方法、多層回路基板
JP4768059B2 (ja) 多層フレキシブルプリント配線板
KR20140108164A (ko) 배선 기판 및 그 제조 방법
WO2015010400A1 (zh) 印制电路板子板及印制电路板的制造方法和印制电路板
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
JP2014207297A (ja) フレキシブルプリント回路及びその製造方法
JP5077800B2 (ja) 多層プリント配線板の製造方法
JP2013219204A (ja) 配線基板製造用コア基板、配線基板
JP2006253328A (ja) 多層配線基板の製造方法
JP5293692B2 (ja) フレックスリジッド配線基板及びその製造方法
JP2005038918A (ja) 多層フレキシブルプリント配線板及びその製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP2014068047A (ja) 多層プリント配線板の製造方法
WO2015083216A1 (ja) 多層基板、及び、その製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2017011215A (ja) インターポーザ及びそれを用いた電子装置
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
US20240188216A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP2011160005A (ja) 部分多層フレキシブルプリント配線板
JP2010205809A (ja) 多層プリント配線板およびその製造方法
KR101108816B1 (ko) 다층 인쇄회로기판 및 이의 제조방법
JP2005159201A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14886348

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016508429

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14886348

Country of ref document: EP

Kind code of ref document: A1